JP6528491B2 - 電力増幅器 - Google Patents

Description

本発明は、スピーカ等の負荷を駆動する電力増幅器に関する。

パチンコやパチスロ等の各種遊戯機には複数のスピーカが搭載されており、遊戯の進行に応じてスピーカから音楽が放音される。また、遊戯機の中には、不正な方法で出玉を獲得する不正行為（所謂ゴト行為）に対する対策として、不正な行為が発生した場合に警報を鳴らすためのスピーカが搭載される場合もある。前者の場合、スピーカが断線すると音楽の再生が停止する。また、スピーカと当該スピーカに電力を供給するアンプとを接続する配線が劣化し断線に近い状態が発生すると、音楽の再生音量が低下或いは不安定となる。後者の場合、スピーカへの線路が切断されると、不正行為が行われても、スピーカから警報音を放音することができず、不正行為を発見、防止することができなくなる。また、スピーカは上記各種遊技機に搭載されるだけでなく、遊技機を扱う遊技場や、オフィスや公共施設等の各種施設内においても設置されている。このような施設では、複数のスピーカが天井等に設置され、警報を発するためのスピーカ或いは案内用のスピーカとして利用される場合がある。さらに、上記施設内の高所（例えば、遊技場のホールのステージ上）には、拡音用のスピーカが設置される場合がある。いずれのスピーカにおいても、各スピーカへの線路の切断（以下、スピーカの断線と表記）を検知するためには、各スピーカから放音される音を実際に人間が確認する必要がある。しかし、複数のスピーカの各々について、１個ずつ断線を確認する作業を行うことは困難である。また、スピーカが高所に設置されている場合には、上記作業はさらに困難となる。そこで、スピーカの断線を検知する手段が必要とされている。

特許文献１には、圧電スピーカ（容量性スピーカ）の断線を検知する断線検知手段を備えた音響装置が開示されている。この音響装置は、並列接続された複数のスピーカの断線数を検出する断線検出手段を有する。断線検出手段は、断線数の検出を行う場合に、複数のスピーカを駆動するＤ級アンプにＰＷＭ波形の波高電圧（ＰＷＭ波形のＨｉｇｈ電圧）を一定期間印加し、当該波高電圧に応じた基準電圧ＶｉをＤ級アンプから複数のスピーカに一定期間出力させる検出電圧発生手段を有している。断線検出手段は、検出電圧発生手段から基準電圧Ｖｉが出力されている間のスピーカの出力電圧Ｖｏの立ち上がり波形を取得し、当該波形を非断線時に予め取得した理想的な出力電圧Ｖｏの波形と比較することによりスピーカの断線数を検出する。

特開２０１３−１９２１９５号公報

ところで、上述した特許文献１に開示の技術は、スピーカの断線数の検出を行う際に、基準電圧Ｖｉをスピーカに与えるものであり、スピーカの断線またはそれに近い状態（以下、断線等という）が発生したときに、直ちにその断線等を検出することができなかった。上述した遊技場の例では、不正行為を防止するために、スピーカの断線が発生したタイミングにおいてその断線を検出する必要がある。しかし、特許文献１に開示の技術はそのような要求に応えるものではない。また、基準電圧Ｖｉを発生させるためには、検査用の信号発生手段（検出電圧発生手段）を設ける必要がある。このように断線検知のために専用の配線や電気回路を別途設けることになると、装置全体の回路規模が増大し、設置スペースに制限があるような場所（遊技場の天井等）では、当該装置を設置するのは困難となる。また、基準電圧Ｖｏの立ち上がり波形は、圧電スピーカの蓄積電圧の変化に基づいて得られるものであり、動電型（ダイナミック型）スピーカに対しては上記技術を適用することができない。このため、動電型スピーカを設置している施設では、上記装置を利用することはできない。

この発明は、以上説明した事情に鑑みてなされたものであり、断線検知のための検査用の信号発生手段を設けることなく、あらゆるスピーカの断線等が発生したタイミングにおいて直ちにその断線等を検出することを可能とする技術を提供することを目的としている。

この発明は、自励発振をするＤ級増幅部を有する電力増幅器において、前記Ｄ級増幅部の前記自励発振の周波数と所定の基準周波数とを比較することにより、前記Ｄ級増幅部と前記Ｄ級増幅部の負荷との間の断線の有無を判定する断線検知手段を具備することを特徴とする電力増幅器を提供する。

かかる発明によれば、Ｄ級増幅部の自励発振により、Ｄ級増幅部と負荷との間に断線が発生すると、自励発振周波数が所定の基準周波数から変化する。従って、この基準周波数からの変化を検出することにより、検査用の信号発生手段を別途設けることなく、Ｄ級増幅部と負荷との間の断線の有無を判定することができる。また、Ｄ級増幅部の自励発振周波数の変化に基づいて上記断線の有無を判定するため、あらゆるスピーカに対して上記断線の有無を判定することができる。

また、この発明は、自励発振をするＤ級増幅部を有する電力増幅器において、前記Ｄ級増幅部への入力信号と前記Ｄ級増幅部の出力信号とを比較し、その比較結果を出力する比較部と、前記比較部から取得した比較結果を所定の閾値と比較し、前記Ｄ級増幅部の負荷の状態を判定する判定部とを具備することを特徴とする電力増幅器を提供する。

かかる発明によれば、Ｄ級増幅部と当該Ｄ級増幅部に接続された負荷との間に断線が発生すると、Ｄ級増幅部の利得が変化する。従って、Ｄ級増幅部の入力信号と出力信号とを所定の閾値と比較し、当該利得の変化を検知することにより、Ｄ級増幅部と負荷との間の断線の有無を判定することができる。

本発明の第１実施形態である電力増幅器１の構成を示す回路図である。 同実施形態における周波数判定回路３１０の構成を示す回路図である。 同実施形態における周波数判定回路３２０の構成を示す回路図である。 同実施形態における周波数判定回路３２０の各部の信号波形を例示するタイムチャートである。 同実施形態における周波数判定回路３３０の構成を示す回路図である。 同実施形態において、スピーカＳＰが断線していない場合における周波数判定回路３３０の各部の信号波形を例示するタイムチャートである。 同実施形態において、スピーカＳＰが断線している場合における周波数判定回路３３０の各部の信号波形を例示するタイムチャートである。 本発明の第２実施形態である電力増幅器１Ａの構成を示す回路図である。 同実施形態における断線検知回路４００の構成を示す回路図である。

以下、図面を参照しつつ本発明の実施の形態について説明する。

＜第１実施形態＞
図１は、この発明の第１実施形態である電力増幅器１の構成を示す回路図である。なお、図１では電力増幅器１の構成の理解を容易にするため、同電力増幅器１の負荷であるスピーカＳＰが併せて図示されている。

図１に示すように、電力増幅器１はＤ級増幅部１００と断線検知回路３００を有する。このＤ級増幅部１００は、オペアンプ（またはコンパレータ）１１０と、出力段１２０と、フィルタ１３０と、帰還抵抗１４０とを有する。

オペアンプ１１０は、Ｄ級増幅部１００の入力信号に対する入力部をなす回路である。このオペアンプ１１０の非反転入力端には、入力端子１１１を介してオーディオ信号ＡＩＮが入力される。オペアンプ１１０の反転入力端は抵抗１５０を介して接地されている。

出力段１２０は、スイッチング素子として、正電源＋Ｂと出力段１２０の出力端子１２３との間に介挿されたトランジスタ１２１と、負電源−Ｂと出力段１２０の出力端子１２３との間に介挿されたトランジスタ１２２を有する。好ましい態様において、このトランジスタ１２１および１２２は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属―酸化膜−半導体構造の電界効果トランジスタ）である。出力段１２０は、オペアンプ１１０の出力信号に応じて、トランジスタ１２１をＯＮ、トランジスタ１２２をＯＦＦとして正電源＋Ｂを出力端子１２３に接続し、あるいはトランジスタ１２１をＯＦＦ、トランジスタ１２２をＯＮとして負電源−Ｂを出力端子１２３に接続する。従って、出力段１２０の出力信号の波形は矩形波となる。

フィルタ１３０は、出力段１２０の出力信号から、オーディオ帯域以上の高域成分を除去し、残ったオーディオ帯域の周波数成分をスピーカＳＰに供給するローパスフィルタである。このフィルタ１３０は、インダクタ１３１およびキャパシタ１３２を有する。ここで、インダクタ１３１は、出力段１２０の出力端子１２３とスピーカＳＰの一端との間に介挿されている。また、キャパシタ１３２は、一端がインダクタ１３１およびスピーカＳＰ間のノード１３３に接続され、他端は接地されている。すなわち、キャパシタ１３２は、負荷であるスピーカＳＰに並列接続されている。

帰還抵抗１４０は、インダクタ１３１およびスピーカＳＰの間のノード１３３と、オペアンプ１１０の反転入力端との間に介挿されている。この帰還抵抗１４０は、スピーカＳＰに対する出力電圧をＤ級増幅部１００の入力部たるオペアンプ１１０に帰還させ、Ｄ級増幅部１００を自励発振させる自励発振用帰還ループを構成している。Ｄ級増幅部１００は、所定の自励発振周波数で発振しつつ、入力オーディオ信号ＡＩＮに基づいてパルス幅変調されたＰＷＭパルス列信号を出力段１２０から出力する。フィルタ１３０は、このＰＷＭパルス列信号から自励発振周波数以上の高域成分を除去してスピーカＳＰに供給する役割を果たす。以上がＤ級増幅部１００の構成である。

本実施形態による電力増幅器１において、Ｄ級増幅部１００には、負荷電流帰還回路２００が接続されている。負荷電流帰還回路２００は、Ｄ級増幅部１００の負荷であるスピーカＳＰに流れる負荷電流を入力部たるオペアンプ１１０に負帰還させる回路である。この負荷電流帰還回路２００は、電流検出抵抗２１０と、増幅部２２０と、結合部２３０とを有する。

電流検出抵抗２１０は、スピーカＳＰにおけるノード１３３と反対側の端子と接地線との間に介挿されている。増幅部２２０は、オペアンプ２２１と、抵抗２２２および２２３とにより構成されている。オペアンプ２２１の反転入力端は、抵抗２２２を介して接地されるとともに、抵抗２２３を介してオペアンプ２２１の出力端に接続されている。そして、オペアンプ２２１の非反転入力端には電流検出抵抗２１０の両端間電圧が与えられる。従って、増幅部２２０は、抵抗２２２の抵抗値をＲａ、抵抗２２３の抵抗値をＲｂとした場合、電流検出抵抗２１０の両端間電圧を（Ｒａ＋Ｒｂ）／Ｒａのゲインで増幅して出力する。本実施形態では、このように電流検出抵抗２１０の両端間電圧が増幅部２２０により十分な大きさの電圧に増幅されるので、電流検出抵抗２１０の抵抗値を小さくすることができる。結合部２３０は、増幅部２２０の出力端とオペアンプ１１０の反転入力端との間に直列に介挿された抵抗２３１およびキャパシタ２３２からなる。この結合部２３０は、負荷電流帰還回路２００を介して行われる負帰還の帰還量の周波数特性を調整する役割を果たす。より具体的には、結合部２３０は高域周波数帯域における位相回りを制限して、自励発振周波数が低下するのを防止する。

ここで、Ｄ級増幅部１００の自励発振周波数は、負荷電流帰還回路２００および上記自励発振用帰還ループの２つの帰還回路を介して行われる負帰還の帰還量の周波数特性により決定される。このため、スピーカＳＰの断線により、負荷電流帰還回路２００を介して行われる負帰還が遮断されると、Ｄ級増幅部１００の自励発振周波数が変化する。本実施形態において、Ｄ級増幅部１００の自励発振周波数は、スピーカＳＰが断線していない場合には、例えば３８４ｋＨｚと設定され、スピーカＳＰの断線により負荷電流帰還回路２００を介した負帰還が遮断された場合には、例えば６４５ｋＨｚ（スピーカＳＰが断線していない状況における自励発振周波数の１．５倍の周波数）となるように負荷電流帰還回路２００の位相が設定される。そこで、本実施形態における断線検知回路３００は、Ｄ級増幅部１００の自励発振周波数が所定の基準周波数（すなわち、スピーカＳＰが断線していない場合における自励発振周波数）から変化したか否かを検出することにより、スピーカＳＰに断線が発生したか否かを検知する。そのため、断線検知回路３００は、Ｄ級増幅部１００の自励発振周波数が基準周波数から変化したか否かを検出する周波数判定回路を有する。なお、周波数判定回路の具体的は構成例については後述する。また、本実施形態では、スピーカＳＰの断線（Ｄ級増幅部１００とスピーカＳＰ（負荷）との間の断線）とは、Ｄ級増幅部１００からスピーカＳＰまでの線路（ケーブル）の断線とスピーカＳＰ内部（例えば、ボイスコイル）の断線の両方を意味するものとする。
以上が本実地形態による電力増幅器１の構成である。

次に本実施形態の動作について説明する。Ｄ級増幅部１００において、出力段１２０の出力信号は、フィルタ１３０および帰還抵抗１４０を介すことにより、位相回転が付与されて、入力部たるオペアンプ１１０に帰還される。これによりＤ級増幅部１００は、自励発振する。このＤ級増幅部１００の自励発振周波数は上述した通りであり、入力オーディオ信号ＡＩＮの周波数帯域に比べて十分に高い周波数に設定される。

ここで、出力段１２０の出力信号は矩形波となるが、フィルタ１３０ではキャパシタ１３２によりこの矩形波の１階積分が行われるので、ノード１３３の信号波形は三角波となる。オペアンプ１１０では、帰還抵抗１４０を介して帰還されるノード１３３の三角波と、入力オーディオ信号ＡＩＮとの比較が行われる。この結果、入力オーディオ信号ＡＩＮによってパルス幅変調されたＰＷＭパルス列信号がオペアンプ１１０から出力され、このＰＷＭパルス列信号が出力段１２０を介してフィルタ１３０に出力される。このＰＷＭパルス列信号は、フィルタ１３０を介すことにより高域成分が除去され、スピーカＳＰに供給される。

具体的には、入力オーディオ信号ＡＩＮの電圧値が０Ｖである場合、出力段１２０からデューティ比が５０％のＰＷＭパルス列信号が出力され、スピーカＳＰに与えられる電圧は０Ｖとなる。また、入力オーディオ信号ＡＩＮの電圧値が０Ｖから正方向に変化すると、出力段１２０から出力されるＰＷＭパルス列信号のデューティ比は５０％から最大１００％まで変化し、スピーカＳＰに与えられる電圧は０Ｖから最大＋Ｂまで変化する。一方、入力オーディオ信号ＡＩＮの電圧値が０Ｖから負方向に変化すると、出力段１２０から出力されるＰＷＭパルス列信号のデューティ比は５０％から最小０％まで変化し、スピーカＳＰに与えられる電圧は０Ｖから最小−Ｂまで変化する。このようにして入力オーディオ信号ＡＩＮに近似した波形の信号がスピーカＳＰに与えられる。

以上説明したＤ級増幅部１００による増幅動作が行われる間、負荷電流帰還回路２００は、スピーカＳＰに流れる負荷電流をＤ級増幅部１００の入力部たるオペアンプ１１０に負帰還させる。この結果、次のような効果が得られる。

スピーカＳＰのインピーダンスはスピーカＳＰの駆動周波数に依存して変化する。ここで、スピーカＳＰの駆動周波数の変化によりスピーカＳＰのインピーダンスが増加し、スピーカＳＰに流れる負荷電流が減少すると、負荷電流帰還回路２００を介したＤ級増幅部１００の入力部への帰還信号が減少し、Ｄ級増幅部１００の出力信号が増加する。この結果、Ｄ級増幅部１００からスピーカＳＰに与えられる実効的な電圧が増加し、スピーカＳＰに流れる負荷電流を増加させる。一方、スピーカＳＰの駆動周波数の変化によりスピーカＳＰのインピーダンスが減少し、スピーカＳＰに流れる負荷電流が増加すると、負荷電流帰還回路２００を介したＤ級増幅部１００の入力部への帰還信号が増加し、Ｄ級増幅部１００の出力信号が減少する。この結果、Ｄ級増幅部１００からスピーカＳＰに与えられる実効的な電圧が減少し、スピーカＳＰに流れる負荷電流を減少させる。このような負帰還制御が行われる結果、スピーカＳＰに流れる負荷電流は、スピーカＳＰの駆動周波数によらず一定になる。

このように本実施形態では、スピーカＳＰに流れる負荷電流をＤ級増幅部１００の入力部に負帰還させることにより、Ｄ級増幅部１００の出力インピーダンスを実効的に増加させ、Ｄ級増幅部１００からスピーカＳＰに流す負荷電流を一定に保つことができる。従って、スピーカＳＰのインピーダンスが増加する周波数ｆ０（例えば、８０〜１００Ｈｚ）の近傍の周波数帯域において、十分な負荷電流をスピーカＳＰに流し、大音量での放音を実現することができる。また、本実施形態では、スピーカＳＰの駆動周波数によらず、スピーカＳＰに流す負荷電流を一定に保つ制御が行われるので、周波数ｆ０の近傍の周波数帯域以外の周波数帯域において、スピーカＳＰに過度な大電流が流れるのを防止し、スピーカＳＰの破損を防止することができる。

以上が本実施形態による電力増幅器１の通常の動作である。
この電力増幅器１において、スピーカＳＰの断線が発生すると、Ｄ級増幅部１００の自励発振周波数が基準周波数３８４ｋＨｚからその１．５倍の６４５ｋＨｚに変化する。断線検知回路３００は、オペアンプ１１０の出力信号に基づいて、この自励発振周波数の基準周波数からの変化を検知し、スピーカＳＰの断線が発生した旨を示す警報信号を出力する。

以上が本実施形態による電力増幅器１の断線検知時の基本的な動作である。
次に断線検知回路３００に用いられる周波数判定回路の例である周波数判定回路３１０、３２０および３３０が断線検知時に行う動作の詳細について順に説明する。

＜周波数判定回路３１０＞
図２は周波数判定回路３１０の構成を示す回路図である。周波数判定回路３１０は、位相比較器３１１と、チャージポンプ３１２と、コンパレータ３１３と、誤動作防止用キャパシタ３１４とを有する。位相比較器３１１の一端には、オペアンプ１１０が出力するＰＷＭパルス列信号が入力される。また、位相比較器３１１の他端には、図示しない基準クロック信号発生手段から基準クロック信号が入力される。この基準クロック信号は、その周波数が、前述したスピーカＳＰが断線していない場合と同一の自励発振周波数に設定され、所定の基準周波数として３８４ｋＨｚに設定されている。位相比較器３１１は、上記ＰＷＭパルス列信号と基準クロック信号との位相差を検出し、位相差に応じたパルス幅の位相差信号をチャージポンプ３１２に出力する。

チャージポンプ３１２は、上記位相差信号を積分し、積分値を示すアナログ信号をコンパレータ３１３に出力する。

コンパレータ３１３には、図示しない閾値信号発生手段から所定の電圧値の閾値信号が入力される。コンパレータ３１３は、チャージポンプ３１２の出力信号と閾値信号とを比較し、チャージポンプ３１２の出力信号が閾値信号よりも小さい場合はＳＰ断線判定フラグをＬｏｗレベルとし、チャージポンプ３１２の出力信号が閾値信号よりも大きい場合はＳＰ断線判定フラグをＨｉｇｈレベルとする。

誤動作防止用キャパシタ３１４は、コンパレータ３１３の誤動作を防止するために設けられたキャパシタである。誤動作防止用キャパシタ３１４の一端はコンパレータ３１３の出力端に接続され、他端は接地されている。

以上の構成において、スピーカＳＰが断線していない場合には、Ｄ級増幅部１００のオペアンプ１１０から周波数判定回路３１０の位相比較器３１１に周波数が３８４ｋＨｚのＰＷＭパルス列信号が出力される。ここで、スピーカＳＰが断線していない場合には、位相比較器３１１に出力されるＰＷＭパルス列信号の周波数は基準クロック信号の周波数に等しく、両者の位相差は少ない。このため、位相比較器３１１から出力される位相差信号のパルス幅は狭くなる。この結果、チャージポンプ３１２の出力信号のレベルは、コンパレータ３１３に与えられる閾値信号の電圧値よりも小さくなる。このため、コンパレータ３１３は、ＳＰ断線判定フラグをＬｏｗレベルとして、スピーカＳＰに断線が発生していないことを報知する。

一方、スピーカＳＰが断線すると、Ｄ級増幅部１００の自励発振周波数が３８４ｋＨｚから６４５ｋＨｚに変化する。このため、オペアンプ１１０から出力されるＰＷＭパルス列信号の周波数は３８４ｋＨｚから６４５ｋＨｚへと変化し、位相比較器３１１には周波数が６４５ｋＨｚのＰＷＭパルス列信号が入力される。この場合、位相比較器３１１に入力されるＰＷＭパルス列信号と基準クロック信号との位相差が時間変化し、パルス幅の大きな位相差信号がチャージポンプ３１２に出力されるようになる。この結果、チャージポンプ３１２の出力信号のレベルがコンパレータ３１３に与えられる閾値信号の電圧値よりも大きくなり、コンパレータ３１３は、ＳＰ断線判定フラグをＨｉｇｈレベルとして、スピーカＳＰの断線が発生したことを報知する。以上が、周波数判定回路３１０の動作の詳細である。

＜周波数判定回路３２０＞
図３は周波数判定回路３２０の構成を示す回路図である。周波数判定回路３２０は、Ｄ−フリップフロップ３２２＿１〜３２２＿３からなるシフトレジスタ３２１により構成される。

Ｄ−フリップフロップ３２２＿１のデータ入力端子Ｄは、高電位電源線に接続されている。また、Ｄ−フリップフロップ３２２＿１〜３２２＿３の各クロック端子Ｃにはオペアンプ１１０が出力するＰＷＭパルス列信号が入力され、同Ｄ−フリップフロップ３２２＿１〜３２２＿３のリセット端子Ｒには周波数が９６ｋＨｚ（スピーカＳＰが断線していない場合のＤ級増幅部１００の自励発振周波数（ＰＷＭパルス列信号）の１／４倍の周波数）のリセットパルスが与えられる。そして、シフトレジスタの最終段であるＤ−フリップフロップ３２２＿３の出力端子ＱからスピーカＳＰの断線の有無を示すＳＰ断線判定フラグが出力されるようになっている。

図４（ａ）および（ｂ）は周波数判定回路３２０の各部の信号波形を例示するタイムチャートである。より詳細には、図４（ａ）は、スピーカＳＰが断線していない場合の各部の信号波形を示しており、図４（ｂ）はスピーカＳＰが断線している場合の各部の信号波形を示している。

スピーカＳＰが断線していない場合には、図４（ａ）に示すように、Ｄ−フリップフロップ３２２＿１〜３２２＿３の各クロック端子Ｃにオペアンプ１１０から、スピーカＳＰが断線していない場合のＤ級増幅部１００の自励発振周波数である周波数が３８４ｋＨｚのＰＷＭパルス列信号が入力される。ここで、リセットパルスの信号レベルがＨｉｇｈレベルである間は、Ｄ−フリップフロップ３２２＿１〜３２２＿３はリセットされている。このため、リセットパルスの信号レベルがＨｉｇｈレベルの間は、ＰＷＭパルス列信号の立ち上がりに関係なくＳＰ断線判定フラグの信号レベルはＬｏｗレベルとなる。また、リセットパルスの信号レベルがＬｏｗレベルの間は、ＰＷＭパルスが２回に亙って立ち上がる。従って、リセットパルスの信号レベルがＨｉｇｈレベルからＬｏｗレベルに切り換わった後、ＰＷＭパルスの２回の立ち上がりにより、Ｄ−フリップフロップ３２２＿１のデータ入力端子Ｄに与えられたＨｉｇｈレベルの信号がＤ−フリップフロップ３２２＿３のデータ入力端子Ｄまでシフトされる。しかし、リセットパルスの信号レベルがＬｏｗレベルである間に、３回目のＰＷＭパルスの立ち上がりが発生することはないので、ＳＰ断線判定フラグの信号レベルはＬｏｗレベルを維持する。このようにスピーカＳＰが断線しておらず、基準周波数と同じ３８４ｋＨｚのＰＷＭパルス列信号が発生する状況では、ＳＰ断線判定フラグはＬｏｗレベルを維持する。

一方、スピーカＳＰが断線すると、図４（ｂ）に示すように周波数判定回路３２０には、スピーカＳＰが断線した場合のＤ級増幅部１００の自励発振周波数である周波数が６４５ｋＨｚのＰＷＭパルス列信号が入力される。この場合、図４（ｂ）に例示するように、リセットパルスの信号レベルがＬｏｗレベルの間に、ＰＷＭパルスが４回に亙って立ち上がる。従って、リセットパルスの信号レベルがＨｉｇｈレベルからＬｏｗレベルに切り換わった後、ＰＷＭパルスの３回の立ち上がりがあると、Ｄ−フリップフロップ３２２＿１のデータ入力端子Ｄに与えられたＨｉｇｈレベルの信号がＤ−フリップフロップ３２２＿３の出力端子Ｑから出力され、ＳＰ断線判定フラグがＬｏｗレベルからＨｉｇｈレベルに変化する。そして、ＳＰ断線判定フラグは、リセットパルスがＬｏｗレベルである間、Ｈｉｇｈレベルを維持する。リセットパルスの信号レベルがＬｏｗレベルからＨｉｇｈレベルに切り換わると、ＳＰ断線判定フラグはＨｉｇｈレベルからＬｏｗレベルに変化する。このようにスピーカＳＰが断線し、基準周波数から変化した６４５ｋＨｚのＰＷＭパルス列信号が発生する状況では、ＳＰ断線判定フラグがパルス状に変化する。従って、このＳＰ断線判定フラグの挙動に基づいてスピーカＳＰの断線の有無を判断することができる。

＜周波数判定回路３３０＞
図５は周波数判定回路３３０の構成を示す回路図である。周波数判定回路３３０は、カウンタ３３１と、反転回路３３４＿１〜３３４＿３と、排他的論理和回路３３５と、論理積回路３３６とを有する。カウンタ３３１は、Ｄ−フリップフロップ３３２＿１および３３２＿２と排他的論理和回路３３３とを有する。

Ｄ−フリップフロップ３３２＿１および３３２＿２の各クロック端子Ｃにはオペアンプ１１０が出力するＰＷＭパルス列信号が反転回路３３４＿２により反転されて与えられる。また、Ｄ−フリップフロップ３３２＿１および３３２＿２のリセット端子Ｒには周波数が９６ｋＨｚ（スピーカＳＰが断線していない場合のＤ級増幅部１００の自励発振周波数（ＰＷＭパルス列信号）の１／４倍の周波数）のリセットパルスが反転回路３３４＿１により反転されて与えられる。Ｄ−フリップフロップ３３２＿１のデータ入力端子Ｄには、同Ｄ−フリップフロップ３３２＿１の負論理出力信号（出力端子Ｑの出力信号を反転した信号）が与えられる。排他的論理和回路３３３は、Ｄ−フリップフロップ３３２＿１の出力端子Ｑから出力される正論理出力信号Ｑ１と、Ｄ−フリップフロップ３３２＿２の出力端子Ｑから出力される正論理出力信号Ｑ２の排他的論理和を演算し、演算結果である信号をＤ−フリップフロップ３３２＿２のデータ入力端子Ｄに出力する。以上がカウンタ３３１の構成である。

排他的論理和回路３３５は、Ｄ−フリップフロップ３３２＿１の出力信号Ｑ１およびＤ−フリップフロップ３３２＿２の出力信号Ｑ２の排他的論理和を演算し、演算結果である出力信号ａを出力する。反転回路３３４＿３は、この出力信号ａを反転させ、出力信号ｂとして論理積回路３３６に出力する。論理積回路３３６には、図示しない判定フラグ発生手段から判定フラグが入力される。ここで、判定フラグはＰＷＭパルス列信号に同期した周波数１９２ｋＨｚ（スピーカＳＰが断線していない場合のＤ級増幅部１００の自励発振周波数（ＰＷＭパルス列信号）の１／２倍の周波数）のパルス信号である。論理積回路３３６は、出力信号ｂと判定フラグの論理積をＳＰ断線判定フラグとして出力する。

図６は、スピーカＳＰが断線していない場合における周波数判定回路３３０の各部の信号波形を例示するタイムチャートである。図７はスピーカＳＰが断線している場合における周波数判定回路３３０の各部の信号波形を例示するタイムチャートである。

スピーカＳＰが断線していない場合には、図６に示すように、Ｄ−フリップフロップ３３２＿１および３３２＿２の各クロック端子Ｃにオペアンプ１１０から周波数が３８４ｋＨｚのＰＷＭパルス列信号が入力される。ここで、リセットパルスの信号レベルがＨｉｇｈレベルである間は、Ｄ−フリップフロップ３３２＿１および３３２＿２はリセットされている。このため、リセットパルスがＨｉｇｈレベルの間は、ＰＷＭパルス列信号の立ち上がりに関係なく、Ｄ−フリップフロップ３３２＿１および３３２＿２から出力される出力信号Ｑ１およびＱ２の信号レベルはＬｏｗレベルとなる。この結果、出力信号Ｑ１およびＱ２の排他的論理和である出力信号ａの信号レベルはＬｏｗレベルとなり、出力信号ａを反転させた出力信号ｂの信号レベルはＨｉｇｈレベルとなる。ここで、リセットパルスの信号レベルがＨｉｇｈレベルの間、判定フラグは１回立ち上がる。従って、図６に示すようにリセットパルスの信号レベルがＨｉｇｈレベルの間、判定フラグが１回立ち上がると、これに同期してＳＰ断線判定フラグが１回立ち上がる。

リセットパルスの信号レベルがＬｏｗレベルの間は、ＰＷＭパルスの２回の立ち上がりにより、出力信号Ｑ１およびＱ２は、（Ｑ１，Ｑ２）＝（１，０）→（０，１）と変化する。この結果、リセットパルスの信号レベルがＬｏｗレベルの間は、出力信号Ｑ１およびＱ２の排他的論理和である出力信号ａの信号レベルはＨｉｇｈレベルとなり、出力信号ａを反転させた出力信号ｂの信号レベルはＬｏｗレベルとなる。従って、図６に示すように、判定フラグの立ち上がりに関係なく、リセットパルスの信号レベルがＬｏｗレベルの間、ＳＰ断線判定フラグはＬｏｗレベルを維持する。このようにスピーカＳＰが断線しておらず、基準周波数と同じ３８４ｋＨｚのＰＷＭパルス列信号が発生する状況では、ＳＰ断線判定フラグは、リセットパルスがＨｉｇｈレベルである間だけ、判定フラグに同期して立ち上がる。

一方、スピーカＳＰが断線すると、図７に示すように、Ｄ−フリップフロップ３３２＿１および３３２＿２の各クロック端子Ｃにオペアンプ１１０から周波数が６４５ｋＨｚのＰＷＭパルス列信号が入力される。リセットパルスの信号レベルがＨｉｇｈレベルである間は、上述したように、ＳＰ断線判定フラグは判定フラグに同期して立ち上がる。一方、リセットパルスの信号レベルがＬｏｗレベルの間は、図７に示すように、ＰＷＭパルスが３回に亙って立ち上がる。従って、リセットパルスの信号レベルがＨｉｇｈレベルからＬｏｗレベルに切り換わった後、ＰＷＭパルスの３回の立ち上がりにより、出力信号Ｑ１及びＱ２は、（Ｑ１，Ｑ２）＝（１，０）→（０，１）→（１，１）と変化する。この結果、出力信号Ｑ１およびＱ２の排他的論理和である出力信号ａは、ａ＝１→１→０と変化し、出力信号ａを反転させた出力信号ｂはｂ＝０→０→１と変化する。ここで、出力信号ｂの信号レベルがＨｉｇｈレベルに切り換わった後、判定フラグが１回立ち上がる。従って、図７に示すように、リセットパルスの信号レベルがＬｏｗレベルの間、判定フラグの立ち上がりに同期してＳＰ断線判定フラグが１回立ち上がる。従って、スピーカＳＰに断線が発生した場合、判定フラグが立ち上がる度にＳＰ断線判定フラグが立ち上がる。このようにスピーカＳＰが断線し、基準周波数から変化した６４５ｋＨｚのＰＷＭパルス列信号が発生する状況では、ＳＰ断線判定フラグは、判定フラグが立ち上がる度に立ち上がる。従って、このＳＰ断線判定フラグの挙動に基づいてスピーカＳＰの断線の有無を判断することができる。

＜第２実施形態＞
図８は、この発明の第２実施形態である電力増幅器１Ａの構成を示す回路図である。なお、図８において、上記第１実施形態の各部と対応する部分には共通の符号を付し、その説明を省略する。本実施形態による電力増幅器１Ａは、Ｄ級増幅部１００と断線検知回路４００とを有する。

電力増幅器１Ａにおいて、Ｄ級増幅部１００の構成及び動作は上記第１実施形態と同様であるため、その詳細な説明は省略する。この電力増幅器１Ａにおいて、スピーカＳＰの劣化或いは断線に伴いスピーカＳＰのインピーダンスが変化すると、Ｄ級増幅部１００の利得が変化する。そこで、本実施形態における断線検知回路４００は、Ｄ級増幅部１００の利得、すなわち、Ｄ級増幅部１００に与えられる入力信号とＤ級増幅部の出力信号との比率を算出し、当該比率を所定の閾値と比較することにより、スピーカＳＰの断線が発生したか否かを検知する。

断線検知回路４００は、例えばオーディオ信号ＡＩＮに対して音響処理を施すＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）に設けられた機能である。なお、断線検知回路４００を音響処理用のＤＳＰに付加的に設けるのではなく、別途用意したＩＣ等に設けてもよい。図８に示すように、オーディオ信号ＡＩＮは、ＤＳＰで音響処理が施された後、Ｄ級増幅部１００に出力される。断線検知回路４００は、このＤ級増幅部１００に与えられるオーディオ信号を取得する。以下、このＤ級増幅部１００から断線検知回路４００に与えられるオーディオ信号をオーディオ信号Ｖ１と表記する。また、断線検知回路４００は、Ｄ級増幅部１００からスピーカＳＰに出力されるオーディオ信号を取得する。図８に示すように、このＤ級増幅部１００の出力信号は、抵抗５１０および抵抗５２０により分圧され、ＤＳＰで処理可能な電圧まで降圧された後、断線検知回路４００に出力される。以下、このＤ級増幅部１００から断線検知回路４００に与えられる出力信号をオーディオ信号Ｖ２と表記する。

図９は、断線検知回路４００の機能構成を示すブロック図である。図９に示すように、断線検知回路４００は、Ａ／Ｄ変換部４１０＿１および４１０＿２と、演算部４１１と、記憶部４１２と、判定部４１３とを有する。Ａ／Ｄ変換部４１０＿１は、オーディオ信号Ｖ１を取得すると、当該信号を一定のサンプリングレートでＡ／Ｄ変換し、当該信号のサンプルＳ１を演算部４１１に与える。Ａ／Ｄ変換部４１０＿２は、オーディオ信号Ｖ２を取得すると、当該信号を一定のサンプリングレートでＡ／Ｄ変換し、当該信号のサンプルＳ２を演算部４１１に与える。演算部４１１は、Ａ／Ｄ変換部４１０＿１および４１０＿２からサンプルＳ１およびＳ２を取得すると、各々を記憶部４１２に時系列に格納する。この結果、記憶部４１２には、サンプルＳ１とサンプルＳ２とが時系列に格納される。演算部４１１は、記憶部４１２に格納されているサンプルＳ１およびＳ２を読み出すと、各サンプルについて、所定の時間単位における複数のサンプル値から平均値（或いは代表値）を算出する。そして、演算部４１１は、ある時刻におけるサンプルＶ１の平均値（或いは代表値）Ｐ１と、当該時刻の直近に現れるサンプルＶ２の平均値（或いは代表値）Ｐ２との比（すなわち、Ｄ級増幅部１００の利得）であるＰ２／Ｐ１比を算出する。演算部４１１は、Ｐ２／Ｐ１比を算出すると、算出結果を判定部４１３に与える。判定部４１３は、演算部４１１から当該算出結果を受け取ると、Ｐ２／Ｐ１比が予め定められた所定範囲（すなわち、閾値）から外れているか否かを判定する。Ｐ２／Ｐ１比が所定範囲内にある場合、判定部４１３はＳＰ断線判定フラグをＬｏｗレベルとする。一方、Ｐ２／Ｐ１比が所定範囲外にある場合、判定部４１３はＳＰ断線判定フラグをＨｉｇｈレベルとして、スピーカＳＰに断線が発生したことを報知する。

次に、断線検知回路４００の動作の詳細について説明する。
スピーカＳＰが断線していない場合には、オーディオ信号Ｖ１およびＶ２は、各々の振幅の比率を一定に維持しつつ断線検知回路４００に出力される。オーディオ信号Ｖ１およびＶ２は、それぞれＡ／Ｄ変換部４１０＿１および４１０＿２でＡ／Ｄ変換され、演算部４１１に与えられた後、記憶部４１２に格納される。ここで、オーディオ信号Ｖ１の平均値（或いは代表値）Ｐ１とオーディオ信号Ｖ２の平均値（或いは代表値）Ｐ２は一定の比率を維持するため、演算部４１１が算出するＰ２／Ｐ１比は、スピーカＳＰが断線していない場合には、一定値を維持する。このＰ２／Ｐ１比は、スピーカＳＰが断線していない場合には、判定部４１３が実行する判定における所定範囲を超えることはないため、判定部４１３はＳＰ断線判定フラグをＬｏｗレベルに維持し、スピーカＳＰに断線が発生していないことを報知する。

一方、スピーカＳＰの劣化或いは断線によりスピーカＳＰのインピーダンスが増加すると、Ｄ級増幅部１００は利得を増加させるため、スピーカＳＰへの負荷電流が増加する。このため、断線検知回路４００に出力されるオーディオ信号Ｖ２の平均値（或いは代表値）Ｐ２はオーディオ信号Ｖ１の平均値（或いは代表値）Ｐ１に比較して増大する。この結果、演算部４１１が算出するＰ２／Ｐ１比は増大し、判定部４１３が実行する判定における所定範囲を超えることになる。このため、判定部４１３は、ＳＰ断線判定フラグをＨｉｇｈレベルとして、スピーカＳＰに断線が発生したことを報知する。

本実施形態では、スピーカＳＰのインピーダンスの変動に伴い生じるＤ級増幅部１００の利得の変化を断線検知回路４００で検出することによりスピーカＳＰの断線の有無を検知する。ところで、スピーカのインピーダンスの変化は、スピーカの断線に先立って、スピーカの劣化により生じることが一般的である。従って、Ｄ級増幅部１００の利得の変化を断線検知回路４００で検出することにより、スピーカの断線を検知するだけではなく、スピーカの劣化も検出することができる。これにより、スピーカの劣化を事前に検出して、断線する可能性のあるスピーカを交換する等の措置をとることにより、スピーカの断線を未然に防ぐことができる。

また、本実施形態によると、デジタル音響処理を実行する音響機器であれば、断線検知回路４００を設けるためのＩＣを別途用意する必要はなく、音響処理用のＤＳＰに断線検知回路４００を付加的に設けることができる。このため、断線検知回路の設置に伴う回路規模の増大を防止することができるだけでなく、断線対策に要するコストも低減させることができる。

また、抵抗５１０および５２０の定数を適宜変更し、オーディオ信号Ｖ２を増加させることにより、スピーカＳＰの劣化に伴い生じる僅かなインピーダンスの変化を検出することができる。なお、オーディオ信号Ｖ２を増加させると、スピーカＳＰから放音される音の音質が劣化する可能性がある。しかし、この場合、音質の劣化がさほど気にならないギターの演奏や遊技機等で用いるスピーカ等の断線対策として断線検知回路４００を用いればよい。

＜他の実施形態＞
以上、この発明の各種の実施形態について説明したが、この発明には他にも実施形態が考えられる。

（１）上記第１実施形態では、Ｄ級増幅部１００の帰還回路を負帰還で構成したが、正帰還で構成してもよい。このような構成であっても、スピーカＳＰが断線するとＤ級増幅部１００の自励発振周波数が変化することに変わりはないため、自励発振周波数の基準周波数からの変化を検出することにより、スピーカＳＰの断線を検知することができる。

（２）上記第１実施形態では、周波数判定回路としてシフトレジスタ或いはカウンタを用いた。しかし、ＰＷＭパルス列信号の立ち上がりのエッジ数又は立下りのエッジ数に基づき、Ｄ級増幅部１００の自励発振周波数の基準周波数の変化を検出することができれば、他の回路を用いて周波数判定回路を構成してもよい。

（３）上記第１実施形態において、コンパレータ３１３に出力される閾値信号の電圧値を適宜調整してもよい。例えば、閾値をより厳しく設定することにより、自励発振周波数の僅かな変化を検出することができる。

（４）上記第１実施形態において、周波数判定回路として用いたシフトレジスタ或いはカウンタの処理能力を適宜変更してもよい。これにより、断線判定回路３００による周波数判定の条件を種々変更することができる。

（５）上記第２実施形態では、Ｄ級増幅部１００を自励型の発振回路で構成したが、他励型の発振回路で構成してもよい。この場合も、自励型で構成した場合と同様の効果が得られる。

（６）上記第２実施形態では、電力増幅器１に搭載されたＤＳＰに断線検知回路４００を設ける例について説明したが、断線検知回路４００を搭載した断線検知装置を電力増幅器１に外付けしてもよい。すなわち、自励発振をするＤ級増幅部を有する電力増幅器の出力信号を取得する第１の信号取得部と、当該電力増幅器への入力信号を取得する第２の信号取得部と、当該第１の信号取得部が取得した出力信号と当該第２の信号取得部が取得した入力信号とを比較し、その比較結果を出力する比較部と、当該比較部から取得した比較結果を所定の閾値と比較し、当該Ｄ級増幅部の負荷の状態を判定する判定部とを具備する断線検知装置を電力増幅器に外付けするのである。この場合、ＤＳＰを搭載していない電力増幅器１であっても、当該断線検知装置により、スピーカＳＰの断線の有無を判定することが可能となる。

１，１Ａ…電力増幅器、１００…Ｄ級増幅部、１１１…入力端、１１０…オペアンプ、１２０…出力段、１３０…フィルタ、ＳＰ…スピーカ、２００…負荷電流帰還回路、２１０…電流検出抵抗、２２０…増幅部、２３０…結合部、３００，４００…断線検知回路、３１０，３２０，３３０…周波数判定回路、３１１…位相比較器、３１２…チャージポンプ、３１３…コンパレータ、３１４…誤作動防止用キャパシタ、３２１…シフトレジスタ、３３１…カウンタ、３２２＿１〜３２２＿３，３３２＿１〜３３２＿２…Ｄ−フリップフロップ、３３３,３３５…排他的論理和回路、３３４＿１〜３３４＿３…反転回路、３３６…論理積回路、４１０＿１〜４１０＿２…Ａ／Ｄ変換部、４１１…演算部、４１２…記憶部、４１３…判定部。

Claims (3)

1. 自励発振をするＤ級増幅部を有する電力増幅器において、
   前記Ｄ級増幅部の前記自励発振の周波数と所定の基準周波数とを比較することにより、前記Ｄ級増幅部と前記Ｄ級増幅部の負荷との間の断線の有無を判定する断線検知手段を具備することを特徴とする電力増幅器。
2. 前記断線検知手段は、前記Ｄ級増幅部が生成するパルス幅変調信号と前記所定の基準周波数を有する信号との位相差に基づき、前記判定を行うことを特徴とする請求項１に記載の電力増幅器。
3. 前記断線検知手段は、前記Ｄ級増幅部から取得したパルス幅変調信号の立ち上がり又は立下りのエッジ数の所定期間における変化を検出することを特徴とする請求項１に記載の電力増幅器。

Images