KR20040054761A - 전력 증폭기 모듈 및 오디오 시스템 - Google Patents

전력 증폭기 모듈 및 오디오 시스템 Download PDF

Info

Publication number
KR20040054761A
KR20040054761A KR10-2004-7006883A KR20047006883A KR20040054761A KR 20040054761 A KR20040054761 A KR 20040054761A KR 20047006883 A KR20047006883 A KR 20047006883A KR 20040054761 A KR20040054761 A KR 20040054761A
Authority
KR
South Korea
Prior art keywords
amplifier
amplifier stage
stage
back end
power
Prior art date
Application number
KR10-2004-7006883A
Other languages
English (en)
Inventor
베르스티겐마리우스지제이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040054761A publication Critical patent/KR20040054761A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits

Abstract

본 발명은 제 1 프론트 엔드 증폭기 스테이지(4)와 제 1 백엔드 증폭기 스테이지(5)를 구비한 제 1 증폭기(2) 및 제 2 프론트 엔드 증폭기 스테이지(6)와 제 2 백엔드 증폭기 스테이지(7)를 구비한 제 2 증폭기(3)에 관한 것으로, 이 제 1 증폭기 및 제 2 증폭기는 부하를 통한 피드백을 가진 BTL(Bridge Tied Load) 구성으로 배치되고, 제 1 및 제 2 백엔드 증폭기 스테이지는 원점에 대해서 점 대칭인 전송 함수를 가지고, 이 제 1 백엔드 증폭기 스테이지의 입력 전류(i1)는 상기 제 2 백엔드 증폭기 스테이지의 입력 전류(i2)와 실질적으로 동일하다.

Description

전력 증폭기 모듈 및 오디오 시스템{A POWER AMPLIFIER MODULE WITH DISTORTION COMPENSATION}
대부분의 오디오 증폭기에서, 왜곡은 주로 비선형 클래스 AB 또는 B 기반 소자로부터 발생한다. 일반적으로 백엔드 전력 증폭기 스테이지는 클래스 AB 또는 B 모드로 동작한다.
로컬 피드백(Local feedback)은 입출력 전송 특성 중 비선형성을 최소화시키기 위해 사용될 수 있다. 전체 선형성을 더 개선하기 위해서, 이득 안정성의 요건을 충족시키는 데 사용되는 전체 네거티브 피드백 기술을 사용하는 것이 알려져 있다.
피드포워드가 사용되기도 하며, 미국 특허 4,379,994호에서는 피드포워드 회로 및 다른 증폭기에 기초해서 증폭기의 일부 특성을 수정하는 에러 생성 디바이스를 포함하는 것을 제안하고 있다. 그러나, 관련된 에러는 전형적인 보상 네트워크가 에러 생성기로서 보상하기에 충분한 큰 노이즈 및 왜곡 요소로, 소자 자체의 고유한 내부 비선형성이 아니다.
미국 특허 제 4,549,146 호에는 전자 회로의 비선형성을 보상하는 시스템 및 방법이 개시되어 있다.
오디오 증폭기와 같은 회로에서의 신호 및 전력 공급 변화로 인해 발생하는 개개의 능동 소자에서의 파라미터 변화에 의해서 복잡한 멀티 주파수 파형에 도입되는 왜곡 효과는, 능동 소자의 복제품을 사용하고, 유사한 왜곡을 포함하는 피드백 신호를 생성함으로써 보상된다. 유사하게 왜곡되지 않은 입력 신호를 수신하는 차동 증폭기에서의 높은 이득의 증폭에 의해서, 왜곡 요소를 포함하는 비교 신호가 유발되지 않는다. 이 비교 신호는 도입된 왜곡을 제거하기 위해 어느 정도 파라미터가 변화된 회로를 포함하는 피드포워드 경로에 사용된다.
이 문헌은 몇 가지의 피드포워드 왜곡 보상을 가진 다른 전력 증폭기를 도시하고 있다. 이러한 전력 증폭기는
"Feedforward Amplifiers Incorporate Parallel Output Summing", Danyuk, IEEE transactions on Circuits and Systems I, Vol. 41, No. 12, Dec. 1994,
"Design and Construction of a Feedforward Error-Correction Amplifier", Takahashi, J. Audio Eng. Soc. Col. 29, No 1/2, Jan/Feb 1981,
"Feedforward Error Correction in Power Amplifiers", Vanderkooy, J. Audio Eng. Soc. Vol. 28, No. 1/2, Jan. /Feb. 1980
에 알려져 있다.
제안된 피드포워드 왜곡 보상 기능을 가진 전력 증폭기의 공통된 단점은 보상에 필요한 회로의 수이다.
다른 공통된 단점은 한가지 타입의 부하에 대해서만 정확하다는 점이다. 예컨대, (하나의 칩으로 많은 시장 범위를 커버할 수 있도록) 오디오 증폭기가 넓은 범위의 부하에 사용될 수 있는 경우에 이는 중요한 점이다.
본 발명은 전력 증폭기 모듈에 관한 것이고, 더 상세하게는 고주파 전력 증폭기에 관한 것이며, 보다 상세하게는 증폭기 스테이지의 왜곡 감소에 관한 것이다.
이하, 본 발명의 바람직한 실시예가 도면을 참조하여 더 상세하게 설명된다.
도 1은 본 발명의 제 1 실시예의 개략 회로도,
도 2는 본 발명의 제 2 실시예의 개략 회로도,
도 3은 도 1 및 도 2에 사용되는 백엔드 증폭기 스테이지의 실시예의 개략 회로도.
본 발명의 목적은 종래의 기술에서 제시된 단점을 극복한 개선된 전력 증폭기 모듈을 제공하는 것이다.
본 발명의 기본적인 문제의 해결 방안은 독립항에 개시된 특성을 적용함으로써 제공된다. 본 발명의 바람직한 실시예는 종속항에 제시된다.
본 발명의 장점은 BLT(Bridge Tied Load) 구성에서 대향하는 측들의 출력이 임의의 주어진 순간에 실질적으로 동일한 전류를 유도한다는 점을 이용해서, 왜곡 보상 특성을 가진 전력 증폭기 모듈을 제공한다는 것이다. 즉, MOS 전력 트랜지스터의 경우 게이트인, 백엔드 증폭기 스테이지의 입력 제어는 동일한 제어량을 요구한다.
또한, 본 발명은 특히 필립스 반도체 ABCD 공정과 같은, BiMos 공정에도 적용할 수 있다. 이러한 공정에서, 소형 바이폴라 트랜지스터의 높은 상호컨덕턴스 및 낮은 노이즈와 함께, MOS 전력 트랜지스터의 낮은 RdsOn의 열역학적인 견고성이사용될 수 있다.
본 발명의 바람직한 실시예에 따라서, 부하를 통한 피드백을 가진 제 1 및 제 2 증폭기가 BTL(Bridge Tied Load) 구성으로 배치된다. 증폭기의 백엔드 스테이지는 원점에 대해서 점 대칭인 전송 함수를 가지고 있다. 점 대칭이란, 백엔드 스테이지의 출력 중 하나를 상향 조정(steer up)하기 위해서는, 동일한 양만큼 같은 출력을 하향 조정(steer down)하기 위해 이 출력단으로부터 이끌어 내는 데 필요한 전류와 정확하게 같은 입력 전류가 요구된다.
본 발명의 의미 내에서의 점 대칭에서, 백엔드 증폭기 스테이지 중 하나의 전송 함수의 1사분면이 다른 백엔드 증폭기 스테이지의 4사분면과 충분히 같고, 그 반대도 마찬가지다. 따라서 완전 점 대칭이 필수 조건은 아니다.
본 발명의 다른 바람직한 실시예에 따라서, 양호한 안정성을 획득하기 위해서 밀러링(Millering)이 백엔드 스테이지에 적용된다. 백엔드 증폭기 스테이지 내에서의 밀러(Miller) 스테이지는 전력 스테이지와 함께 비선형 적분기를 형성한다.
본 발명의 다른 바람직한 실시예에 따라서, 2개의 싱글 엔디드 증폭기가 BTL 구성으로 배치된다. 다시 백엔드 스테이지의 전송 함수는 원점에 대해 점 대칭이다. 백엔드 증폭기 스테이지 중 하나의 출력 전류는 증폭기에 의해 2배가 된다. 2배인 출력 전류가 다른 백엔드 증폭기 스테이지에 입력 전류로서 제공된다. 이 실시예에서, 증폭기는 입력 신호 전류에 의해 차동 구동된다.
본 발명은 특히 클래스 AB 또는 B 모드로 전력 증폭에 의해 야기되는 비선형 왜곡을 감소시킨다는 이점이 있다. 이는 최소한의 추가 회로만을 추가함으로써 달성된다. 이는 비용 효율 구현이라는 다른 이점도 있다.
추가로, 본 발명은 양 출력 노드 사이에 인가되는 부하에 관계없이 정확한 보상을 제공한다. 이것이 유도성이든, 저항성이든 혹은 이들의 조합이든, 시간 또는 온도에 따라 변화하는 것이건 간에, 에러 보상 매커니즘의 정확성은 그 영향을 받지 않는다. 종래의 기술에 제시되는 방법은 이런 장점을 공유하지 못한다. 또한, 백엔드 스테이지의 전송 함수가 본 발명의 의미 내의 점 대칭이면, 현재의 증폭기 설계가 재사용될 수 있다.
본 발명에 따른 전력 증폭기 모듈의 애플리케이션은 TV 사운드, PC 오디오, 휴대용 오디오, 카 오디오 시스템 및 모든 다른 종류의 오디오 및 사운드 시스템과 같은 대부분의 보급된 애플리케이션을 포함한다. 그러나, 본 발명은 오디오 신호의 애플리케이션 분야에 한정되는 것이 아니라, 다른 종류의 신호에도 사용될 수 있다. 예컨대, 본 발명은 고주파 애플리케이션에도 사용될 수 있다.
본 발명에 따른 증폭기 모듈(1)의 실시예를 도시한다. 여기서 설명되는 바람직한 실시예에서, 증폭기 모듈(1)은 하나의 집적 회로 칩 상에 구현되는 집적 회로이다.
증폭기 모듈(1)은 증폭기(2) 및 증폭기(3)를 포함한다. 증폭기(2)는 프론트 엔드 증폭기 스테이지(4) 및 백엔드 증폭기 스테이지(5)를 가지고 있다. 유사하게, 증폭기(3)는 프론트 엔드 증폭기 스테이지(6) 및 백엔드 증폭기 스테이지(7)를 가지고 있다.
프론트 엔드 증폭기 스테이지(4)는 비반전 입력 단자(8) 및 반전 입력 단자(9)를 가지고 있다. 비반전 입력 단자(8)는 기준 전압(Hvp)을 인가하는 역할을 하고, 이는 전력 공급 전압의 절반인 값을 갖는다. 비반전 입력 단자(8) 및 반전 입력 단자(9) 양단의 전압은 에러 전압(Verr1)이다.
도 1에 도시된 프론트 엔드 증폭기 스테이지(4)는 상호컨덕턴스(Gm) 및 전압 제어형 전류원(10)을 가진 상호컨덕턴스 연산 증폭기에 의해 모델링된다.
전압 제어형 전류원(10)은 백엔드 증폭기 스테이지(5)의 입력 단자(12)에 접속된 출력 단자(11)를 가지고 있다.
또한, 전압 제어형 전류원(10)은 출력 단자(13)를 가지고 있다
백엔드 증폭기 스테이지(5)는 출력 단자(14)를 가지고 있다. 출력 단자(14)는 저항(15-Rbf)에 의해 증폭기(2)의 반전 입력 단자에 접속된다.
증폭기(3)는 증폭기(2)의 비반전 입력 단자(8) 및 반전 입력 단자(9)에 각각대응하는 비반전 입력 단자(16) 및 반전 입력 단자(17)를 가지고 있다. 증폭기(3)의 프론트 엔드 증폭기 스테이지(6)는 상호 컨덕턴스(Gm) 및 전압 제어형 전류원(18)을 가진 상호컨덕턴스 연산 증폭기로 모델링되어 있다. 전압 제어형 전류원(18)은 백엔드 증폭기 스테이지(7)의 입력 단자(20)에 접속된 출력 단자(19)를 갖고 있다.
또한 전압 제어형 전류원(18)은 접지된 입력 단자(21)를 갖고 있다.
출력 단자(19)와 입력 단자(20) 사이의 전류 합산 노드(32)는 배선(23)을 사용해서 증폭기(2)의 전압 제어형 전류 소스(10)의 출력 단자(13)에 접속된다.
백엔드 증폭기 스테이지(7)는 저항(25-Rfb)을 통해서 증폭기(3)의 반전 입력 단자(17)에 연결된 출력단(24)을 가지고 있다.
전류원(26)은 비반전 입력 단자(16) 및 반전 입력 단자(17) 사이에 인가되어서 신호 전류(Iin)를 제공한다. 신호 전류(Iin)는 증폭기 모듈(1)에 의해 증폭되는 신호를 나타낸다. 또한, 비반전 입력 단자(16)는 증폭기(2)의 반전 입력 단자(9)에 접속된다. 이 방식에서, 부하를 통한 피드백을 가진 BTL 구성이 생성된다. 부하는 출력 단자(14, 24) 사이에, 즉 Vout1와 Vout2 사이에 접속된다.
백엔드 증폭기 스테이지(5) 및 백엔드 증폭기 스테이지(7)는 모두 밀러 스테이지를 포함하며, 이는 1/(sC)로 표시되어 있다.
백엔드 증폭기 스테이지(5) 및 백엔드 증폭기 스테이지(7)가 원점에 대한 점 대칭 전송 함수를 가지고 있다는 것에 주목한다. 여기서 점 대칭이란, 출력을 상향 조정하는 것이 동일한 양만큼 출력을 하향 조정하기 위해서, 유도되어 나오는전류와 정확하게 같은 전류를 놓을(put in) 필요가 있다는 가정을 의미한다. 또한, Vout1와 Vout2 사이의 부하가 존재하는 것으로 가정한다. 키르히호프의 전류 법칙에 따라서, 증폭기(2)의 출력은 증폭기(3)의 출력이 소스할 필요가 있는 전류와 같은 양의 전류를 감소시킬 필요가 있을 것이고, 반대로 여기서 백엔드 스테이지의 클래스 AB 또는 B 동작이 가정된다. 또한, 증폭기(2, 3)가 동일하고, 적분기 전력 스테이지 백엔드 증폭기 스테이지(5, 7)는 필요한 점 대칭성을 가지고 있다고 가정한다.
동작시에, 상위 백엔드 증폭기 스테이지(5)에 공급되는 전류(i1)는 하위 백엔드 증폭기 스테이지(7)에 공급되는 전류(i2)와 같은 모양이지만 반대인 신호이다. 상위 증폭기(2)의 상호컨덕턴스(10)가 하위 백엔드 증폭기 스테이지(7)에 그 출력 전류의 신호의 반전된 카피를 추가하면, 하위 백엔드 증폭기 스테이지(7)는 상위 증폭기(2)와 같은 왜곡을 출력 신호에 제공하는 데 필요한 것과 정확하게 같은 전류를 받는다. 따라서, 증폭기(3)의 상호컨덕턴스(18)가 어떤 전류로 생성할 필요가 없다면(예컨대, Gm이 0으로 선택됨:피드백 없음), 증폭기(3)의 왜곡은 증폭기(2)의 왜곡과 같을 것이다. 부하를 통한 피드백이 사용되면(즉, 증폭기(30)의 루프 이득이 0이상이면), 결과적인 증폭기(3)의 왜곡은 이 루프 이득만큼 감소된다.
차동 출력 신호(Vout1-Vout2)에 대해서, 증폭기(3)의 왜곡만이 관련되어 있다(증폭기(2)의 왜곡은 Vout1와 Vout2 모두에 대해서 공통 모드이다). 따라서, 위에서 설명된 메커니즘 때문에, 증폭기(2) 및 증폭기(3)가 동일하면, 루프 이득의제곱(임의의 주어진 주파수에서 두 증폭기 모두에 동일함)만큼 백엔드로부터의 비선형 왜곡은 감소된다. 왜곡 보상 기능이 없는 종래의 증폭기에서는 루프 이득만큼만 왜곡이 감소되었다는 것에 주목한다. 왜곡 보상 메커니즘이 적용되기 위해서는 프론트 엔드(6)의 Gm을 프론트 엔드(4)의 Gm과 같게 선택할 필요가 없다는 것에 주목한다.
이 애플리케이션에서, 증폭기(3)는 공통 모드 기준으로서 증폭기(2)를 사용한다. 따라서, 증폭기(3)의 루프는 이상적으로는 증폭기(2)의 루프를 "보지(see)"않는다. 이 때문에, 증폭기(2)의 루프로부터 유도된 전류와 증폭기(3)에 공급되는 전류가 피드포워드 제어량과 같게 보일 수 있다.
실제 구현예에서, 백엔드 증폭기 스테이지(5, 7)는 통상적으로 여러 종류의 접지 기준 로컬 피드백을 가지고 있다.
이는, 모든 증폭기의 루프가 각각 서로를 "볼" 수 있을 것이다(특히 낮은 저항의 부하에 대해서). 결과적으로 보상 전류는 피드포워드 특성을 약간 가질 것이다. 그 결과, 고주파 극성은 보상 전류가 공급되는 만큼 다소 복잡하게 될 것이다. 이를 방지하기 위해서, 보상 전류는 80kHz의 저역 통과 필터에 의해 필터링된다. 이 오디오 주파수 범위에서, 보상은 효율적으로 유지된다.
도 2는 본 발명의 다른 애플리케이션의 블록도이다. 도 1의 소자에 대응하는 도 2의 소자는 동일한 참조 번호를 붙였다.
도 1의 회로 배치에 비교해서, 도 2의 증폭기(2, 3)는 부하를 통한 피드백이 없는 BTL 구성으로 배열된 싱글 엔디드 증폭기이다. 이는 전류원(26)을 증폭기(2)의 반전 입력 단자(9)와 비반전 입력 단자(17) 사이에 각각 접속시킴으로써 이루어진다. 기준 전압(Hvp)이 증폭기(2, 3)의 비반전 입력 단자(8, 16)에 각각 인가된다.
또한, 전류 증폭기(27)가 배선(23)에 존재한다. 전류 증폭기(27)는 이중 전류 2*i1를 전류 합산 노드(32)에 제공하는 역할을 한다. 이런식으로 보상 전류에는 2가 곱해진다. 결론적으로, 증폭기(3)는 100%이상 보상된다.
결과적으로 증폭기(3)의 리지듀얼(residual)은 증폭기(2)와 같게 된다. 이와 같이, 왜곡은 공통 모드가 된다. 따라서 증폭기(2, 3) 모두의 피드백 루프는 상당히 감소되어 개시한다. 사실, 감소 메커니즘은 도 1을 참조로 설명된 메커니즘과 매우 유사하다.
다시, 모든 증폭기가 동일하면, 부하 양단에서의 예측할 수 있는 백엔드의 비선형 왜곡 중 일부는 증폭기(2, 3) 각각의 루프 이득의 제곱만큼 감소된다. 다시, 종래의 증폭기(즉, 배선(23) 및 전류 증폭기(27)가 없는)에서, 백엔드의 비선형 왜곡은 루프 이득만큼만 감소되었다는 사실을 주목한다.
다른 애플리케이션에서, 전류원(26)은 제거되고, 증폭기(2, 3)는 독립 채널로 사용된다. 이 경우, 부하가 각각의 출력 단자 및 접지 사이에 접속된다. 이런식으로, 다양한 애플리케이션에 대한 추가적인 융통성이 제공된다. 물론, 이 경우, 양 채널 사이의 크로스 토크를 방지하기 위해서, 전류 증폭기(27)의 전류 증폭 요소는 0으로 스위칭된다.
도 3은 백엔드 증폭기 스테이지(5, 7)의 바람직한 실시예를 각각 도시하고있다. 캐패시터(Cm1)는 백엔드 증폭기 스테이지의 입력 단자에 접속된다. 캐패시터(Cm1)의 다른 단자는 전력 트랜지스터(M2)의 게이트에 접속된다. 또한, 트랜지스터(M3)의 게이트는 입력 단자(12:증폭기(3)라면, 증폭기(2, 20)의 경우)에 접속된다. 전류원(28)은 트랜지스터(M2)의 게이트 및 트랜지스터(M3)의 드레인에 연결된다. 트랜지스터(M3)의 소스는 전류 싱크(29)에 연결된다. 전류원(28)은 전류(I)를 제공하고, 전류 싱크(29)는 전류(I+2*Iq)를 감소시킨다.
또한, 트랜지스터(M3)의 게이트는 트랜지스터(M4)의 드레인에 연결된다. 트랜지스터(M4)의 게이트는 기준 전압(Vref)에 연결된다. 트랜지스터(M4)의 소스는 캐패시터(Cm2)에 접속된다. 트랜지스터(M4)는 밀러 캐패시터(Cm2)를 캐스코드(cascode)한다.
캐패시터(Cm2)는 전력 트랜지스터(M2)의 소스 및 전력 트랜지스터(M1)의 드레인에 접속된다. 이 전위에서 출력으로 전압(Vout)이 제공된다.
또한, 백엔드 모듈은 클램프(30, 31)를 가지고 있다. 이 클램프(30, 31)를 사용해서 정전류 제어가 구현된다. 전류(Iq)가 모로 모스트(morror-most:M2b)에 공급된다. 이렇게 획득된 클램프 전압은 클램프 트랜지스터(T1, T3)를 통해서 M2의 게이트에 인가된다. 이들 트랜지스터의 npn을 사용하면 클램핑 전압의 에러를 낮게 유지하고, 이는 정지 상태에서 정확한 정전류를 획득하는 데 중요하며, M2 및 M1은 약간의 반전으로 동작한다.
정지 상태에서, 부하 양단에서 전압 강하는 없다. 따라서, 전류가 증폭기에 남지 않는다. 결론적으로, M1 및 M2를 지나는 전류는 동일하고, 따라서 그전압(Vgs)도 동일하다. 이로써 T1 및 T2에 동일한 클램프 전류가 지난다.
키르히호프 전류 법칙에 따라서, T1, T2, T3, T4, T1b 및 T2b는 모두 1q와 같은 전류를 유도한다. M1과 M2의 정전류는 각각 M1b와 M1 사이의 영역의 비 및 M2b와 M2 사이의 영역의 비와 1q의 곱이다.
도 3에 도시된 회로는 백엔드 증폭기 스테이지(5)와 백엔드 증폭기 스테이지(7) 모두에 사용될 수 있다(예컨대, 도 1 및 도 2). 이 회로는 (동적인) 점 대칭형 전류 전압 전송 및 정확한 정전류 제어를 특징으로 한다.
참조 부호 리스트
증폭기 모듈 1 증폭기 2
증폭기 3 프론트 엔드 증폭기 스테이지 4
백엔드 증폭기 스테이지 5 프론트 엔드 증폭기 스테이지 6
백엔드 증폭기 스테이지 7 비반전 입력 단자 8
반전 입력 단자 9 전압 제어형 전류원 10
출력 단자 11 입력 단자 12
출력 단자 13 출력 단자 14
저항 15 비반전 입력 단자 16
반전 입력 단자 17 전압 제어형 전류원 18
출력 단자 19 입력 단자 20
입력 단자 21 노드 22
배선 23 출력단 24
저항 25 전류원 26
증폭기 전류원 28 전류 싱크 29
클램프 30 클램프 31
전류 합산 노드 32

Claims (10)

  1. 제 1 프론트 엔드 증폭기 스테이지(4)와 제 1 백엔드 증폭기 스테이지(5)를 구비한 제 1 증폭기(2) 및 제 2 프론트 엔드 증폭기 스테이지(6)와 제 2 백엔드 증폭기 스테이지(7)를 구비한 제 2 증폭기(3)를 포함하는 전력 증폭기 모듈 - 상기 제 1 증폭기 및 제 2 증폭기는 부하를 통한 피드백을 가진 BTL(Bridge Tied Load) 구성으로 배치됨 - 에 있어서,
    - 상기 제 1 및 제 2 백엔드 증폭기 스테이지는 원점에 대해서 점 대칭인 전송 함수를 가지고,
    - 상기 제 1 백엔드 증폭기 스테이지의 입력 전류(i1)는 상기 제 2 백엔드 증폭기 스테이지의 입력 전류(i2)와 실질적으로 동일한
    전력 증폭기 모듈.
  2. 제 1 항에 있어서,
    적어도 상기 제 1 프론트 엔드 증폭기 스테이지는 전압 제어형 전류원(10)을 포함하되,
    상기 전압 제어형 전류원의 출력 단자(11)는 상기 제 1 백엔드 증폭기 스테이지에 입력 전류(i1)를 공급하고,
    상기 전압 제어형 전류원의 출력 단자(13)는 상기 제 2 백엔드 증폭기 스테이지의 입력 단자(20)에 접속되는
    전력 증폭기 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 프론트 엔드 증폭기 스테이지의 비반전 입력 단자는 전력 공급 전압(Hvp)에 접속되는
    전력 증폭기 모듈.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 프론트 엔드 증폭기 스테이지의 비반전 입력 단자(16) 및 반전 입력 단자(17)에 입력 신호 전류(Iin)를 공급하는 입력 장치를 포함하는
    전력 증폭기 모듈.
  5. 제 1 프론트 엔드 증폭기 스테이지(4)와 제 1 백엔드 증폭기 스테이지(5)를 구비한 제 1 싱글 엔디드 증폭기(2) 및 제 2 프론트 엔드 증폭기 스테이지(6)와 제 2 백엔드 증폭기 스테이지(7)를 구비한 제 2 싱글 엔디드 증폭기(3)를 포함하는 전력 증폭기 모듈 - 상기 제 1 증폭기 및 제 2 증폭기는 BTL(Bridge Tied Load) 구성으로 배치됨 - 에 있어서,
    - 상기 제 1 및 제 2 백엔드 증폭기 스테이지는 원점에 대해서 점 대칭인 전송 함수를 가지고,
    - 상기 제 1 백엔드 증폭기 스테이지의 입력 전류(i1)는 상기 제 2 백엔드 증폭기 스테이지의 반전된 입력 전류(i2)의 2배와 실질적으로 동일한
    전력 증폭기 모듈.
  6. 제 5 항에 있어서,
    상기 제 1 프론트 엔드 증폭기 스테이지는 전압 제어형 전류원(10)을 포함하되,
    상기 전압 제어형 전류원은 상기 제 1 백엔드 증폭기 스테이지의 입력단(12)에 접속된 출력 단자(11) 및 상기 제 2 백엔드 증폭기 스테이지의 반전된 입력 전류의 2배(i2)를 제공하기 위해 증폭기(27)에 접속된 출력 단자(13)를 구비한
    전력 증폭기 모듈.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 1 및 제 2 싱글 엔디드 증폭기는 차동 구동되도록 배치되는
    전력 증폭기 모듈.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 백엔드 증폭기 스테이지는 실질적으로 동일한 회로를 통해 구현되는
    전력 증폭기 모듈.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 백엔드 증폭기 스테이지는 각각 캐스코드된 출력 캐패시터(Cm2)를 포함하는
    전력 증폭기 모듈.
  10. 오디오 신호의 전력 증폭을 위해서, 제 1 항 내지 제 9 항에 개시된 전력 증폭기 모듈을 포함하는, CD 플레이어, DVD 플레이어, 텔레비전 세트, 카오디오 또는 다른 오디오 시스템과 같은 오디오 시스템.
KR10-2004-7006883A 2001-11-07 2002-10-18 전력 증폭기 모듈 및 오디오 시스템 KR20040054761A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01204276 2001-11-07
EP01204276.8 2001-11-07
PCT/IB2002/004335 WO2003041270A1 (en) 2001-11-07 2002-10-18 A power amplifier module with distortion compensation

Publications (1)

Publication Number Publication Date
KR20040054761A true KR20040054761A (ko) 2004-06-25

Family

ID=8181206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7006883A KR20040054761A (ko) 2001-11-07 2002-10-18 전력 증폭기 모듈 및 오디오 시스템

Country Status (7)

Country Link
US (1) US7068099B2 (ko)
EP (1) EP1444777B1 (ko)
JP (1) JP2005509347A (ko)
KR (1) KR20040054761A (ko)
CN (1) CN1582527B (ko)
AT (1) ATE518301T1 (ko)
WO (1) WO2003041270A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US8334722B2 (en) 2007-06-28 2012-12-18 Parkervision, Inc. Systems and methods of RF power transmission, modulation and amplification
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US8013675B2 (en) 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US7937106B2 (en) 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
WO2008144017A1 (en) 2007-05-18 2008-11-27 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
WO2009025665A1 (en) * 2007-08-20 2009-02-26 Semiconductor Components Industries, L.L.C. Amplifier circuit and method therefor
WO2009145887A1 (en) 2008-05-27 2009-12-03 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
US7944290B2 (en) * 2009-01-26 2011-05-17 Sumitomo Electric Industries, Ltd. Trans-impedance amplifier
US8212620B2 (en) * 2009-08-28 2012-07-03 Rockford Corporation Boosted-rail amplifier
KR101099767B1 (ko) 2009-12-18 2011-12-28 알.에프 에이치아이씨 주식회사 질화갈륨 소자를 이용한 캐스코드 전력증폭기 및 그의 제조 방법
EP2695294A1 (en) 2011-04-08 2014-02-12 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
KR20140034895A (ko) 2011-06-02 2014-03-20 파커비전, 인크. 안테나 제어
CN102332869B (zh) * 2011-06-10 2014-01-08 无锡友达电子有限公司 高集成度btl音频功率放大器
CN102324896B (zh) * 2011-07-11 2014-07-09 复旦大学 一种带线性度补偿的宽带低噪声放大器
CN106415435B (zh) 2013-09-17 2020-08-11 帕克维辛股份有限公司 用于呈现信息承载时间函数的方法、装置和系统
US11689166B2 (en) 2021-02-04 2023-06-27 Analog Devices International Unlimited Company Circuitry for reducing distortion over a wide frequency range

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7713501A (nl) * 1977-12-07 1979-06-11 Philips Nv Versterker bevattende een eerste en een tweede versterkerelement.
JPS56116313A (en) * 1980-02-20 1981-09-12 Hitachi Ltd Two signal amplifier
JPS5717204A (en) * 1980-07-04 1982-01-28 Fujitsu Ltd Transient sound prevention type power amplifying circuit
US4379994A (en) * 1981-03-16 1983-04-12 The United States Of America As Represented By The Secretary Of The Navy Feed-forward amplifier
US4549146A (en) * 1983-06-06 1985-10-22 Cowans Kenneth W Systems and methods for compensating for element nonlinearities in electronic circuits
US5410274A (en) * 1992-09-16 1995-04-25 Hughes Aircraft Company Single-ended and differential amplifiers with high feedback input impedance and low distortion
JP4027981B2 (ja) * 1996-06-21 2007-12-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ 負荷がかかる帰還を備えるブリッジ増幅器

Also Published As

Publication number Publication date
CN1582527A (zh) 2005-02-16
JP2005509347A (ja) 2005-04-07
ATE518301T1 (de) 2011-08-15
EP1444777B1 (en) 2011-07-27
WO2003041270A1 (en) 2003-05-15
CN1582527B (zh) 2011-09-07
US20050001687A1 (en) 2005-01-06
EP1444777A1 (en) 2004-08-11
US7068099B2 (en) 2006-06-27

Similar Documents

Publication Publication Date Title
KR20040054761A (ko) 전력 증폭기 모듈 및 오디오 시스템
US6566961B2 (en) Wide-band single-ended to differential converter in CMOS technology
US9929697B2 (en) Source or emitter follower buffer circuit and method with mirrored current
US8228120B2 (en) Negative capacitance synthesis for use with differential circuits
KR20110136743A (ko) 클래스 ａｂ 출력 스테이지 및 클래스 ａｂ 출력 스테이지를 포함하는 증폭기
JP3088262B2 (ja) 低歪差動増幅回路
JP5239451B2 (ja) 差動単相変換回路
US7135927B2 (en) Ultra fast, low noise operational amplifier with dynamic biasing
JPH07142940A (ja) Ｍｏｓｆｅｔ電力増幅器
JP4295109B2 (ja) 電力増幅器モジュール
KR100416168B1 (ko) 전력 증폭기
US7750734B2 (en) Apparatus and methods for amplifiers
US6087900A (en) Parallel push-pull amplifier using complementary device
US6300831B1 (en) Compensating a Gm-boosted folded-cascode amplifier
US20100295619A1 (en) Low Noise Amplifier
JP3080488B2 (ja) 差動増幅器
RU2053592C1 (ru) Усилитель
RU2115224C1 (ru) Усилитель мощности звуковой частоты
JP2010273284A (ja) 高周波増幅器
Lee High speed operational amplifier architectures
JPH05191157A (ja) 平衡入力型音声増幅回路
JPS644685B2 (ko)
JP3406813B2 (ja) 非線形歪み補正機能を有する半導体集積回路
JPS61181277A (ja) クランプ回路
JP2003298365A (ja) 高周波アンプ回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee