JP4027981B2 - 負荷がかかる帰還を備えるブリッジ増幅器 - Google Patents
負荷がかかる帰還を備えるブリッジ増幅器 Download PDFInfo
- Publication number
- JP4027981B2 JP4027981B2 JP50258398A JP50258398A JP4027981B2 JP 4027981 B2 JP4027981 B2 JP 4027981B2 JP 50258398 A JP50258398 A JP 50258398A JP 50258398 A JP50258398 A JP 50258398A JP 4027981 B2 JP4027981 B2 JP 4027981B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- input
- bridge
- reference input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45166—Only one input of the dif amp being used for an input signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は、第1及び第2増幅器を有するブリッジ増幅回路に関する。これら増幅器の各々は、出力部の間に結合された負荷に増幅された入力信号を入力するための、信号入力部、基準入力部及び出力部を持つ。
背景技術
このような増幅回路は、データハンドブックIC01b“Semiconductors for Radio and Audio Systems”1995 of Philips Semiconductorsの1247頁から既知である。ブリッジ形状において、この増幅回路TDA1516は、これら2つの増幅器の出力部の間に結合された負荷を駆動するために使用される。この既知のブリッジ増幅回路は、これら2つの増幅器間にオフセットが発生するという欠点があり、この欠点が前記負荷に直流電流を流す。これは入れ代わり不必要な電力消費となる。
発明の開示
本発明は、ブリッジ増幅回路に出力部で軽減されたオフセットを提供することを目的とする。
本発明に従うブリッジ増幅回路は、帰還経路が第1増幅器の出力部から第2増幅器の基準入力部に設けられること、及び補償手段は前記第2増幅器の基準入力部で信号の変化を軽減するために設けられることを特徴とする。
本発明は、前記第2増幅器の基準入力部で信号の変化の補償を設けることによって、2つの出力部の間のオフセット電圧を減少するために、帰還経路は前記第1増幅器の出力部から当該基準入力部に設けることが可能であるという認識に基づいている。この方法において、帰還経路の利点(即ちオフセット電圧の減少)は、帰還経路の通常の欠点、即ち増幅回路の減少された利得を持たないで維持されることである。本発明の追加的な利点は、信号の変化のみを補償することである。これは、第1増幅器の出力信号に存在するゆがみ成分が前記基準入力部、及びそれ故に第2増幅器の出力部にも同様に存在することを意味する。これらのゆがみ成分は、前記負荷の両端に共通モード(common mode)で存在し、このことは、前記負荷を流れる信号電流におけるゆがみ成分が十分に減少することを意味する。
本発明に従うブリッジ増幅回路の実施例は、帰還経路はインピーダンスを有すること、及び前記補償手段は入力信号に比例する電流値を持つ電流源を有することを特徴とする。これは本発明に従う方法の簡単な実施例である。この帰還経路にインピーダンスを挿入することは、基準入力部で信号の変化を減少するための当該入力部に接続すべき簡単な入力信号依存電流源の使用を可能にする。入力信号に比例するこの電流を作ることによって、前記第1増幅器の出力信号におけるどんな誤り/ゆがみ又はオフセットは、前記入力信号INには存在せず、この基準入力部では減少されない。これは、前記負荷の両端でそれらが存在することによって、それらの補償となる。
本発明に従うブリッジ増幅回路の実施例は、インピーダンス値と電流値との積は、第1増幅器の出力部によって当該基準入力部に第2増幅器の基準入力部に印加される信号電圧を十分に補償するための電圧を供給するように選択されることを特徴とする。前記帰還インピーダンスと一緒に前記基準入力部に入力される信号電流は、当該基準入力部でレジスタンス値と信号電流値との積とほぼ等しい電圧となる。前記第2増幅器の出力電圧にほぼ等しいが符号が逆であるこの積の値を選択することによって、この出力電圧は前記基準入力部で十分に補償され、これによってこの回路の利得を最大にする。この基準入力部は小さい変化しか持たない電圧のみを扱わなければならず、広い範囲を持つ電圧は扱わなくてよいことがこの補償の追加的な利点である。これは第1増幅器の入力回路を十分に簡単にする。
本発明に従う増幅回路の実施例は、第1増幅器の利得は第2増幅器の利得よりも高いことを特徴とする。第2増幅器よりも高い利得を持つ第1増幅器を設けることによって、この第1増幅器は、第2増幅器よりも早く高い出力電圧を駆け、これによって最も高いゆがみを持つ増幅器となるだろう。第1増幅器の出力電圧に存在するゆがみ成分が、第2増幅器の出力電圧にも存在することを前記帰還経路は保証するので、この帰還経路の存在によって、このゆがみは前記負荷を流れる信号電流には存在しない。従って、このゆがみは、前記負荷の両端では存在するが、当該負荷を通る電流には存在しない。これらの方法を通じて、このブリッジ増幅回路は、ブリッジ増幅回路において可能なものより小さなゆがみで僅かに大きな出力電圧を生成するために駆動することができ、ここで、両方の増幅器の利得は等しい(又は第2増幅器の利得が第1増幅器の利得よりも高い)。
【図面の簡単な説明】
本発明の目的及び特徴は、図面を参照して以下に述べる好ましい実施例から明らかになるだろう。
第1図は、既知のブリッジ増幅回路の回路図を示し、
第2図は、本発明に従うブリッジ増幅回路の第1実施例の回路図を示し、
第3図は、本発明に従うブリッジ増幅回路の第2実施例の回路図を示す。
これら図において、同じ部分には同一の参照番号を与える。
発明を実施するための最良の形態
第1図は、既知のブリッジ増幅回路の回路図を示す。このブリッジ増幅回路は、非反転信号入力部101、反転基準入力部102及び出力部103を持つ第1増幅器1、反転信号入力部202、非反転基準入力部201及び出力部203を持つ第2増幅器2、負荷3並びに基準電圧源4を有する。前記基準入力部102及び201は、前記基準電圧源4に接続されている。前記信号入力部101及び202は、入力信号INを入力するために互いに接続されている。この入力信号INは、前記第1増幅器1及び第2増幅器2で増幅され、これら増幅器は高い利得を達成するためにブリッジ形状で動作する。前記負荷3は、前記出力103と203との間に結合される。たとえ各増幅器に同じ基準電圧が印加されても、例えばこれら2つの増幅器の間の不整合によって、オフセット電圧が前記出力部103と203との間に存在することはまだ可能である。
第2図は、本発明に従うブリッジ増幅回路の第1実施例の回路図を示す。第2図は、以下のような点で第1図と異なる;
−前記第2増幅器2の基準入力部201は、もはや前記基準電圧源4又は前記第1増幅器1の基準入力部102には結合されていない、
−インピーダンス5は、前記第1増幅器1の出力部103と前記第2増幅器2の基準入力部201との間に結合される、
−信号電流源6は、前記第2増幅器2の基準入力部201に結合される。
この信号電流源6の電流値は前記入力信号に比例する。信号電流源6により供給される電流の符号は、前記インピーダンス5を介して第1増幅器1の出力部103により供給される信号電圧に対し大きさは比例するが、符号又は極性は逆であるので、第2増幅器2の基準入力部201に信号電圧を生成する。この方法において、前記信号電流源6は前記基準入力部201で信号の変化を減少するための補償手段として働く。好ましくは、このインピーダンス5のインピーダンス値とこの信号電流源6の電流値との積は、第1増幅器1により供給される前記信号電圧を十分に補償するように選択される。前記第1増幅器1の出力信号に存在するひずみ成分及びオフセット電圧だけが前記第2増幅器2の基準入力部201へと帰還される。このことは、好ましくないこれらの成分は負荷3の両端に存在し、その結果、これらの好ましくない成分に関する電流は、負荷5に殆ど流れないことを意味する。前記基準入力部201で信号の変化が効果的に補償されるので、信号の変化に対する帰還はない。この方法において、通常の帰還の欠点、即ち減少する利得はもはや存在せず、前記ブリッジ増幅回路の利得は、帰還を行わない既知のブリッジ増幅回路の利得とほぼ同じになる。正の入力電圧から負の入力電圧に延在する電圧変化のように、この入力回路は大きな入力信号INに応じて生成される大きな電圧変化を扱う必要がないので、前記第2増幅器2の入力回路が簡単なままであることが本発明の追加的な利点である。好ましい実施例において、第1増幅器1の利得は少なくともわずかに第2増幅器2の利得よりも高い。このことは、大きな入力信号レベルでは第2増幅器2の出力電圧は、如何なるひずみも含まないことを可能にすることを意味するのに対し、第1増幅器1の出力信号は、この第1増幅器1のより高い利得によって、ひずみを幾らか(又は多く)有する。この帰還によって、このひずみは、前記負荷のもう一端に帰還され、ひずみは前記負荷3を通る電流には存在しない。両方の増幅器の利得が同じになると共にこの状態及びこの前の状態において、これら増幅器の利得の総和が同じになる場合、両方の出力信号はいくらかのゆがみを有するので、第2増幅器2の出力信号におけるゆがみだけが帰還で補償される。よって、たとえ最終的な利得が変化しなくても、この第1増幅器1の利得が少なくともわずかに第2増幅器2の利得よりも高い場合、この負荷3を通る信号に僅かなゆがみが存在するだろう。よって、第2増幅器2の利得が前記第1増幅器1の利得と等しい又はより大きい回路と比較した場合、減少するゆがみを持つより高い全利得を得ることを可能にする。
第3図は、本発明に従う増幅回路の第2実施例の回路図を示す。これら第1増幅器1及び第2増幅器2は演算増幅器として構成され、これら増幅器の各々は、それぞれの出力部103及び203とそれぞれの反転信号入力部101及び202との間に結合されるそれぞれの帰還インピーダンス9及び10を持つ。信号電流源7及び8は、信号電流をそれぞれの信号入力部に供給するための前記信号入力部101及び202にそれぞれ結合される。これら電流値は入力信号に比例するが互いに逆の符号である。信号電流源6及び7は、同じ符号を持つ。基準入力部102及び201は、それぞれ非反転入力部である。インピーダンス5のインピーダンス値と信号電流源6の電流値との積は、好ましくはインピーダンス9のインピーダンス値と信号電流源7の電流値との積とほぼ等しくなるべきである。インピーダンス10のインピーダンス値と信号電流源8の電流値との積は、好ましくはひずみを減少するための出力部103よりも出力部203でより低い信号利得を実現するために他の前述された積より低くなるべきである。
本発明は、上記に挙げたような実施例に限定されない。代わりとして、2つの増幅器が互いに逆の符号を持つ利得を有する限り、入力部の符号は全て反対になってもよい。前記基準電圧源4は本発明の一部ではないので、この基準電圧源は多くの方法で実施されてもよい。その上、直流(DC)に対する有限のインピーダンスを供給し、且つ、第2増幅器2の基準入力部201で第1増幅器1の出力電圧の(少なくとも)補償を、前記補償手段と一緒に提供する限り、このインピーダンス5は、レジスタとする必要はなく、コイル又は素子の組合わせたものも可能である。インピーダンス9及び10は、第1増幅器1及び第2増幅器2に対する如何なる所望の伝達関数でも提供するための適切なインピーダンスネットワークでそれぞれ置き換えられてもよい。有限のインピーダンスがオフセットを軽減するために直流(DC)を供給する限り、インピーダンス5は、所望の帰還特性を提供するための適切なインピーダンスネットワークで置き換えられてもよい。
Claims (4)
- 第1(1)及び第2増幅器(2)を有するブリッジ増幅回路であり、前記増幅器の各々は、出力部の間に結合された負荷(3)に増幅された入力信号を入力するための、信号入力部(101,202)、基準入力部(102,201)及び前記出力部(103,203)を持ち、帰還経路(5)は、前記第1増幅器の出力部から前記第2増幅器の基準入力部に設けられるブリッジ増幅回路において、
前記第2増幅器の基準入力部で前記第1増幅器の出力信号によって引き起こされる信号変化を軽減するために、前記第1増幅器の出力部によって供給される信号電圧に対して大きさが比例し、極性が反対である信号電圧を前記第2増幅器の基準入力部で得るよう、前記第2増幅器の非反転入力部である前記基準入力部へ結合された補償手段(6)を有することを特徴とするブリッジ増幅回路。 - 請求項1に記載のブリッジ増幅回路において、前記帰還手段はインピーダンスを有すること、及び前記補償手段は前記入力信号に比例する電流値を持つ電流源を有することを特徴とするブリッジ増幅回路。
- 請求項2に記載のブリッジ増幅回路において、前記インピーダンス値と前記電流値との積は、前記第1増幅器の出力部によって前記第2増幅器の基準入力部に入力される信号電圧を十分に補償するための当該基準入力部で電圧を供給するために選択されることを特徴とするブリッジ増幅回路。
- 請求項1、2又は3に記載のブリッジ増幅回路において、前記第1増幅器の利得は、前記第2増幅器の利得よりも高いことを特徴とするブリッジ増幅回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96201726 | 1996-06-21 | ||
EP96201726.5 | 1996-06-21 | ||
PCT/IB1997/000613 WO1997049176A1 (en) | 1996-06-21 | 1997-05-29 | Bridge amplifier with feedback over the load |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11511935A JPH11511935A (ja) | 1999-10-12 |
JP4027981B2 true JP4027981B2 (ja) | 2007-12-26 |
Family
ID=8224099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50258398A Expired - Fee Related JP4027981B2 (ja) | 1996-06-21 | 1997-05-29 | 負荷がかかる帰還を備えるブリッジ増幅器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5903189A (ja) |
EP (1) | EP0846367B1 (ja) |
JP (1) | JP4027981B2 (ja) |
DE (1) | DE69727771T2 (ja) |
WO (1) | WO1997049176A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1305650B1 (it) * | 1998-12-16 | 2001-05-15 | St Microelectronics Srl | Circuito per assicurare una completa saturazione di entrambi gliamplificatori di un amplificatore a ponte configurato ad ingresso |
US6326841B1 (en) * | 1999-04-16 | 2001-12-04 | Nokia Telecommunications, Oy | Method and apparatus for compensating for loss or RF output power from the isolation port of a hybrid coupler |
ATE323967T1 (de) * | 2000-02-24 | 2006-05-15 | Koninkl Philips Electronics Nv | Schaltung zur signalverarbeitung mit einer klasse a/b ausgangsstufe zum anschluss an eine quelle für eine vielzahl von verzorgungsspannungen |
US6501332B1 (en) * | 2000-07-13 | 2002-12-31 | Texas Instruments Incorporated | Apparatus and method for electrical signal amplification |
US7167569B1 (en) | 2000-10-25 | 2007-01-23 | National Semiconductor Corporation | Output coupling capacitor free audio power amplifier dynamically configured for speakers and headphones with excellent click and pop performance |
US6605992B2 (en) * | 2001-06-05 | 2003-08-12 | Intel Corporation | Offset error in linear feedback loops corrected by loop replication |
US7068099B2 (en) * | 2001-11-07 | 2006-06-27 | Koninklijke Philips Electronics, N.V. | Power amplifier module with distortion compensation |
US11689166B2 (en) | 2021-02-04 | 2023-06-27 | Analog Devices International Unlimited Company | Circuitry for reducing distortion over a wide frequency range |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4283683A (en) * | 1979-05-29 | 1981-08-11 | Motorola Inc. | Audio bridge circuit |
JPS5787216A (en) * | 1980-11-19 | 1982-05-31 | Nippon Gakki Seizo Kk | Amplifying circuit |
JPS59174005A (ja) * | 1983-03-24 | 1984-10-02 | Nippon Gakki Seizo Kk | 電力増幅器 |
NL8600292A (nl) * | 1986-02-07 | 1987-09-01 | Philips Nv | Brugversterker. |
US4721919A (en) * | 1986-12-22 | 1988-01-26 | General Motors Corporation | Class G bridge amplifier with unipolar supplies |
IT1215452B (it) * | 1987-04-30 | 1990-02-14 | Sgs Microelettronica Spa | Amplificatore audio cosiddetto bridge perfezionato. |
IT1243920B (it) * | 1990-11-20 | 1994-06-28 | Sgs Thomson Microelectronics | Amplificatore audio di potenza ad alta efficienza composto da due amplificatori con unica alimentazione. |
US5191297A (en) * | 1991-07-25 | 1993-03-02 | Iomega Corporation | Transconductance amplifier having sensfets which drive a load with linearly proportional current |
-
1997
- 1997-05-29 EP EP97920924A patent/EP0846367B1/en not_active Expired - Lifetime
- 1997-05-29 WO PCT/IB1997/000613 patent/WO1997049176A1/en active IP Right Grant
- 1997-05-29 DE DE1997627771 patent/DE69727771T2/de not_active Expired - Fee Related
- 1997-05-29 JP JP50258398A patent/JP4027981B2/ja not_active Expired - Fee Related
- 1997-06-05 US US08/870,062 patent/US5903189A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1997049176A1 (en) | 1997-12-24 |
JPH11511935A (ja) | 1999-10-12 |
DE69727771T2 (de) | 2005-01-13 |
US5903189A (en) | 1999-05-11 |
EP0846367A1 (en) | 1998-06-10 |
EP0846367B1 (en) | 2004-02-25 |
DE69727771D1 (de) | 2004-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2665769B2 (ja) | 歪検出を有する高ダイナミクス増幅器段 | |
JP2007174669A (ja) | 差動クロック信号のデューティサイクル歪みを補正する回路および方法 | |
CN101911479B (zh) | 差分放大器系统 | |
CA2016001C (en) | Low impedance buffer circuitry | |
US7911273B2 (en) | Reduction of power consumption and EMI of a switching amplifier | |
US6476674B2 (en) | Method and apparatus for error correction of amplifier | |
JP4027981B2 (ja) | 負荷がかかる帰還を備えるブリッジ増幅器 | |
JPH06244646A (ja) | 増幅回路 | |
US20040012439A1 (en) | Amplifier having multiple offset-compensation paths and related sysems and methods | |
US5196807A (en) | Amplifying circuit | |
US7633339B2 (en) | Differential amplifier | |
KR100416168B1 (ko) | 전력 증폭기 | |
US5754066A (en) | Output stage for buffering an electrical signal and method for performing the same | |
KR20020059371A (ko) | 듀얼 브릿지 증폭기 | |
JPH05283955A (ja) | 音声信号用増幅器 | |
JP2004015806A (ja) | シャント・シャント帰還回路で帰還抵抗負荷効果を抑止する方法と装置 | |
JPH0712128B2 (ja) | 増幅器 | |
JP3078858B2 (ja) | Vca回路 | |
JPS61238111A (ja) | 増幅器 | |
JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
JP4961163B2 (ja) | 直流結合増幅回路 | |
JP3830535B2 (ja) | 適応出力インピーダンスを有するラインドライバ | |
JP3830534B2 (ja) | 適応出力インピーダンスを有するラインドライバ | |
JP2737113B2 (ja) | 差動増幅器のオフセット低減回路 | |
US6137361A (en) | Low power class A amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060919 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061218 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |