JP2003298365A - 高周波アンプ回路 - Google Patents
高周波アンプ回路Info
- Publication number
- JP2003298365A JP2003298365A JP2002093898A JP2002093898A JP2003298365A JP 2003298365 A JP2003298365 A JP 2003298365A JP 2002093898 A JP2002093898 A JP 2002093898A JP 2002093898 A JP2002093898 A JP 2002093898A JP 2003298365 A JP2003298365 A JP 2003298365A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- input terminal
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 大入力時での信号の歪みを改善し、出力ダイ
ナミックレンジを良好にする。 【解決手段】 第１信号と１８０度位相差のある第２信
号を入力する第１トランジスタＱ1 と第２トランジスタ
Ｑ2 、そして第３トランジスタＱ3 と第４トランジスタ
Ｑ4 を有し、この第３トランジスタＱ3 と第４トランジ
スタＱ4 のベースに、高周波分離用の第１抵抗Ｒ1 及び
第２抵抗Ｒ2 を介してバイアス回路１０を接続すると共
に、第１コンデンサＣ1 ，第２コンデンサＣ2 を介して
上記第２入力端子ＩＮ2 を接続する。これによれば、第
３トランジスタＱ3 と第４トランジスタＱ4 は、ＡＣ的
に切り離されると共に、これらのベースに逆相信号が与
えられることにより、定電流源動作と増幅動作の両方を
行う。この結果、最大出力の振幅が大きくなる。
ナミックレンジを良好にする。 【解決手段】 第１信号と１８０度位相差のある第２信
号を入力する第１トランジスタＱ1 と第２トランジスタ
Ｑ2 、そして第３トランジスタＱ3 と第４トランジスタ
Ｑ4 を有し、この第３トランジスタＱ3 と第４トランジ
スタＱ4 のベースに、高周波分離用の第１抵抗Ｒ1 及び
第２抵抗Ｒ2 を介してバイアス回路１０を接続すると共
に、第１コンデンサＣ1 ，第２コンデンサＣ2 を介して
上記第２入力端子ＩＮ2 を接続する。これによれば、第
３トランジスタＱ3 と第４トランジスタＱ4 は、ＡＣ的
に切り離されると共に、これらのベースに逆相信号が与
えられることにより、定電流源動作と増幅動作の両方を
行う。この結果、最大出力の振幅が大きくなる。
Description
【０００１】
【発明の属する技術分野】本発明は高周波アンプ回路、
特に差動入力信号を増幅するアンプとして各種の通信機
器に使用され、大入力時における出力の歪み及び出力ダ
イナミックレンジが改善される高周波アンプ回路に関す
る。
特に差動入力信号を増幅するアンプとして各種の通信機
器に使用され、大入力時における出力の歪み及び出力ダ
イナミックレンジが改善される高周波アンプ回路に関す
る。
【０００２】
【従来の技術】図５には、従来の高周波アンプ回路の構
成が示されており、この回路は２つの平衡なエミッタフ
ォロア回路で電流増幅を行うものである。この高周波ア
ンプ回路では、第１信号を入力する第１入力端子ＩＮ1
に第１トランジスタＱ1 のベースが接続され、一方上記
第１信号に対し１８０度位相差のある第２信号を入力す
る第２入力端子ＩＮ2 に第２トランジスタＱ2 のベース
が接続され、これら第１トランジスタＱ1 と第２トラン
ジスタＱ2 のコレクタに電源Ｖccが接続される。
成が示されており、この回路は２つの平衡なエミッタフ
ォロア回路で電流増幅を行うものである。この高周波ア
ンプ回路では、第１信号を入力する第１入力端子ＩＮ1
に第１トランジスタＱ1 のベースが接続され、一方上記
第１信号に対し１８０度位相差のある第２信号を入力す
る第２入力端子ＩＮ2 に第２トランジスタＱ2 のベース
が接続され、これら第１トランジスタＱ1 と第２トラン
ジスタＱ2 のコレクタに電源Ｖccが接続される。
【０００３】また、上記第１トランジスタＱ1 のエミッ
タに第３トランジスタＱ3 のコレクタが接続され、上記
第２トランジスタＱ2 のエミッタに第４トランジスタＱ
4 のコレクタが接続され、これら第３と第４のトランジ
スタＱ3 ,Ｑ4 の共通のベースラインにバイアス回路１
（Ｖ1 ）が接続される。そして、上記第１トランジスタ
Ｑ1 のエミッタと第３トランジスタＱ3 のコレクタの接
続点に第１出力端子ＯＵＴ1 、上記第２トランジスタＱ
2 のエミッタと第４トランジスタＱ4 のコレクタとの接
続点に第２出力端子ＯＵＴ2 が設けられる。
タに第３トランジスタＱ3 のコレクタが接続され、上記
第２トランジスタＱ2 のエミッタに第４トランジスタＱ
4 のコレクタが接続され、これら第３と第４のトランジ
スタＱ3 ,Ｑ4 の共通のベースラインにバイアス回路１
（Ｖ1 ）が接続される。そして、上記第１トランジスタ
Ｑ1 のエミッタと第３トランジスタＱ3 のコレクタの接
続点に第１出力端子ＯＵＴ1 、上記第２トランジスタＱ
2 のエミッタと第４トランジスタＱ4 のコレクタとの接
続点に第２出力端子ＯＵＴ2 が設けられる。
【０００４】このような高周波アンプ回路によれば、エ
ミッタフォロア回路となり、バイアス回路１によってバ
イアスされた第３トランジスタＱ3 と第４トランジスタ
Ｑ4では、電流増幅しながら定電流動作が行われること
になり、第１出力端子ＯＵＴ1 から第１信号の増幅信
号、第２出力端子ＯＵＴ2 から第２信号の増幅信号が出
力される。
ミッタフォロア回路となり、バイアス回路１によってバ
イアスされた第３トランジスタＱ3 と第４トランジスタ
Ｑ4では、電流増幅しながら定電流動作が行われること
になり、第１出力端子ＯＵＴ1 から第１信号の増幅信
号、第２出力端子ＯＵＴ2 から第２信号の増幅信号が出
力される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の高周波アンプ回路の構成では、大入力時に信号の歪
みが大きくなり、良好な出力ダイナミックレンジを得る
ことができないという問題があった。
来の高周波アンプ回路の構成では、大入力時に信号の歪
みが大きくなり、良好な出力ダイナミックレンジを得る
ことができないという問題があった。
【０００６】本発明は上記問題点に鑑みてなされたもの
であり、その目的は、大入力時での信号の歪みを改善
し、出力ダイナミックレンジを良好にすることができる
高周波アンプ回路を提供することにある。
であり、その目的は、大入力時での信号の歪みを改善
し、出力ダイナミックレンジを良好にすることができる
高周波アンプ回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に係る高周波アンプ回路は、第１
入力端子にベースが接続され、電源にコレクタが接続さ
れ、エミッタが第１出力端子に接続される第１トランジ
スタと、上記第１入力端子に対し差動入力端子となる第
２入力端子にベースが接続され、上記電源にコレクタが
接続され、エミッタが第２出力端子に接続される第２ト
ランジスタと、上記第１トランジスタのエミッタにコレ
クタが接続され、アースにエミッタが接続される第３ト
ランジスタと、上記第２トランジスタのエミッタにコレ
クタが接続され、アースにエミッタが接続される第４ト
ランジスタとを備え、上記第３トランジスタでは、その
ベースに第１抵抗（高周波分離用抵抗）を介してバイア
ス回路を接続すると共に、第１コンデンサ（ＡＣ結合用
コンデンサ）を介して上記第２入力端子を接続し、上記
第４トランジスタでは、そのベースに第２抵抗を介して
上記バイアス回路を接続すると共に、第２コンデンサを
介して上記第１入力端子を接続してなることを特徴とす
る。
に、本発明の請求項１に係る高周波アンプ回路は、第１
入力端子にベースが接続され、電源にコレクタが接続さ
れ、エミッタが第１出力端子に接続される第１トランジ
スタと、上記第１入力端子に対し差動入力端子となる第
２入力端子にベースが接続され、上記電源にコレクタが
接続され、エミッタが第２出力端子に接続される第２ト
ランジスタと、上記第１トランジスタのエミッタにコレ
クタが接続され、アースにエミッタが接続される第３ト
ランジスタと、上記第２トランジスタのエミッタにコレ
クタが接続され、アースにエミッタが接続される第４ト
ランジスタとを備え、上記第３トランジスタでは、その
ベースに第１抵抗（高周波分離用抵抗）を介してバイア
ス回路を接続すると共に、第１コンデンサ（ＡＣ結合用
コンデンサ）を介して上記第２入力端子を接続し、上記
第４トランジスタでは、そのベースに第２抵抗を介して
上記バイアス回路を接続すると共に、第２コンデンサを
介して上記第１入力端子を接続してなることを特徴とす
る。
【０００８】請求項２に係る発明は、第１入力端子にベ
ースが接続され、電源にコレクタが接続され、エミッタ
が第１出力端子に接続される第１トランジスタと、上記
第１入力端子に対し差動入力端子となる第２入力端子に
ベースが接続され、上記電源にコレクタが接続され、エ
ミッタが第２出力端子に接続される第２トランジスタ
と、上記第１トランジスタのエミッタにコレクタが接続
される第３トランジスタと、上記第２トランジスタのエ
ミッタにコレクタが接続される第４トランジスタとを備
え、上記第３トランジスタでは、そのベースに第１イン
ダクタを介してバイアス回路を接続すると共に、第１コ
ンデンサを介して上記第２入力端子を接続し、エミッタ
とアースとの間に第３抵抗又はインピーダンス素子を接
続し、上記第４トランジスタでは、そのベースに第２イ
ンダクタを介して上記バイアス回路を接続すると共に、
第２コンデンサを介して上記第１入力端子を接続し、エ
ミッタとアースとの間に第４抵抗又はインピーダンス素
子を接続してなることを特徴とする。請求項３に係る発
明は、上記第１トランジスタ及び第２トランジスタに対
しカレントミラーの構成となる第５トランジスタを備
え、この第５トランジスタのコレクタと上記電源との間
に、定電流源を設けたことを特徴とする。
ースが接続され、電源にコレクタが接続され、エミッタ
が第１出力端子に接続される第１トランジスタと、上記
第１入力端子に対し差動入力端子となる第２入力端子に
ベースが接続され、上記電源にコレクタが接続され、エ
ミッタが第２出力端子に接続される第２トランジスタ
と、上記第１トランジスタのエミッタにコレクタが接続
される第３トランジスタと、上記第２トランジスタのエ
ミッタにコレクタが接続される第４トランジスタとを備
え、上記第３トランジスタでは、そのベースに第１イン
ダクタを介してバイアス回路を接続すると共に、第１コ
ンデンサを介して上記第２入力端子を接続し、エミッタ
とアースとの間に第３抵抗又はインピーダンス素子を接
続し、上記第４トランジスタでは、そのベースに第２イ
ンダクタを介して上記バイアス回路を接続すると共に、
第２コンデンサを介して上記第１入力端子を接続し、エ
ミッタとアースとの間に第４抵抗又はインピーダンス素
子を接続してなることを特徴とする。請求項３に係る発
明は、上記第１トランジスタ及び第２トランジスタに対
しカレントミラーの構成となる第５トランジスタを備
え、この第５トランジスタのコレクタと上記電源との間
に、定電流源を設けたことを特徴とする。
【０００９】上記請求項１の構成によれば、第３トラン
ジスタと第４トランジスタがＤＣ的には定電流源として
動作するが、ＡＣ的には切り離され、またこれら第３ト
ランジスタ及び第４トランジスタのベースに、逆相信号
が加えられる。即ち、この第３トランジスタ及び第４ト
ランジスタにて、定電流源動作と増幅動作の両方を行わ
せることにより、最大出力の振幅を大きくすることがで
き（飽和レベルが上がり）、この結果、大入力時の信号
の歪みが改善される。
ジスタと第４トランジスタがＤＣ的には定電流源として
動作するが、ＡＣ的には切り離され、またこれら第３ト
ランジスタ及び第４トランジスタのベースに、逆相信号
が加えられる。即ち、この第３トランジスタ及び第４ト
ランジスタにて、定電流源動作と増幅動作の両方を行わ
せることにより、最大出力の振幅を大きくすることがで
き（飽和レベルが上がり）、この結果、大入力時の信号
の歪みが改善される。
【００１０】また、上記請求項２の構成によれば、第３
及び第４トランジスタを用いた定電流源の電流量を、第
３抵抗と第４抵抗にて調整することができ、電流増幅度
調整が容易になる。更に、上記請求項３の構成によれ
ば、第３トランジスタと第４トランジスタに対しカレン
トミラー構成となる第５トランジスタが設けられるの
で、温度変化の影響を受けずに、安定した動作が行われ
る。
及び第４トランジスタを用いた定電流源の電流量を、第
３抵抗と第４抵抗にて調整することができ、電流増幅度
調整が容易になる。更に、上記請求項３の構成によれ
ば、第３トランジスタと第４トランジスタに対しカレン
トミラー構成となる第５トランジスタが設けられるの
で、温度変化の影響を受けずに、安定した動作が行われ
る。
【００１１】
【発明の実施の形態】図１には、本発明の第１実施例に
係る高周波アンプ回路の構成が示されている。この第１
実施例の回路では、第１乃至第４のトランジスタＱ1 〜
Ｑ4 を備え、従来と同様に、第１信号を入力する第１入
力端子ＩＮ1 に第１トランジスタＱ1のベースが接続さ
れ、一方上記第１信号に対し１８０度位相差のある第２
信号を入力（差動入力）する第２入力端子ＩＮ2 に第２
トランジスタのベースが接続され、これら第１トランジ
スタＱ1 と第２トランジスタＱ2 のコレクタには電源Ｖ
ccが接続される。
係る高周波アンプ回路の構成が示されている。この第１
実施例の回路では、第１乃至第４のトランジスタＱ1 〜
Ｑ4 を備え、従来と同様に、第１信号を入力する第１入
力端子ＩＮ1 に第１トランジスタＱ1のベースが接続さ
れ、一方上記第１信号に対し１８０度位相差のある第２
信号を入力（差動入力）する第２入力端子ＩＮ2 に第２
トランジスタのベースが接続され、これら第１トランジ
スタＱ1 と第２トランジスタＱ2 のコレクタには電源Ｖ
ccが接続される。
【００１２】また、上記第１トランジスタＱ1 のエミッ
タに第３トランジスタＱ3 のコレクタが接続され、この
第３トランジスタＱ3 のエミッタはアースに接続され
る。そして、この第３トランジスタＱ3 のベースに、高
周波分離用の第１抵抗Ｒ1 を介してバイアス回路（電源
Ｖ1 ）１０が接続されると共に、ＡＣ結合用の第１コン
デンサＣ1 を介して上記第２入力端子ＩＮ2 が接続され
る。
タに第３トランジスタＱ3 のコレクタが接続され、この
第３トランジスタＱ3 のエミッタはアースに接続され
る。そして、この第３トランジスタＱ3 のベースに、高
周波分離用の第１抵抗Ｒ1 を介してバイアス回路（電源
Ｖ1 ）１０が接続されると共に、ＡＣ結合用の第１コン
デンサＣ1 を介して上記第２入力端子ＩＮ2 が接続され
る。
【００１３】一方、上記第２トランジスタＱ2 のエミッ
タに第４トランジスタＱ4 のコレクタが接続され、この
第４トランジスタＱ4 のエミッタはアースに接続され
る。そして、この第４トランジスタＱ4 のベースに、高
周波分離用の第２抵抗Ｒ2 を介して上記バイアス回路１
０が接続されると共に、ＡＣ結合用の第２コンデンサＣ
2 を介して上記第１入力端子ＩＮ1 が接続される。
タに第４トランジスタＱ4 のコレクタが接続され、この
第４トランジスタＱ4 のエミッタはアースに接続され
る。そして、この第４トランジスタＱ4 のベースに、高
周波分離用の第２抵抗Ｒ2 を介して上記バイアス回路１
０が接続されると共に、ＡＣ結合用の第２コンデンサＣ
2 を介して上記第１入力端子ＩＮ1 が接続される。
【００１４】このような第１実施例の構成によれば、上
記第３トランジスタＱ3 と第４トランジスタＱ4 のベー
スには、バイアス回路１０からバイアス電圧Ｖ1 が供給
され、これら第３トランジスタＱ3 と第４トランジスタ
Ｑ4 は、ＤＣ（直流）的に定電流源として動作する。同
時に、これらの第３トランジスタＱ3 と第４トランジス
タＱ4 は、ＡＣ（交流）的に切り離された状態で、増幅
器として働くことになる。即ち、第３トランジスタＱ3
のベースに第１コンデンサＣ1 を介して第１信号と逆相
の信号電圧が入力され、第４トランジスタＱ4 に第２コ
ンデンサＣ2 を介して第２信号と逆相の信号電圧が入力
されることによって増幅作用が行われ、最大出力の振幅
が大きくなる。
記第３トランジスタＱ3 と第４トランジスタＱ4 のベー
スには、バイアス回路１０からバイアス電圧Ｖ1 が供給
され、これら第３トランジスタＱ3 と第４トランジスタ
Ｑ4 は、ＤＣ（直流）的に定電流源として動作する。同
時に、これらの第３トランジスタＱ3 と第４トランジス
タＱ4 は、ＡＣ（交流）的に切り離された状態で、増幅
器として働くことになる。即ち、第３トランジスタＱ3
のベースに第１コンデンサＣ1 を介して第１信号と逆相
の信号電圧が入力され、第４トランジスタＱ4 に第２コ
ンデンサＣ2 を介して第２信号と逆相の信号電圧が入力
されることによって増幅作用が行われ、最大出力の振幅
が大きくなる。
【００１５】この第３及び第４トランジスタＱ3 ，Ｑ4
での増幅動作は、次のようになる。即ち、第１信号を出
力する第１出力端子ＯＵＴ1 の電圧が上がる時には、第
３トランジスタＱ3 のベースに逆相である第２信号電圧
が入力されているため、第３トランジスタＱ3 のコレク
タ電流が減少し、第１出力端子ＯＵＴ1 の出力電圧が更
に上がる。一方、第２信号を出力する第２の出力端子Ｏ
ＵＴ2 の電圧が下がる時には、第４トランジスタＱ4 の
ベースに逆相である第１信号電圧が入力されているた
め、第４トランジスタＱ4 コレクタ電流が増加し、第２
出力端子ＯＵＴ2の出力電圧が更に下がるように動作す
る。
での増幅動作は、次のようになる。即ち、第１信号を出
力する第１出力端子ＯＵＴ1 の電圧が上がる時には、第
３トランジスタＱ3 のベースに逆相である第２信号電圧
が入力されているため、第３トランジスタＱ3 のコレク
タ電流が減少し、第１出力端子ＯＵＴ1 の出力電圧が更
に上がる。一方、第２信号を出力する第２の出力端子Ｏ
ＵＴ2 の電圧が下がる時には、第４トランジスタＱ4 の
ベースに逆相である第１信号電圧が入力されているた
め、第４トランジスタＱ4 コレクタ電流が増加し、第２
出力端子ＯＵＴ2の出力電圧が更に下がるように動作す
る。
【００１６】図２には、第２実施例に係る高周波アンプ
回路の構成が示されており、基本的な構成は第１実施例
と同様となる。図２に示されるように、第１トランジス
タＱ1 のエミッタに第３トランジスタＱ3 のコレクタが
接続され、第２トランジスタＱ2 のエミッタに第４トラ
ンジスタＱ4 のコレクタが接続されるが、上記第３トラ
ンジスタＱ3 のベースには、高周波阻止用の第１インダ
クタＬ1 を介してバイアス回路（電源Ｖ1 ）１０が接続
されると共に、ＡＣ結合用の第１コンデンサＣ1 を介し
て第２入力端子ＩＮ2 が接続される。そして、この第３
トランジスタＱ3 のエミッタとアースとの間に、電流増
幅度調整用の第３抵抗Ｒ3 が挿入接続される。
回路の構成が示されており、基本的な構成は第１実施例
と同様となる。図２に示されるように、第１トランジス
タＱ1 のエミッタに第３トランジスタＱ3 のコレクタが
接続され、第２トランジスタＱ2 のエミッタに第４トラ
ンジスタＱ4 のコレクタが接続されるが、上記第３トラ
ンジスタＱ3 のベースには、高周波阻止用の第１インダ
クタＬ1 を介してバイアス回路（電源Ｖ1 ）１０が接続
されると共に、ＡＣ結合用の第１コンデンサＣ1 を介し
て第２入力端子ＩＮ2 が接続される。そして、この第３
トランジスタＱ3 のエミッタとアースとの間に、電流増
幅度調整用の第３抵抗Ｒ3 が挿入接続される。
【００１７】一方、この第４トランジスタＱ4 のベース
に、高周波阻止用の第２インダクタＬ2 を介して上記バ
イアス回路１０が接続されると共に、第２コンデンサＣ
2 を介して上記第１入力端子ＩＮ1 が接続される。そし
て、この第３トランジスタＱ4 のエミッタとアースとの
間に、電流増幅度調整用の第４抵抗Ｒ4 が挿入接続され
る。なお、上記第３抵抗Ｒ3 と第４抵抗Ｒ4 の代わりに
他のインピーダンス素子を接続することもできる。
に、高周波阻止用の第２インダクタＬ2 を介して上記バ
イアス回路１０が接続されると共に、第２コンデンサＣ
2 を介して上記第１入力端子ＩＮ1 が接続される。そし
て、この第３トランジスタＱ4 のエミッタとアースとの
間に、電流増幅度調整用の第４抵抗Ｒ4 が挿入接続され
る。なお、上記第３抵抗Ｒ3 と第４抵抗Ｒ4 の代わりに
他のインピーダンス素子を接続することもできる。
【００１８】第２実施例は以上の構成からなり、この第
２実施例においても、上記第３トランジスタＱ3 と第４
トランジスタＱ4 は、そのベースにバイアス電圧Ｖ1 が
供給されることによりＤＣ的に定電流源として動作し、
またＡＣ的に切り離された状態で、増幅器として働くこ
とになり、大入力時の信号の歪み及び出力ダイナミック
レンジが改善される。そして、この第２実施例では、第
３抵抗Ｒ3 と第４抵抗Ｒ4 の値を調整することによっ
て、上記第３トランジスタＱ3 及び第４トランジスタＱ
4 から構成される定電流源の電流量、即ち電流増幅度を
調整することが可能となる。
２実施例においても、上記第３トランジスタＱ3 と第４
トランジスタＱ4 は、そのベースにバイアス電圧Ｖ1 が
供給されることによりＤＣ的に定電流源として動作し、
またＡＣ的に切り離された状態で、増幅器として働くこ
とになり、大入力時の信号の歪み及び出力ダイナミック
レンジが改善される。そして、この第２実施例では、第
３抵抗Ｒ3 と第４抵抗Ｒ4 の値を調整することによっ
て、上記第３トランジスタＱ3 及び第４トランジスタＱ
4 から構成される定電流源の電流量、即ち電流増幅度を
調整することが可能となる。
【００１９】図３には、第３実施例の構成が示されてお
り、この第３実施例は、第１実施例のバイアス回路の代
わりに、カレントミラー構成のトランジスタと定電流源
を配置したものである。図３において、第１抵抗Ｒ1 の
一端と第２抵抗Ｒ2 の一端の接続点に、第５抵抗Ｒ5 を
介して第５トランジスタＱ5 のベースが接続され、この
第５トランジスタＱ5 のコレクタ側に電源Ｖcc、エミッ
タにアースが接続されており、これによって、第５トラ
ンジスタＱ5 が第３トランジスタＱ3 及び第４トランジ
スタＱ4 に対しカレントミラー構成となる。
り、この第３実施例は、第１実施例のバイアス回路の代
わりに、カレントミラー構成のトランジスタと定電流源
を配置したものである。図３において、第１抵抗Ｒ1 の
一端と第２抵抗Ｒ2 の一端の接続点に、第５抵抗Ｒ5 を
介して第５トランジスタＱ5 のベースが接続され、この
第５トランジスタＱ5 のコレクタ側に電源Ｖcc、エミッ
タにアースが接続されており、これによって、第５トラ
ンジスタＱ5 が第３トランジスタＱ3 及び第４トランジ
スタＱ4 に対しカレントミラー構成となる。
【００２０】また、バッファ的機能を果たす第６コンデ
ンサＱ6 が設けられ、そのコレクタが電源Ｖcc、ベース
が上記第５トランジスタＱ5 のコレクタ、エミッタが上
記第５抵抗Ｒ5 一端に接続される。更に、上記電源Ｖcc
と第５トランジスタＱ5 のコレクタとの間に定電流源１
２（又は抵抗でもよい）が接続されており、この定電流
源１２によって第５トランジスタＱ5 のエミッタに定電
流を流すように構成される。
ンサＱ6 が設けられ、そのコレクタが電源Ｖcc、ベース
が上記第５トランジスタＱ5 のコレクタ、エミッタが上
記第５抵抗Ｒ5 一端に接続される。更に、上記電源Ｖcc
と第５トランジスタＱ5 のコレクタとの間に定電流源１
２（又は抵抗でもよい）が接続されており、この定電流
源１２によって第５トランジスタＱ5 のエミッタに定電
流を流すように構成される。
【００２１】このような第３実施例によれば、第３トラ
ンジスタＱ3 と第４トランジスタＱ4 にバイアスを与え
る回路の第５トランジスタＱ5 がカレントミラーの構成
となるので、温度条件に変化が生じた場合でも、安定し
た動作が可能になるという利点がある。
ンジスタＱ3 と第４トランジスタＱ4 にバイアスを与え
る回路の第５トランジスタＱ5 がカレントミラーの構成
となるので、温度条件に変化が生じた場合でも、安定し
た動作が可能になるという利点がある。
【００２２】図４には、第４実施例の構成例が示されて
おり、この第３実施例は、第２実施例のバイアス回路の
代わりに、カレントミラー構成のトランジスタと定電流
源を配置したものである。図４において、第１インダク
タＬ1 の一端と第２インダクタＬ2 の一端の接続点に、
第３インダクタＬ3 を介して第５トランジスタＱ5 のベ
ースが接続され、この第５トランジスタＱ5 のコレクタ
側に電源Ｖcc、エミッタに第６抵抗Ｒ6 を介してアース
が接続されており、これによって、第５トランジスタＱ
5 が第１トランジスタＱ1 及び第２トランジスタＱ2 に
対しカレントミラー構成となる。
おり、この第３実施例は、第２実施例のバイアス回路の
代わりに、カレントミラー構成のトランジスタと定電流
源を配置したものである。図４において、第１インダク
タＬ1 の一端と第２インダクタＬ2 の一端の接続点に、
第３インダクタＬ3 を介して第５トランジスタＱ5 のベ
ースが接続され、この第５トランジスタＱ5 のコレクタ
側に電源Ｖcc、エミッタに第６抵抗Ｒ6 を介してアース
が接続されており、これによって、第５トランジスタＱ
5 が第１トランジスタＱ1 及び第２トランジスタＱ2 に
対しカレントミラー構成となる。
【００２３】また、バッファ的機能を果たす第６コンデ
ンサＱ6 が設けられ、上記電源Ｖccと第５トランジスタ
Ｑ5 のコレクタとの間に定電流源１２（又は抵抗）が接
続されており、この定電流源１２によって第５トランジ
スタＱ5 のエミッタに定電流を流すように構成される。
ンサＱ6 が設けられ、上記電源Ｖccと第５トランジスタ
Ｑ5 のコレクタとの間に定電流源１２（又は抵抗）が接
続されており、この定電流源１２によって第５トランジ
スタＱ5 のエミッタに定電流を流すように構成される。
【００２４】このような第４実施例によれば、第３抵抗
Ｒ3 及び第４抵抗Ｒ4 によって電流増幅度の調整が容易
になると共に、第３トランジスタＱ3 と第４トランジス
タＱ4 のバイアス回路の第５トランジスタＱ5 がカレン
トミラーの構成となるので、温度条件に変化が生じた場
合でも、安定した動作が行われる。
Ｒ3 及び第４抵抗Ｒ4 によって電流増幅度の調整が容易
になると共に、第３トランジスタＱ3 と第４トランジス
タＱ4 のバイアス回路の第５トランジスタＱ5 がカレン
トミラーの構成となるので、温度条件に変化が生じた場
合でも、安定した動作が行われる。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
ＤＣ的には定電流源として動作し、ＡＣ的には切り離さ
れる第３トランジスタと第４トランジスタを設け、これ
ら第３及び第４トランジスタのベースに逆相信号を与え
るようにしたので、第３トランジスタと第４トランジス
タが定電流源動作と増幅動作の両方を行うことにより、
最大出力の振幅が大きくなり、この結果、大入力時の信
号の歪み、ひいては出力ダイナミックレンジが改善され
る。
ＤＣ的には定電流源として動作し、ＡＣ的には切り離さ
れる第３トランジスタと第４トランジスタを設け、これ
ら第３及び第４トランジスタのベースに逆相信号を与え
るようにしたので、第３トランジスタと第４トランジス
タが定電流源動作と増幅動作の両方を行うことにより、
最大出力の振幅が大きくなり、この結果、大入力時の信
号の歪み、ひいては出力ダイナミックレンジが改善され
る。
【００２６】また、請求項２の発明によれば、電流増幅
度の調整が容易になり、更に請求項３の発明によれば、
温度変化に対しても安定した動作が行われ、温度特性が
良好になるという利点がある。
度の調整が容易になり、更に請求項３の発明によれば、
温度変化に対しても安定した動作が行われ、温度特性が
良好になるという利点がある。
【図１】本発明の第１実施例に係る高周波アンプ回路の
構成を示す回路図である。
構成を示す回路図である。
【図２】第２実施例に係る高周波アンプ回路の構成を示
す回路図である。
す回路図である。
【図３】第３実施例に係る高周波アンプ回路の構成を示
す回路図である。
す回路図である。
【図４】第４実施例に係る高周波アンプ回路の構成を示
す回路図である。
す回路図である。
【図５】従来例の高周波アンプ回路の構成を示す回路図
である。
である。
１，１０…バイアス回路、
１２…定電流源、
ＩＮ1 ，ＩＮ2 …第１、第２入力端子、
ＯＵＴ1 ，ＯＵＴ2 …第１、第２出力端子、
Ｑ1 〜Ｑ4 …第１〜第４トランジスタ、
Ｑ5 ，Ｑ6 …第５、第６トランジスタ、
Ｃ1，Ｃ2…コンデンサ、
Ｒ1 〜Ｒ6 …抵抗、
Ｌ1 〜Ｌ3 …インダクタ。
フロントページの続き
Ｆターム(参考） 5J090 AA01 CA21 CA32 FA10 GN01
HA02 HA25 HA29 HA33 KA05
KA09 KA11 KA12 MA01 MA21
5J092 AA01 CA21 CA32 FA10 HA02
HA25 HA29 HA33 KA05 KA09
KA11 KA12 MA01 MA21
5J500 AA01 AC21 AC32 AF10 AH02
AH25 AH29 AH33 AK05 AK09
AK11 AK12 AM01 AM21
Claims (3)
- 【請求項１】 第１入力端子にベースが接続され、電源
にコレクタが接続され、エミッタが第１出力端子に接続
される第１トランジスタと、 上記第１入力端子に対し差動入力端子となる第２入力端
子にベースが接続され、上記電源にコレクタが接続さ
れ、エミッタが第２出力端子に接続される第２トランジ
スタと、 上記第１トランジスタのエミッタにコレクタが接続さ
れ、アースにエミッタが接続される第３トランジスタ
と、 上記第２トランジスタのエミッタにコレクタが接続さ
れ、アースにエミッタが接続される第４トランジスタと
を備え、 上記第３トランジスタでは、そのベースに第１抵抗を介
してバイアス回路を接続すると共に、第１コンデンサを
介して上記第２入力端子を接続し、 上記第４トランジスタでは、そのベースに第２抵抗を介
して上記バイアス回路を接続すると共に、第２コンデン
サを介して上記第１入力端子を接続してなる高周波アン
プ回路。 - 【請求項２】 第１入力端子にベースが接続され、電源
にコレクタが接続され、エミッタが第１出力端子に接続
される第１トランジスタと、 上記第１入力端子に対し差動入力端子となる第２入力端
子にベースが接続され、上記電源にコレクタが接続さ
れ、エミッタが第２出力端子に接続される第２トランジ
スタと、 上記第１トランジスタのエミッタにコレクタが接続され
る第３トランジスタと、 上記第２トランジスタのエミッタにコレクタが接続され
る第４トランジスタとを備え、 上記第３トランジスタでは、そのベースに第１インダク
タを介してバイアス回路を接続すると共に、第１コンデ
ンサを介して上記第２入力端子を接続し、エミッタとア
ースとの間に第３抵抗又はインピーダンス素子を接続
し、 上記第４トランジスタでは、そのベースに第２インダク
タを介して上記バイアス回路を接続すると共に、第２コ
ンデンサを介して上記第１入力端子を接続し、エミッタ
とアースとの間に第４抵抗又はインピーダンス素子を接
続してなる高周波アンプ回路。 - 【請求項３】 上記第１トランジスタ及び第２トランジ
スタに対しカレントミラーの構成となる第５トランジス
タを備え、この第５トランジスタのコレクタと上記電源
との間に、定電流源を設けたことを特徴とする上記請求
項１又は２記載の高周波アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093898A JP2003298365A (ja) | 2002-03-29 | 2002-03-29 | 高周波アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002093898A JP2003298365A (ja) | 2002-03-29 | 2002-03-29 | 高周波アンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003298365A true JP2003298365A (ja) | 2003-10-17 |
Family
ID=29386855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002093898A Pending JP2003298365A (ja) | 2002-03-29 | 2002-03-29 | 高周波アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003298365A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006094184A (ja) * | 2004-09-24 | 2006-04-06 | Mitsubishi Electric Corp | 高周波増幅装置 |
| CN103503310A (zh) * | 2011-04-21 | 2014-01-08 | 亚琛工业大学 | 高频信号线性放大器 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567933A (ja) * | 1991-09-06 | 1993-03-19 | Toshiba Corp | レベルシフト回路 |
| JPH0595234A (ja) * | 1991-10-01 | 1993-04-16 | Hitachi Ltd | 帯域補償回路 |
| JPH06334448A (ja) * | 1993-03-22 | 1994-12-02 | Toshiba Corp | ソースフォロワ回路 |
| JPH0722870A (ja) * | 1993-02-17 | 1995-01-24 | Plessey Semiconductors Ltd | 集積回路増幅装置 |
| JPH07240673A (ja) * | 1994-02-28 | 1995-09-12 | Fujitsu Ltd | 監視制御信号検出回路 |
| JPH0837432A (ja) * | 1994-07-26 | 1996-02-06 | Toshiba Corp | 半導体装置 |
| JPH08256024A (ja) * | 1995-01-18 | 1996-10-01 | Sony Corp | 増幅回路、陰極線管駆動装置および表示装置 |
| JPH098565A (ja) * | 1995-06-22 | 1997-01-10 | Mitsubishi Electric Corp | 広帯域増幅器 |
| JPH09260974A (ja) * | 1996-03-26 | 1997-10-03 | Mitsumi Electric Co Ltd | 増幅回路 |
| JP2000261262A (ja) * | 1999-03-10 | 2000-09-22 | Yrp Kokino Idotai Tsushin Kenkyusho:Kk | 線形増幅回路 |
| JP2000323941A (ja) * | 1999-05-13 | 2000-11-24 | New Japan Radio Co Ltd | 低歪み増幅回路 |
| JP2001257578A (ja) * | 2000-03-09 | 2001-09-21 | Nec Corp | ドライバ回路 |
| JP2002043852A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 半導体集積回路 |
| WO2002045254A1 (fr) * | 2000-12-01 | 2002-06-06 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute-frequence et melangeur haute frequence |
-
2002
- 2002-03-29 JP JP2002093898A patent/JP2003298365A/ja active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567933A (ja) * | 1991-09-06 | 1993-03-19 | Toshiba Corp | レベルシフト回路 |
| JPH0595234A (ja) * | 1991-10-01 | 1993-04-16 | Hitachi Ltd | 帯域補償回路 |
| JPH0722870A (ja) * | 1993-02-17 | 1995-01-24 | Plessey Semiconductors Ltd | 集積回路増幅装置 |
| JPH06334448A (ja) * | 1993-03-22 | 1994-12-02 | Toshiba Corp | ソースフォロワ回路 |
| JPH07240673A (ja) * | 1994-02-28 | 1995-09-12 | Fujitsu Ltd | 監視制御信号検出回路 |
| JPH0837432A (ja) * | 1994-07-26 | 1996-02-06 | Toshiba Corp | 半導体装置 |
| JPH08256024A (ja) * | 1995-01-18 | 1996-10-01 | Sony Corp | 増幅回路、陰極線管駆動装置および表示装置 |
| JPH098565A (ja) * | 1995-06-22 | 1997-01-10 | Mitsubishi Electric Corp | 広帯域増幅器 |
| JPH09260974A (ja) * | 1996-03-26 | 1997-10-03 | Mitsumi Electric Co Ltd | 増幅回路 |
| JP2000261262A (ja) * | 1999-03-10 | 2000-09-22 | Yrp Kokino Idotai Tsushin Kenkyusho:Kk | 線形増幅回路 |
| JP2000323941A (ja) * | 1999-05-13 | 2000-11-24 | New Japan Radio Co Ltd | 低歪み増幅回路 |
| JP2001257578A (ja) * | 2000-03-09 | 2001-09-21 | Nec Corp | ドライバ回路 |
| JP2002043852A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 半導体集積回路 |
| WO2002045254A1 (fr) * | 2000-12-01 | 2002-06-06 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute-frequence et melangeur haute frequence |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006094184A (ja) * | 2004-09-24 | 2006-04-06 | Mitsubishi Electric Corp | 高周波増幅装置 |
| JP4672320B2 (ja) * | 2004-09-24 | 2011-04-20 | 三菱電機株式会社 | 高周波増幅装置 |
| CN103503310A (zh) * | 2011-04-21 | 2014-01-08 | 亚琛工业大学 | 高频信号线性放大器 |
| JP2014512151A (ja) * | 2011-04-21 | 2014-05-19 | アフメド アレフ， | 高周波信号用線形増幅器配列 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3986780B2 (ja) | 相補型プッシュプル増幅器 | |
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| EP1444777B1 (en) | A power amplifier module with distortion compensation | |
| JP4168327B2 (ja) | ダイナミックバイアス法を採用した線形ｃ級増幅器 | |
| JPS6156642B2 (ja) | ||
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| WO2002051001A3 (en) | A bias circuit for a low voltage differential circuit | |
| JP2003298365A (ja) | 高周波アンプ回路 | |
| US4823094A (en) | Dual-band high-fidelity amplifier | |
| TW498607B (en) | Circuit for RF buffer and method of operation | |
| JPS59207712A (ja) | 増幅器 | |
| US6958650B1 (en) | Push-pull buffer/amplifier | |
| KR100249497B1 (ko) | 저잡음 및 고증폭을 위한 능동 발룬 회로 | |
| JP2765257B2 (ja) | 増幅回路 | |
| JP2005303823A (ja) | 増幅回路 | |
| CN100542016C (zh) | 用于放大双极性信号的电子电路 | |
| JP2665072B2 (ja) | 増幅回路 | |
| KR101045541B1 (ko) | 전류 미러링을 이용한 믹서 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPH1032437A (ja) | 電力増幅器 | |
| JPS6259926B2 (ja) | ||
| JPH0746060A (ja) | 演算増幅器 | |
| JPH04119005A (ja) | 演算増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |