JPH098565A - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JPH098565A JPH098565A JP7155951A JP15595195A JPH098565A JP H098565 A JPH098565 A JP H098565A JP 7155951 A JP7155951 A JP 7155951A JP 15595195 A JP15595195 A JP 15595195A JP H098565 A JPH098565 A JP H098565A
- Authority
- JP
- Japan
- Prior art keywords
- source
- source follower
- circuit
- fet
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45656—Indexing scheme relating to differential amplifiers the LC comprising one diode of a current mirror, i.e. forming an asymmetrical load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 良好な広帯域特性を有しかつ、消費電力を節
減することができるプッシュプルの構成を活かして、そ
の高速スイッチング特性をさらに向上し、また、上記プ
ッシュプルの構成によらない回路構成においても消費電
力を節減するとともに、良好な広帯域特性と良好な高速
スイッチング特性を有する広帯域増幅器を提供する 【構成】 本発明の広帯域増幅器は、両相信号を入力と
する一対のソースフォロアＦＥＴＴｒ４及びＴｒ５と定
電流源ＦＥＴＴｒ６及びＴｒ７とがカップリング容量を
介して一対のプッシュプルを構成し、一対の定電流源Ｆ
ＥＴＴｒ６及びＴｒ７のソース端子を互いに結合し、こ
の結合部を抵抗成分を有するダイオードＤ６を介して電
源ＶＳＳに接続したソースフォロア回路５を有する構成
である。
減することができるプッシュプルの構成を活かして、そ
の高速スイッチング特性をさらに向上し、また、上記プ
ッシュプルの構成によらない回路構成においても消費電
力を節減するとともに、良好な広帯域特性と良好な高速
スイッチング特性を有する広帯域増幅器を提供する 【構成】 本発明の広帯域増幅器は、両相信号を入力と
する一対のソースフォロアＦＥＴＴｒ４及びＴｒ５と定
電流源ＦＥＴＴｒ６及びＴｒ７とがカップリング容量を
介して一対のプッシュプルを構成し、一対の定電流源Ｆ
ＥＴＴｒ６及びＴｒ７のソース端子を互いに結合し、こ
の結合部を抵抗成分を有するダイオードＤ６を介して電
源ＶＳＳに接続したソースフォロア回路５を有する構成
である。
Description
【０００１】
【産業上の利用分野】本発明は、動作周波数が直流から
数十ＧＨｚにおよぶ広範囲にわたって十分な出力特性が
得られる広帯域増幅器に関するものである。
数十ＧＨｚにおよぶ広範囲にわたって十分な出力特性が
得られる広帯域増幅器に関するものである。
【０００２】
【従来の技術】図１２は、従来の両相信号動作の広帯域
増幅器を示す回路図である。図において、１は差動増幅
器、２は差動増幅器１の出力電位を一定のレベルに変化
させるレベルシフト用の第１のソースフォロア回路、３
は第１のソースフォロア回路２に接続されたインピーダ
ンス変換用の第２のソースフォロア回路、ＶＳＳは電
源、ＩＮ１は入力端子、ＩＮ２は反転入力端子、ＯＵＴ
１は出力端子、ＯＵＴ２は反転出力端子である。
増幅器を示す回路図である。図において、１は差動増幅
器、２は差動増幅器１の出力電位を一定のレベルに変化
させるレベルシフト用の第１のソースフォロア回路、３
は第１のソースフォロア回路２に接続されたインピーダ
ンス変換用の第２のソースフォロア回路、ＶＳＳは電
源、ＩＮ１は入力端子、ＩＮ２は反転入力端子、ＯＵＴ
１は出力端子、ＯＵＴ２は反転出力端子である。
【０００３】差動増幅器１において、Ｔｒ１、Ｔｒ２及
びＴｒ３は電界効果トランジスタ（以下、ＦＥＴと称す
る）、Ｒ１及びＲ２は負荷、Ｄ１はレベルシフト用ダイ
オード、また、第１のソースフォロア回路２において、
Ｔｒ４及びＴｒ５はソースフォロアＦＥＴ、ＴＲ６及び
Ｔｒ７は電流源ＦＥＴ、Ｄ２及びＤ３はレベルシフト用
ダイオードで、ソースフォロアＦＥＴＴｒ４の段が処理
する信号に対してソースフォロアＦＥＴＴｒ５の段は反
転信号を処理する。また、第２のソースフォロア回路３
において、Ｄ４及びＤ５はレベルシフト用ダイオード、
Ｔｒ８及びＴｒ９はソースフォロアＦＥＴ、Ｔｒ１０及
びＴｒ１１は電流源ＦＥＴで、ソースフォロアＦＥＴＴ
ｒ８の段が処理する信号に対してソースフォロアＦＥＴ
Ｔｒ９の段は反転信号を処理する。
びＴｒ３は電界効果トランジスタ（以下、ＦＥＴと称す
る）、Ｒ１及びＲ２は負荷、Ｄ１はレベルシフト用ダイ
オード、また、第１のソースフォロア回路２において、
Ｔｒ４及びＴｒ５はソースフォロアＦＥＴ、ＴＲ６及び
Ｔｒ７は電流源ＦＥＴ、Ｄ２及びＤ３はレベルシフト用
ダイオードで、ソースフォロアＦＥＴＴｒ４の段が処理
する信号に対してソースフォロアＦＥＴＴｒ５の段は反
転信号を処理する。また、第２のソースフォロア回路３
において、Ｄ４及びＤ５はレベルシフト用ダイオード、
Ｔｒ８及びＴｒ９はソースフォロアＦＥＴ、Ｔｒ１０及
びＴｒ１１は電流源ＦＥＴで、ソースフォロアＦＥＴＴ
ｒ８の段が処理する信号に対してソースフォロアＦＥＴ
Ｔｒ９の段は反転信号を処理する。
【０００４】上記構成になる広帯域増幅器は、差動増幅
器１において、ＦＥＴＴｒ３に流れる電流をＩC、負荷
Ｒ１及びＲ２の大きさをＲLとすると、入力端子ＩＮ１
にＨｉｇｈレベルの信号、反転入力端子ＩＮ２にＬｏｗ
レベルの信号が入力されたとき、ＦＥＴＴｒ１はスイッ
チがＯＮでＦＥＴＴｒ２はスイッがＯＦＦとなるので、
電流ＩCはＦＥＴＴｒ１を流れる。逆に、入力端子ＩＮ
１にＬｏｗレベル、反転入力端子ＩＮ２にＨｉｇｈレベ
ルの信号が入力されると、ＦＥＴＴｒ１はスイッチがＯ
ＦＦでＦＥＴＴｒ２はスイッがＯＮとなるので、電流Ｉ
CはＦＥＴＴｒ２を流れる。ＦＥＴＴｒ１及びＦＥＴＴ
ｒ２のドレイン端子から出力された後、第１のソースフ
ォロア回路２に入力される信号の振幅△Ｖは、△Ｖ＝Ｒ
L×ＩCとなる。
器１において、ＦＥＴＴｒ３に流れる電流をＩC、負荷
Ｒ１及びＲ２の大きさをＲLとすると、入力端子ＩＮ１
にＨｉｇｈレベルの信号、反転入力端子ＩＮ２にＬｏｗ
レベルの信号が入力されたとき、ＦＥＴＴｒ１はスイッ
チがＯＮでＦＥＴＴｒ２はスイッがＯＦＦとなるので、
電流ＩCはＦＥＴＴｒ１を流れる。逆に、入力端子ＩＮ
１にＬｏｗレベル、反転入力端子ＩＮ２にＨｉｇｈレベ
ルの信号が入力されると、ＦＥＴＴｒ１はスイッチがＯ
ＦＦでＦＥＴＴｒ２はスイッがＯＮとなるので、電流Ｉ
CはＦＥＴＴｒ２を流れる。ＦＥＴＴｒ１及びＦＥＴＴ
ｒ２のドレイン端子から出力された後、第１のソースフ
ォロア回路２に入力される信号の振幅△Ｖは、△Ｖ＝Ｒ
L×ＩCとなる。
【０００５】第１のソースフォロア回路２は、差動増幅
器１においてレベルシフトされた信号を広帯域増幅器に
必要される出力レベルまで、レベルシフトダイオードに
よって直流レベルシフトを行う回路である。
器１においてレベルシフトされた信号を広帯域増幅器に
必要される出力レベルまで、レベルシフトダイオードに
よって直流レベルシフトを行う回路である。
【０００６】図１３（ａ）は、第１のソースフォロア回
路２において、ソースフォロアＦＥＴＴｒ４のゲート電
圧がＨｉｇｈレベルになった瞬間を示す。差動増幅器１
の出力からＨｉｇｈレベルが入力された瞬間、ソースフ
ォロアＦＥＴＴｒ４のゲート・ソース間の電圧が増加
（△ＶH）するのを受けて、ドレイン電流が増加（△Ｉ
D1）する。電流源Ｔｒ６の内部抵抗（ソース・ドレイン
間抵抗ＲDS）が十分大きい場合、ドレイン電流△ＩD1は
第２のソースフォロア回路３のソースフォロアＦＥＴＴ
ｒ８のゲート端子へと流れ込み、ソースフォロアＦＥＴ
Ｔｒ８の入力容量Ｃt（ゲート・ソース間容量ＣGS＋ゲ
ート・ドレイン間容量ＣGD）に電荷を蓄積する。一般的
に、容量Ｃの端子間の電圧Ｖは、そこに流れ込む電流を
ｉとすると、Ｖ＝（１／Ｃ）∫ｉｄｔとなり、電流を時
間で積分した形になる。従って、時間経過にともない、
ソースフォロアＦＥＴＴｒ８のゲート電圧、いいかえれ
ばソースフォロアＦＥＴＴｒ４のソース電圧が上昇し△
ＶHだけ変化すると、ソースフォロアＦＥＴＴｒ４のゲ
ート・ソース間電圧が△ＶHだけ減少し、注入電流△Ｉ
D1はゼロとなる。
路２において、ソースフォロアＦＥＴＴｒ４のゲート電
圧がＨｉｇｈレベルになった瞬間を示す。差動増幅器１
の出力からＨｉｇｈレベルが入力された瞬間、ソースフ
ォロアＦＥＴＴｒ４のゲート・ソース間の電圧が増加
（△ＶH）するのを受けて、ドレイン電流が増加（△Ｉ
D1）する。電流源Ｔｒ６の内部抵抗（ソース・ドレイン
間抵抗ＲDS）が十分大きい場合、ドレイン電流△ＩD1は
第２のソースフォロア回路３のソースフォロアＦＥＴＴ
ｒ８のゲート端子へと流れ込み、ソースフォロアＦＥＴ
Ｔｒ８の入力容量Ｃt（ゲート・ソース間容量ＣGS＋ゲ
ート・ドレイン間容量ＣGD）に電荷を蓄積する。一般的
に、容量Ｃの端子間の電圧Ｖは、そこに流れ込む電流を
ｉとすると、Ｖ＝（１／Ｃ）∫ｉｄｔとなり、電流を時
間で積分した形になる。従って、時間経過にともない、
ソースフォロアＦＥＴＴｒ８のゲート電圧、いいかえれ
ばソースフォロアＦＥＴＴｒ４のソース電圧が上昇し△
ＶHだけ変化すると、ソースフォロアＦＥＴＴｒ４のゲ
ート・ソース間電圧が△ＶHだけ減少し、注入電流△Ｉ
D1はゼロとなる。
【０００７】この時、ソースフォロアＦＥＴＴｒ８のゲ
ート電圧をＬｏｗレベルからＨｉｇｈレベルに高速でス
イッチングする（立ち上がり時間ｔｒを小さくする）た
めには、ソースフォロアＦＥＴＴｒ４から流し込む電流
△ＩD1を増加させる必要がある。電流△ＩD1の増加はＦ
ＥＴＴｒ４のサイズを大きくすることによって実現でき
るが、あまりサイズを大きくすると前段の差動増幅器１
の出力に対する負荷（ソースフォロアＦＥＴＴｒ４の入
力容量Ｃt）が大きくなるので、差動増幅器１のスイッ
チング動作を劣化させることになる。図１２に示した広
帯域増幅器においては、ソースフォロア回路を２段に接
続し、第１のソースフォロア回路２から第２のソースフ
ォロア回路３へソースフォロアＦＥＴのサイズを徐々に
大きくすることによって、差動増幅器１の出力に対する
負荷を軽減している。非常に高速な回路では、２段以上
接続することもある。
ート電圧をＬｏｗレベルからＨｉｇｈレベルに高速でス
イッチングする（立ち上がり時間ｔｒを小さくする）た
めには、ソースフォロアＦＥＴＴｒ４から流し込む電流
△ＩD1を増加させる必要がある。電流△ＩD1の増加はＦ
ＥＴＴｒ４のサイズを大きくすることによって実現でき
るが、あまりサイズを大きくすると前段の差動増幅器１
の出力に対する負荷（ソースフォロアＦＥＴＴｒ４の入
力容量Ｃt）が大きくなるので、差動増幅器１のスイッ
チング動作を劣化させることになる。図１２に示した広
帯域増幅器においては、ソースフォロア回路を２段に接
続し、第１のソースフォロア回路２から第２のソースフ
ォロア回路３へソースフォロアＦＥＴのサイズを徐々に
大きくすることによって、差動増幅器１の出力に対する
負荷を軽減している。非常に高速な回路では、２段以上
接続することもある。
【０００８】図１３（ｂ）は、第１のソースフォロア回
路２において、ソースフォロアＦＥＴＴｒ４のゲート電
圧がＬｏｗレベルになった瞬間を示す。差動増幅器１の
出力からＬｏｗレベルが入力された瞬間、ソースフォロ
アＦＥＴＴｒ４のゲート・ソース間電圧が△ＶL減少す
るのを受けて、ドレイン電流が減少（△ＩD2）し、内部
抵抗が増加する。電流源ＦＥＴＴｒ６には一定の電流が
流れているので、ソースフォロアＦＥＴＴｒ４のソース
電位は△ＶL降下しようとし、ソースフォロアＦＥＴＴ
ｒ８の入力容量Ｃtに蓄積された電荷が放出され、放電
電流は電流源ＦＥＴＴｒ６のドレイン電流として流れ
る。ソースフォロアＦＥＴＴｒ８のゲート電圧をＨｉｇ
ｈレベルからＬｏｗレベルに高速でスイッチングする
（立ち下がり時間ｔｆを小さくする）ためには、電流源
ＦＥＴＴｒ６のドレイン電流を増加させる必要があり、
この結果、回路全体の消費電力が増大する。
路２において、ソースフォロアＦＥＴＴｒ４のゲート電
圧がＬｏｗレベルになった瞬間を示す。差動増幅器１の
出力からＬｏｗレベルが入力された瞬間、ソースフォロ
アＦＥＴＴｒ４のゲート・ソース間電圧が△ＶL減少す
るのを受けて、ドレイン電流が減少（△ＩD2）し、内部
抵抗が増加する。電流源ＦＥＴＴｒ６には一定の電流が
流れているので、ソースフォロアＦＥＴＴｒ４のソース
電位は△ＶL降下しようとし、ソースフォロアＦＥＴＴ
ｒ８の入力容量Ｃtに蓄積された電荷が放出され、放電
電流は電流源ＦＥＴＴｒ６のドレイン電流として流れ
る。ソースフォロアＦＥＴＴｒ８のゲート電圧をＨｉｇ
ｈレベルからＬｏｗレベルに高速でスイッチングする
（立ち下がり時間ｔｆを小さくする）ためには、電流源
ＦＥＴＴｒ６のドレイン電流を増加させる必要があり、
この結果、回路全体の消費電力が増大する。
【０００９】第２のソースフォロア回路３においても、
動作原理は第１のソースフォロア回路２と同様である。
動作原理は第１のソースフォロア回路２と同様である。
【００１０】以上に述べたようなソースフォロア回路を
有する広帯域増幅器において、ソースフォロア回路の段
数を増やすと、高速スイッチング特性は向上する。しか
し、ソースフォロア回路の段数を増やすとともに帯域特
性が劣化するという問題があった。
有する広帯域増幅器において、ソースフォロア回路の段
数を増やすと、高速スイッチング特性は向上する。しか
し、ソースフォロア回路の段数を増やすとともに帯域特
性が劣化するという問題があった。
【００１１】上記のような問題を解決するため、ソース
フォロア回路にプッシュプルを用いるものがある。図１
４はプッシュプルを用いた従来例を示す回路図で、Ｔｏ
ｓｉｋｉ Ｓｅｓｉｔａ ｅｔ ａｌ．，‘２０ＧＨｚ
８ｂ Ｍｕｌｔｉｐｌｅｘｅｒ Ｉｍｐｌｅｍｅｎｔ
ｅｄ ｗｉｔｈ ０．５ ｍ ＷＮｘ／Ｗ―ＧａｔｅＧ
ａＡｓ ＭＥＳＦＥＴｓ’，ＩＥＥＥ ＩＳＳＣＣ Ｄ
ｉｇｅｓｔ ｏｆＴｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ．
ｐｐ．１７２―１７３，Ｆｅｂ．１９９４に記載された
ものである。
フォロア回路にプッシュプルを用いるものがある。図１
４はプッシュプルを用いた従来例を示す回路図で、Ｔｏ
ｓｉｋｉ Ｓｅｓｉｔａ ｅｔ ａｌ．，‘２０ＧＨｚ
８ｂ Ｍｕｌｔｉｐｌｅｘｅｒ Ｉｍｐｌｅｍｅｎｔ
ｅｄ ｗｉｔｈ ０．５ ｍ ＷＮｘ／Ｗ―ＧａｔｅＧ
ａＡｓ ＭＥＳＦＥＴｓ’，ＩＥＥＥ ＩＳＳＣＣ Ｄ
ｉｇｅｓｔ ｏｆＴｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ．
ｐｐ．１７２―１７３，Ｆｅｂ．１９９４に記載された
ものである。
【００１２】図１４において、図１２と同一符号は同一
部分または相当部分を示す。差動増幅器１においては、
図１２に示したレベルシフト用ダイオードＤ１に代えて
レベルシフト用抵抗Ｒ４を使用している。また、ソース
フォロア回路４においては、電流源ＦＥＴＴｒ６及びＴ
Ｒ７、ソースフォロアＦＥＴＴｒ４及びＴｒ５並びにダ
イオードＤ２及びＤ３は図１２に示した第１のソースフ
ォロア回路２と同じで、電流源ＦＥＴＴｒ６及びＴＲ７
のゲート電圧が、グランド―電源ＶSS間に直列に接続さ
れた抵抗Ｒ５とＲ６及び抵抗Ｒ７とＲ８で構成されるバ
イアス回路により与えられ、ソース電圧がダイオードＤ
４及びＤ５を介して与えられる。また、ソースフォロア
ＦＥＴＴｒ４のソースのノードＮＤ１と反転信号を処理
する段の電流源ＦＥＴＴｒ７のゲート端子のノードＮＤ
４とがコンデンサＣ２を介して接続され、ソースフォロ
アＦＥＴＴｒ５のソースのノードＮＤ２と反転信号を処
理する段の電流源ＦＥＴＴｒ６のゲート端子のノードＮ
Ｄ３とがコンデンサＣ１を介して接続される。
部分または相当部分を示す。差動増幅器１においては、
図１２に示したレベルシフト用ダイオードＤ１に代えて
レベルシフト用抵抗Ｒ４を使用している。また、ソース
フォロア回路４においては、電流源ＦＥＴＴｒ６及びＴ
Ｒ７、ソースフォロアＦＥＴＴｒ４及びＴｒ５並びにダ
イオードＤ２及びＤ３は図１２に示した第１のソースフ
ォロア回路２と同じで、電流源ＦＥＴＴｒ６及びＴＲ７
のゲート電圧が、グランド―電源ＶSS間に直列に接続さ
れた抵抗Ｒ５とＲ６及び抵抗Ｒ７とＲ８で構成されるバ
イアス回路により与えられ、ソース電圧がダイオードＤ
４及びＤ５を介して与えられる。また、ソースフォロア
ＦＥＴＴｒ４のソースのノードＮＤ１と反転信号を処理
する段の電流源ＦＥＴＴｒ７のゲート端子のノードＮＤ
４とがコンデンサＣ２を介して接続され、ソースフォロ
アＦＥＴＴｒ５のソースのノードＮＤ２と反転信号を処
理する段の電流源ＦＥＴＴｒ６のゲート端子のノードＮ
Ｄ３とがコンデンサＣ１を介して接続される。
【００１３】上記プッシュプルの構成によれば、ソース
フォロア回路４にＬｏｗレベルの信号が入力されたと
き、電流源ＦＥＴＴｒ６は反転信号が入力されＯＮされ
て電流が増加するので、次段の回路の入力容量に蓄積さ
れた電荷を引き込みやすくなり、信号の立ち下がり時間
ｔｆが短縮でき、逆に、ソースフォロア回路４にＨｉｇ
ｈレベルの信号が入力されたとき、電流源ＦＥＴＴｒ６
はＯＦＦされて、電流源ＦＥＴＴｒ６に流れ込む電流が
減少し、その減少しただけの電流を次段の入力容量に流
し込むことができるので、信号の立ち上がり時間ｔｒを
短縮することができる。また、電流源ＦＥＴＴｒ６及び
Ｔｒ７のＯＮ，ＯＦＦによって駆動電流を制御するの
で、バイアス回路の消費電力をほとんど増加せずに高速
スイッチング特性を向上することができる。さらに、カ
ップリング容量Ｃ１及びＣ２の周波数特性によってソー
スフォロア回路４の周波数特性は広帯域になるので、広
帯域増幅器全体の特性が広帯域になる。
フォロア回路４にＬｏｗレベルの信号が入力されたと
き、電流源ＦＥＴＴｒ６は反転信号が入力されＯＮされ
て電流が増加するので、次段の回路の入力容量に蓄積さ
れた電荷を引き込みやすくなり、信号の立ち下がり時間
ｔｆが短縮でき、逆に、ソースフォロア回路４にＨｉｇ
ｈレベルの信号が入力されたとき、電流源ＦＥＴＴｒ６
はＯＦＦされて、電流源ＦＥＴＴｒ６に流れ込む電流が
減少し、その減少しただけの電流を次段の入力容量に流
し込むことができるので、信号の立ち上がり時間ｔｒを
短縮することができる。また、電流源ＦＥＴＴｒ６及び
Ｔｒ７のＯＮ，ＯＦＦによって駆動電流を制御するの
で、バイアス回路の消費電力をほとんど増加せずに高速
スイッチング特性を向上することができる。さらに、カ
ップリング容量Ｃ１及びＣ２の周波数特性によってソー
スフォロア回路４の周波数特性は広帯域になるので、広
帯域増幅器全体の特性が広帯域になる。
【００１４】しかし、従来のプッシュプルをソースフォ
ロア回路４に用いた広帯域増幅器では、電流源ＦＥＴＴ
ｒ６及びＴｒ７をＯＦＦする際にゲート電位がソース電
位より低くなるようにするため、電流源ＦＥＴＴｒ６及
びＴｒ７のソース端子に各々１個のダイオードＤ４及び
Ｄ５を接続して電位を与えていたために、ダイオードＤ
４及びＤ５の内部抵抗によって負帰還がかかり、電流源
ＦＥＴＴｒ６及びＴｒ７のスイッチング特性を劣化さ
せ、この劣化がソースフォロア回路４の高速スイッチン
グ特性を劣化させるという問題があった。。
ロア回路４に用いた広帯域増幅器では、電流源ＦＥＴＴ
ｒ６及びＴｒ７をＯＦＦする際にゲート電位がソース電
位より低くなるようにするため、電流源ＦＥＴＴｒ６及
びＴｒ７のソース端子に各々１個のダイオードＤ４及び
Ｄ５を接続して電位を与えていたために、ダイオードＤ
４及びＤ５の内部抵抗によって負帰還がかかり、電流源
ＦＥＴＴｒ６及びＴｒ７のスイッチング特性を劣化さ
せ、この劣化がソースフォロア回路４の高速スイッチン
グ特性を劣化させるという問題があった。。
【００１５】
【発明が解決しようとする課題】本発明は、良好な広帯
域特性を有しかつ、消費電力を節減することができるプ
ッシュプルの構成を活かして、その高速スイッチング特
性をさらに向上し、また、上記プッシュプルの構成によ
らない回路構成においても消費電力を節減するととも
に、良好な広帯域特性と良好な高速スイッチング特性を
有する広帯域増幅器を提供するものである。
域特性を有しかつ、消費電力を節減することができるプ
ッシュプルの構成を活かして、その高速スイッチング特
性をさらに向上し、また、上記プッシュプルの構成によ
らない回路構成においても消費電力を節減するととも
に、良好な広帯域特性と良好な高速スイッチング特性を
有する広帯域増幅器を提供するものである。
【００１６】
【課題を解決するための手段】請求項１に係る発明は、
両相信号を入力とする少なくとも一対のソースフォロア
ＦＥＴと電流源ＦＥＴとがカップリング容量を介して一
対のプッシュプルを構成し、上記一対の電流源ＦＥＴの
ソース端子を互いに結合し、この結合部を抵抗成分を有
する素子を介して電源に接続したソースフォロア回路を
有する広帯域増幅器である。
両相信号を入力とする少なくとも一対のソースフォロア
ＦＥＴと電流源ＦＥＴとがカップリング容量を介して一
対のプッシュプルを構成し、上記一対の電流源ＦＥＴの
ソース端子を互いに結合し、この結合部を抵抗成分を有
する素子を介して電源に接続したソースフォロア回路を
有する広帯域増幅器である。
【００１７】請求項２に係る発明は、請求項１記載の広
帯域増幅器において、素子がダイオードであるものであ
る。
帯域増幅器において、素子がダイオードであるものであ
る。
【００１８】請求項３に係る発明は、請求項１記載の広
帯域増幅器において、素子が抵抗であるものである。
帯域増幅器において、素子が抵抗であるものである。
【００１９】請求項４に係る発明は、両相信号を入力と
する少なくとも一対のソースフォロアＦＥＴと電流源Ｆ
ＥＴとがカップリング容量を介して一対のプッシュプル
を構成し、上記一対の電流源ＦＥＴのソース端子それぞ
れを抵抗を介して電源に接続し、上記抵抗に並列にバイ
パス容量を接続したソースフォロア回路を有する広帯域
増幅器である。
する少なくとも一対のソースフォロアＦＥＴと電流源Ｆ
ＥＴとがカップリング容量を介して一対のプッシュプル
を構成し、上記一対の電流源ＦＥＴのソース端子それぞ
れを抵抗を介して電源に接続し、上記抵抗に並列にバイ
パス容量を接続したソースフォロア回路を有する広帯域
増幅器である。
【００２０】請求項５に係る発明は、請求項４記載の広
帯域増幅器において、バイパス容量がコンデンサである
ものである。
帯域増幅器において、バイパス容量がコンデンサである
ものである。
【００２１】請求項６に係る発明は、請求項４記載の広
帯域増幅器において、バイパス容量が逆バイアスされた
ダイオードであるものである。
帯域増幅器において、バイパス容量が逆バイアスされた
ダイオードであるものである。
【００２２】請求項７に係る発明は、両相信号を入力と
する少なくとも一対のソースフォロアＦＥＴと電流源Ｆ
ＥＴとを有するソースフォロア回路を直列に複数段備
え、前段のソースフォロア回路の出力端子と次段のソー
スフォロア回路の入力端子との間に直列に接続され、こ
の次段のソースフォロア回路と直列共振するインダクタ
からなるピーキング回路を有する広帯域増幅器である。
する少なくとも一対のソースフォロアＦＥＴと電流源Ｆ
ＥＴとを有するソースフォロア回路を直列に複数段備
え、前段のソースフォロア回路の出力端子と次段のソー
スフォロア回路の入力端子との間に直列に接続され、こ
の次段のソースフォロア回路と直列共振するインダクタ
からなるピーキング回路を有する広帯域増幅器である。
【００２３】請求項８に係る発明は、請求項７記載の広
帯域増幅器において、ピーキング回路を２つ以上有し、
１つのピーキング回路の共振周波数が少なくとも他の１
つのピーキング回路の共振周波数と異なるものである。
帯域増幅器において、ピーキング回路を２つ以上有し、
１つのピーキング回路の共振周波数が少なくとも他の１
つのピーキング回路の共振周波数と異なるものである。
【００２４】請求項９に係る発明は、両相信号を入力と
する少なくとも一対のソースフォロアＦＥＴと電流源Ｆ
ＥＴとを有するソースフォロア回路を備え、上記電流源
ＦＥＴをこの電流源ＦＥＴと並列に容量を接続したリア
クタンス回路で構成した広帯域増幅器である。
する少なくとも一対のソースフォロアＦＥＴと電流源Ｆ
ＥＴとを有するソースフォロア回路を備え、上記電流源
ＦＥＴをこの電流源ＦＥＴと並列に容量を接続したリア
クタンス回路で構成した広帯域増幅器である。
【００２５】請求項１０に係る発明は、請求項９記載の
広帯域増幅器において、一対のソースフォロアＦＥＴと
電流源ＦＥＴとがカップリング容量を介して一対のプッ
シュプルを構成しているものである。
広帯域増幅器において、一対のソースフォロアＦＥＴと
電流源ＦＥＴとがカップリング容量を介して一対のプッ
シュプルを構成しているものである。
【００２６】請求項１１に係る発明は、請求項１０記載
の広帯域増幅器において、一電流源ＦＥＴのソース端子
と容量がダイオードを介して電源に接続されているもの
である。
の広帯域増幅器において、一電流源ＦＥＴのソース端子
と容量がダイオードを介して電源に接続されているもの
である。
【００２７】請求項１２に係る発明は、請求項１０記載
の広帯域増幅器において、電流源ＦＥＴのソース端子と
容量が抵抗を介して電源に接続されているものである。
の広帯域増幅器において、電流源ＦＥＴのソース端子と
容量が抵抗を介して電源に接続されているものである。
【００２８】請求項１３に係る発明は、請求項２、３、
５、６または１０のいずれかに記載の広帯域増幅器にお
いて、カップリング容量がコンデンサであるものであ
る。
５、６または１０のいずれかに記載の広帯域増幅器にお
いて、カップリング容量がコンデンサであるものであ
る。
【００２９】請求項１４に係る発明は、請求項２、３、
５、６または１０のいずれかに記載の広帯域増幅器にお
いて、カップリング容量が逆バイアスされたダイオード
であるものである。
５、６または１０のいずれかに記載の広帯域増幅器にお
いて、カップリング容量が逆バイアスされたダイオード
であるものである。
【００３０】
【作用】請求項１、２、３、１３及び１４に係る発明に
よれば、一対の定電流電源ＦＥＴのソース端子には常に
反転した信号が現れるため、一対の電流源ＦＥＴのソー
ス端子を結合することによって、この結合部が仮想接地
となって信号が相殺されるので、電流源ＦＥＴへの負帰
還がなくなり、一対の電流源ＦＥＴのスイッチング特性
が向上するので、広帯域増幅器の高速スイッチング特性
が向上する。また、カップリング容量にはコンデンサま
たは逆バイアスされたダイオードを使用することができ
る。
よれば、一対の定電流電源ＦＥＴのソース端子には常に
反転した信号が現れるため、一対の電流源ＦＥＴのソー
ス端子を結合することによって、この結合部が仮想接地
となって信号が相殺されるので、電流源ＦＥＴへの負帰
還がなくなり、一対の電流源ＦＥＴのスイッチング特性
が向上するので、広帯域増幅器の高速スイッチング特性
が向上する。また、カップリング容量にはコンデンサま
たは逆バイアスされたダイオードを使用することができ
る。
【００３１】請求項４、５、６、１３及び１４に係る発
明によれば、抵抗Ｒとバイパス容量を用いた直列帰還は
高域補償回路として有効であり、上記直列帰還を電流源
ＦＥＴそれぞれに施すことによって、電流源ＦＥＴのバ
イアス電流を増加させることなく、電流源ＦＥＴの電流
の変化量のみを大きくすることができる。また、高域遮
断周波数の付近でバイパス容量が抵抗を短絡して負帰還
量を減少させ、利得を高めるような値にすることによ
り、ソースフォロア回路の帯域が広帯域になり、広帯域
の増幅器が得られる。また、カップリング容量にはコン
デンサまたは逆バイアスされたダイオードを使用するこ
とができる。
明によれば、抵抗Ｒとバイパス容量を用いた直列帰還は
高域補償回路として有効であり、上記直列帰還を電流源
ＦＥＴそれぞれに施すことによって、電流源ＦＥＴのバ
イアス電流を増加させることなく、電流源ＦＥＴの電流
の変化量のみを大きくすることができる。また、高域遮
断周波数の付近でバイパス容量が抵抗を短絡して負帰還
量を減少させ、利得を高めるような値にすることによ
り、ソースフォロア回路の帯域が広帯域になり、広帯域
の増幅器が得られる。また、カップリング容量にはコン
デンサまたは逆バイアスされたダイオードを使用するこ
とができる。
【００３２】請求項７に係る発明によれば、前段のソー
スフォロア回路の出力端子と次段のソースフォロア回路
の入力端子との間に直列にインダクタからなるピーキン
グ回路を接続することによって、ソースフォロアＦＥＴ
の入力容量と直列共振させ、ソースフォロアＦＥＴの高
周波電流、すなわち次段の広帯域増幅器などの回路の入
力に流れる電流のみを増加し、プッシュプル回路のよう
に電流源ＦＥＴのゲート電位を供給するためのバイアス
回路を必要としないので、消費電力の増加を伴うことな
く駆動能力が向上する。また、ピーキング回路のインダ
クタを変化させることによって、共振周波数を種々変更
することができる。
スフォロア回路の出力端子と次段のソースフォロア回路
の入力端子との間に直列にインダクタからなるピーキン
グ回路を接続することによって、ソースフォロアＦＥＴ
の入力容量と直列共振させ、ソースフォロアＦＥＴの高
周波電流、すなわち次段の広帯域増幅器などの回路の入
力に流れる電流のみを増加し、プッシュプル回路のよう
に電流源ＦＥＴのゲート電位を供給するためのバイアス
回路を必要としないので、消費電力の増加を伴うことな
く駆動能力が向上する。また、ピーキング回路のインダ
クタを変化させることによって、共振周波数を種々変更
することができる。
【００３３】請求項８に係る発明によれば、１つのピー
キング回路の共振周波数が少なくとも他の１つのピーキ
ング回路の共振周波数と異なるものとすることによっ
て、異なる共振周波数間で周波数特性はフラットにな
る。各広帯域増幅器の共振周波数をずらすことによっ
て、所望の周波数範囲で電圧利得のフラットな特性を得
ることができる。
キング回路の共振周波数が少なくとも他の１つのピーキ
ング回路の共振周波数と異なるものとすることによっ
て、異なる共振周波数間で周波数特性はフラットにな
る。各広帯域増幅器の共振周波数をずらすことによっ
て、所望の周波数範囲で電圧利得のフラットな特性を得
ることができる。
【００３４】請求項９に係る発明によれば、電流源ＦＥ
Ｔをリアクタンス回路で構成することによって、リアク
タンス回路は等価的にインダクタンスの抵抗値となり、
ある周波数以上に達すると、ソースフォロア回路の出力
端子から電源を見たときのインピーダンスは上記電流源
ＦＥＴのみの内部抵抗に比べて非常に大きくなり、しか
も、電流は上記電流源ＦＥＴで独立に設定することがで
き、リアクタンス回路構成にすることによって、上記ソ
ースフォロア回路における帯域劣化を抑制することがで
きる。
Ｔをリアクタンス回路で構成することによって、リアク
タンス回路は等価的にインダクタンスの抵抗値となり、
ある周波数以上に達すると、ソースフォロア回路の出力
端子から電源を見たときのインピーダンスは上記電流源
ＦＥＴのみの内部抵抗に比べて非常に大きくなり、しか
も、電流は上記電流源ＦＥＴで独立に設定することがで
き、リアクタンス回路構成にすることによって、上記ソ
ースフォロア回路における帯域劣化を抑制することがで
きる。
【００３５】請求項１０、１１、１２、１３及び１４に
係る発明によれば、電流源ＦＥＴのゲート・ソース間電
圧変化に対して、上記電流源ＦＥＴのトランスコンダク
タンスがフラットな特性の領域を使用することによっ
て、リアクタンス回路のインダクタンスは一定になり、
従来のプッシュプルで構成されたソースフォロア回路に
比べて、上記電流源ＦＥＴのドレイン電圧の変動にとも
なうドレイン電流の変化が抑制できるので、スイッチン
グ特性の劣化を改善することができる。また、カップリ
ング容量にはコンデンサまたは逆バイアスされたダイオ
ードを使用することができる。
係る発明によれば、電流源ＦＥＴのゲート・ソース間電
圧変化に対して、上記電流源ＦＥＴのトランスコンダク
タンスがフラットな特性の領域を使用することによっ
て、リアクタンス回路のインダクタンスは一定になり、
従来のプッシュプルで構成されたソースフォロア回路に
比べて、上記電流源ＦＥＴのドレイン電圧の変動にとも
なうドレイン電流の変化が抑制できるので、スイッチン
グ特性の劣化を改善することができる。また、カップリ
ング容量にはコンデンサまたは逆バイアスされたダイオ
ードを使用することができる。
【００３６】
実施例１．図１は、本発明の第１の実施例になる両相信
号動作の広帯域増幅器を示す回路図である。図におい
て、ＶＳＳは電源、ＩＮ１及びＩＮ２はそれぞれ入力端
子及び反転入力端子、ＯＵＴ１及びＯＵＴ２はそれぞれ
出力端子及び反転出力端子、１は差動増幅器、５はソー
スフォロア回路で、ソースフォロア回路５は差動増幅器
１においてレベルシフトされた出力信号を次段の回路が
必要とする入力レベルまで、直流レベルシフトを行う回
路である。
号動作の広帯域増幅器を示す回路図である。図におい
て、ＶＳＳは電源、ＩＮ１及びＩＮ２はそれぞれ入力端
子及び反転入力端子、ＯＵＴ１及びＯＵＴ２はそれぞれ
出力端子及び反転出力端子、１は差動増幅器、５はソー
スフォロア回路で、ソースフォロア回路５は差動増幅器
１においてレベルシフトされた出力信号を次段の回路が
必要とする入力レベルまで、直流レベルシフトを行う回
路である。
【００３７】差動増幅器１は従来の差動増幅器と同じ
で、Ｔｒ１、Ｔｒ２及びＴｒ３はＦＥＴ、Ｒ１及びＲ２
は負荷、Ｄ１はレベルシフト用ダイオード、Ｒ３は抵抗
である。
で、Ｔｒ１、Ｔｒ２及びＴｒ３はＦＥＴ、Ｒ１及びＲ２
は負荷、Ｄ１はレベルシフト用ダイオード、Ｒ３は抵抗
である。
【００３８】ソースフォロア回路５において、ソースフ
ォロアＦＥＴＴｒ４及びＴｒ５、レベルシフト用ダイオ
ードＤ２及びＤ３、電流源ＦＥＴＴｒ６及びＴｒ７、コ
ンデンサＣ１及びＣ２、抵抗Ｒ５、Ｒ６、Ｒ７及びＲ８
は従来と同じで、抵抗Ｒ５とＲ６とで構成されるバイア
ス回路により電流源ＦＥＴＴｒ６にゲート電圧が与えら
れ、抵抗Ｒ７とＲ８とで構成されるバイアス回路により
電流源ＦＥＴＴｒ７のゲート電圧が与えられる。また、
ソースフォロアＦＥＴＴｒ４のソースのノードＮＤ１と
反転信号を処理する段の電流源ＦＥＴＴｒ７のゲート端
子のノードＮＤ４とがコンデンサＣ２を介して接続さ
れ、ソースフォロアＦＥＴＴｒ５のソースのノードＮＤ
２と反転信号を処理する段の電流源ＦＥＴＴｒ６のゲー
ト端子のノードＮＤ３とがコンデンサＣ１を介して接続
される。本発明においては、電流源ＦＥＴＴｒ６及びＴ
ｒ７のソース端子は互いに接続され、電源ＶＳＳに接続
されたダイオードＤ６を介して上記接続部から電流源Ｆ
ＥＴＴｒ６及びＴｒ７にソース電圧が与えられる。
ォロアＦＥＴＴｒ４及びＴｒ５、レベルシフト用ダイオ
ードＤ２及びＤ３、電流源ＦＥＴＴｒ６及びＴｒ７、コ
ンデンサＣ１及びＣ２、抵抗Ｒ５、Ｒ６、Ｒ７及びＲ８
は従来と同じで、抵抗Ｒ５とＲ６とで構成されるバイア
ス回路により電流源ＦＥＴＴｒ６にゲート電圧が与えら
れ、抵抗Ｒ７とＲ８とで構成されるバイアス回路により
電流源ＦＥＴＴｒ７のゲート電圧が与えられる。また、
ソースフォロアＦＥＴＴｒ４のソースのノードＮＤ１と
反転信号を処理する段の電流源ＦＥＴＴｒ７のゲート端
子のノードＮＤ４とがコンデンサＣ２を介して接続さ
れ、ソースフォロアＦＥＴＴｒ５のソースのノードＮＤ
２と反転信号を処理する段の電流源ＦＥＴＴｒ６のゲー
ト端子のノードＮＤ３とがコンデンサＣ１を介して接続
される。本発明においては、電流源ＦＥＴＴｒ６及びＴ
ｒ７のソース端子は互いに接続され、電源ＶＳＳに接続
されたダイオードＤ６を介して上記接続部から電流源Ｆ
ＥＴＴｒ６及びＴｒ７にソース電圧が与えられる。
【００３９】図１に示した構成によれば、定電流電源Ｆ
ＥＴＴｒ６のソース端子と定電流電源ＦＥＴＴｒ７のソ
ース端子には常に反転した信号が現れるため、電流源Ｆ
ＥＴＴｒ６及びＴｒ７のソース端子を接続することによ
って、この接続点が仮想接地となって信号が相殺される
ので、電流源ＦＥＴＴｒ６及びＴｒ７への負帰還がなく
なり、電流源ＦＥＴＴｒ６及びＴｒ７のスイッチング特
性が向上するので、広帯域増幅器の高速スイッチング特
性が向上する。
ＥＴＴｒ６のソース端子と定電流電源ＦＥＴＴｒ７のソ
ース端子には常に反転した信号が現れるため、電流源Ｆ
ＥＴＴｒ６及びＴｒ７のソース端子を接続することによ
って、この接続点が仮想接地となって信号が相殺される
ので、電流源ＦＥＴＴｒ６及びＴｒ７への負帰還がなく
なり、電流源ＦＥＴＴｒ６及びＴｒ７のスイッチング特
性が向上するので、広帯域増幅器の高速スイッチング特
性が向上する。
【００４０】実施例２．図２は第２の実施例を示す回路
図である。図において、図１と同一符号は同一部分また
は相当部分を示す。Ｄ７及びＤ８はダイオードで、図１
のコンデンサＣ１及びＣ２に代えて逆バイアスされたダ
イオードＤ７及びＤ８で構成しても、実施例１と同様
に、広帯域増幅器の高速スイッチング特性が向上する。
図である。図において、図１と同一符号は同一部分また
は相当部分を示す。Ｄ７及びＤ８はダイオードで、図１
のコンデンサＣ１及びＣ２に代えて逆バイアスされたダ
イオードＤ７及びＤ８で構成しても、実施例１と同様
に、広帯域増幅器の高速スイッチング特性が向上する。
【００４１】実施例３．図３は第３の実施例を示す回路
図である。図において、図１と同一符号は同一部分また
は相当部分を示す。Ｒ９は抵抗で、図１のダイオードＤ
６に代えて抵抗Ｒ９で構成しても、実施例１と同様に、
広帯域増幅器の高速スイッチング特性が向上し、さら
に、電流源ＦＥＴＴｒ６及びＴｒ７に与えるソース電圧
が任意に設定できるようになる。
図である。図において、図１と同一符号は同一部分また
は相当部分を示す。Ｒ９は抵抗で、図１のダイオードＤ
６に代えて抵抗Ｒ９で構成しても、実施例１と同様に、
広帯域増幅器の高速スイッチング特性が向上し、さら
に、電流源ＦＥＴＴｒ６及びＴｒ７に与えるソース電圧
が任意に設定できるようになる。
【００４２】なお、本実施例において、コンデンサＣ１
及びＣ２を逆バイアスされたダイオードで構成してもよ
い。
及びＣ２を逆バイアスされたダイオードで構成してもよ
い。
【００４３】実施例４．図４は本発明の第４の実施例を
示す回路図である。図において、図２と同一符号は同一
部分または相当部分を示す。Ｒ１０は電流源ＦＥＴＴｒ
６のソース端子と電源ＶＳＳに接続された抵抗、Ｒ１１
は電流源ＦＥＴＴｒ７のソース端子と電源ＶＳＳに接続
された抵抗、Ｃ３は電流源ＦＥＴＴｒ６のソース端子と
電源ＶＳＳに抵抗Ｒ１０と並列に接続されたバイアス容
量としてのコンデンサ、Ｃ４は電流源ＦＥＴＴｒ７のソ
ース端子と電源ＶＳＳに抵抗Ｒ１１と並列に接続された
バイアス容量としてのコンデンサである。
示す回路図である。図において、図２と同一符号は同一
部分または相当部分を示す。Ｒ１０は電流源ＦＥＴＴｒ
６のソース端子と電源ＶＳＳに接続された抵抗、Ｒ１１
は電流源ＦＥＴＴｒ７のソース端子と電源ＶＳＳに接続
された抵抗、Ｃ３は電流源ＦＥＴＴｒ６のソース端子と
電源ＶＳＳに抵抗Ｒ１０と並列に接続されたバイアス容
量としてのコンデンサ、Ｃ４は電流源ＦＥＴＴｒ７のソ
ース端子と電源ＶＳＳに抵抗Ｒ１１と並列に接続された
バイアス容量としてのコンデンサである。
【００４４】本実施例のように、抵抗Ｒ１０とコンデン
サＣ３及び抵抗Ｒ１１とコンデンサＣ４を用いた直列帰
還は高域補償回路として有効であり、上記直列帰還を電
流源ＦＥＴＴｒ６及びＦＥＴＴｒ７に施すことによっ
て、電流源ＦＥＴＴｒ６及びＦＥＴＴｒ７のバイアス電
流を増加させることなく、電流源ＦＥＴＴｒ６及びＦＥ
ＴＴｒ７の電流の変化量のみを大きくすることができ
る。また、高域遮断周波数の付近でコンデンサＣ３及び
Ｃ４が抵抗Ｒ１０及びＲ１１を短絡して負帰還量を減少
させ、利得を高めるような値にすることにより、ソース
フォロア回路５の帯域が広帯域なり、広帯域の増幅器が
得られる。
サＣ３及び抵抗Ｒ１１とコンデンサＣ４を用いた直列帰
還は高域補償回路として有効であり、上記直列帰還を電
流源ＦＥＴＴｒ６及びＦＥＴＴｒ７に施すことによっ
て、電流源ＦＥＴＴｒ６及びＦＥＴＴｒ７のバイアス電
流を増加させることなく、電流源ＦＥＴＴｒ６及びＦＥ
ＴＴｒ７の電流の変化量のみを大きくすることができ
る。また、高域遮断周波数の付近でコンデンサＣ３及び
Ｃ４が抵抗Ｒ１０及びＲ１１を短絡して負帰還量を減少
させ、利得を高めるような値にすることにより、ソース
フォロア回路５の帯域が広帯域なり、広帯域の増幅器が
得られる。
【００４５】実施例５．図５は本発明の第５の実施例を
示す回路図である。図において、１は差動増幅器、２は
差動増幅器１の出力電位を一定のレベルに変化させるレ
ベルシフト用の第１のソースフォロア回路、３は第１の
ソースフォロア回路２に接続されたインピーダンス変換
用の第２のソースフォロア回路、６はピーキング回路
で、差動増幅器１、第１のソースフォロア回路２及び第
２のソースフォロア回路３は従来と同一の回路構成で、
本実施例においては、第１のソースフォロア回路２の出
力と第２のソースフォロア回路３の入力との間に接続さ
れたピーキング回路６を有する。
示す回路図である。図において、１は差動増幅器、２は
差動増幅器１の出力電位を一定のレベルに変化させるレ
ベルシフト用の第１のソースフォロア回路、３は第１の
ソースフォロア回路２に接続されたインピーダンス変換
用の第２のソースフォロア回路、６はピーキング回路
で、差動増幅器１、第１のソースフォロア回路２及び第
２のソースフォロア回路３は従来と同一の回路構成で、
本実施例においては、第１のソースフォロア回路２の出
力と第２のソースフォロア回路３の入力との間に接続さ
れたピーキング回路６を有する。
【００４６】差動増幅器１において、Ｔｒ１、Ｔｒ２及
びＴｒ３はＦＥＴ、Ｒ１及びＲ２は負荷、Ｄ１はレベル
シフト用ダイオード、Ｒ３は抵抗である。
びＴｒ３はＦＥＴ、Ｒ１及びＲ２は負荷、Ｄ１はレベル
シフト用ダイオード、Ｒ３は抵抗である。
【００４７】第１のソースフォロア回路２において、Ｔ
ｒ４及びＴｒ５はソースフォロアＦＥＴ、ＴＲ６及びＴ
ｒ７は電流源ＦＥＴ、Ｄ２及びＤ３はレベルシフト用ダ
イオードで、ソースフォロアＦＥＴＴｒ４の段が処理す
る信号に対してソースフォロアＦＥＴＴｒ５の段は反転
信号を処理する。
ｒ４及びＴｒ５はソースフォロアＦＥＴ、ＴＲ６及びＴ
ｒ７は電流源ＦＥＴ、Ｄ２及びＤ３はレベルシフト用ダ
イオードで、ソースフォロアＦＥＴＴｒ４の段が処理す
る信号に対してソースフォロアＦＥＴＴｒ５の段は反転
信号を処理する。
【００４８】第２のソースフォロア回路３において、Ｄ
４及びＤ５はレベルシフト用ダイオード、Ｔｒ８及びＴ
ｒ９はソースフォロアＦＥＴ、Ｔｒ１０及びＴｒ１１は
電流源ＦＥＴで、ソースフォロアＦＥＴＴｒ８の段が処
理する信号に対してソースフォロアＦＥＴＴｒ９の段は
反転信号を処理する。
４及びＤ５はレベルシフト用ダイオード、Ｔｒ８及びＴ
ｒ９はソースフォロアＦＥＴ、Ｔｒ１０及びＴｒ１１は
電流源ＦＥＴで、ソースフォロアＦＥＴＴｒ８の段が処
理する信号に対してソースフォロアＦＥＴＴｒ９の段は
反転信号を処理する。
【００４９】ピーキング回路６において、Ｌ１及びＬ２
はインダクタで、インダクタＬ１はソースフォロアＦＥ
ＴＴｒ４の段の信号出力（レベルシフト用ダイオードＤ
２のカソード電極）と第２のソースフォロア回路３の信
号入力（ソースフォロアＦＥＴＴｒ８のゲート端子）と
の間に接続され、インダクタＬ２はソースフォロアＦＥ
ＴＴｒ５の段の反転信号出力（レベルシフト用ダイオー
ドＤ３のカソード電極）と第２のソースフォロア回路３
の反転信号入力（ソースフォロアＦＥＴＴｒ９のゲート
端子）との間に接続される。
はインダクタで、インダクタＬ１はソースフォロアＦＥ
ＴＴｒ４の段の信号出力（レベルシフト用ダイオードＤ
２のカソード電極）と第２のソースフォロア回路３の信
号入力（ソースフォロアＦＥＴＴｒ８のゲート端子）と
の間に接続され、インダクタＬ２はソースフォロアＦＥ
ＴＴｒ５の段の反転信号出力（レベルシフト用ダイオー
ドＤ３のカソード電極）と第２のソースフォロア回路３
の反転信号入力（ソースフォロアＦＥＴＴｒ９のゲート
端子）との間に接続される。
【００５０】インダクタＬ１を接続することによって、
ソースフォロアＦＥＴＴｒ８の入力容量と直列共振さ
せ、ソースフォロアＦＥＴＴｒ８の高周波電流、すなわ
ち次段の広帯域増幅器などの回路の入力に流れる電流を
増加する。インダクタＬ２も同様に、ソースフォロアＦ
ＥＴＴｒ８の高周波電流を増加する。
ソースフォロアＦＥＴＴｒ８の入力容量と直列共振さ
せ、ソースフォロアＦＥＴＴｒ８の高周波電流、すなわ
ち次段の広帯域増幅器などの回路の入力に流れる電流を
増加する。インダクタＬ２も同様に、ソースフォロアＦ
ＥＴＴｒ８の高周波電流を増加する。
【００５１】ピーキング回路６の適用によって、高周波
電流のみを増加させ、プッシュプル回路のように電流源
ＦＥＴのゲート電位を供給するためのバイアス回路（図
１の抵抗Ｒ５とＲ６及びＲ７とＲ８で構成されるバイア
ス回路）を必要としないので、消費電力の増加を伴うこ
となく駆動能力が向上する。
電流のみを増加させ、プッシュプル回路のように電流源
ＦＥＴのゲート電位を供給するためのバイアス回路（図
１の抵抗Ｒ５とＲ６及びＲ７とＲ８で構成されるバイア
ス回路）を必要としないので、消費電力の増加を伴うこ
となく駆動能力が向上する。
【００５２】ピーキング回路６は、インダクタＬ１及び
Ｌ２が接続される前段の回路の出力インピーダンスが大
きいと直列共振の効果が小さい。従って、差動増幅器１
の出力と第１のソースフォロア回路２の入力との間にピ
ーキング回路６を接続するよりも、インピーダンスを下
げた第１のソースフォロア回路２の出力にピーキング回
路６を接続する本回路構成は直列共振の効果を最大限に
引き出せるという効果がある。
Ｌ２が接続される前段の回路の出力インピーダンスが大
きいと直列共振の効果が小さい。従って、差動増幅器１
の出力と第１のソースフォロア回路２の入力との間にピ
ーキング回路６を接続するよりも、インピーダンスを下
げた第１のソースフォロア回路２の出力にピーキング回
路６を接続する本回路構成は直列共振の効果を最大限に
引き出せるという効果がある。
【００５３】また、ピーキング回路６のインダクタＬ１
及びＬ２のインダクタンスを変化させることによって、
共振周波数を種々変更することができる。
及びＬ２のインダクタンスを変化させることによって、
共振周波数を種々変更することができる。
【００５４】さらに、広帯域増幅器の高域遮断周波数付
近にピーキング回路６のインダクタＬ１及びＬ２の共振
周波数を設定することによって、広帯域増幅器の広帯域
化が図れる。
近にピーキング回路６のインダクタＬ１及びＬ２の共振
周波数を設定することによって、広帯域増幅器の広帯域
化が図れる。
【００５５】実施例６．図６は本発明の第６の実施例を
示す回路図である。図に示すように、本発明において
は、インダクタＬ１及びＬ２からなるピーキング回路６
を有する第１の広帯域増幅器７とインダクタＬ３及びＬ
４からなるピーキング回路１１を有する第２の広帯域増
幅器１２直列に接続する。第１の広帯域増幅器７は、差
動増幅器１、レベルシフト用の第１のソースフォロア回
路２、インピーダンス変換用の第２のソースフォロア回
路３、第１のソースフォロア回路２の出力と第２のソー
スフォロア回路３の入力との間に接続された第１のピー
キング回路６を有する。第２の広帯域増幅器１２は、差
動増幅器８、レベルシフト用の第１のソースフォロア回
路９、インピーダンス変換用の第２のソースフォロア回
路１０、第１のソースフォロア回路９の出力と第２のソ
ースフォロア回路１０の入力との間に接続されたピーキ
ング回路１１を有する。
示す回路図である。図に示すように、本発明において
は、インダクタＬ１及びＬ２からなるピーキング回路６
を有する第１の広帯域増幅器７とインダクタＬ３及びＬ
４からなるピーキング回路１１を有する第２の広帯域増
幅器１２直列に接続する。第１の広帯域増幅器７は、差
動増幅器１、レベルシフト用の第１のソースフォロア回
路２、インピーダンス変換用の第２のソースフォロア回
路３、第１のソースフォロア回路２の出力と第２のソー
スフォロア回路３の入力との間に接続された第１のピー
キング回路６を有する。第２の広帯域増幅器１２は、差
動増幅器８、レベルシフト用の第１のソースフォロア回
路９、インピーダンス変換用の第２のソースフォロア回
路１０、第１のソースフォロア回路９の出力と第２のソ
ースフォロア回路１０の入力との間に接続されたピーキ
ング回路１１を有する。
【００５６】ピーキング回路６のインダクタＬ１及びＬ
２のインダクタンスＬf及び共振周波数ｆfと、ピーキン
グ回路１１のインダクタＬ３及びＬ４のインダクタンス
Ｌs及び共振周波数ｆsを変えてｆf≠ｆsとする。
２のインダクタンスＬf及び共振周波数ｆfと、ピーキン
グ回路１１のインダクタＬ３及びＬ４のインダクタンス
Ｌs及び共振周波数ｆsを変えてｆf≠ｆsとする。
【００５７】図７は第１及び第２の広帯域増幅器７及び
１２の帯域特性を示す図である。図７に示す実線Ａは第
１及び第２の広帯域増幅器７及び１２全体での電圧利得
の周波数特性、一点鎖線Ｃは第１の広帯域増幅器７単体
の電圧利得、破線Ｂは第２の広帯域増幅器１２単体の電
圧利得を示す。
１２の帯域特性を示す図である。図７に示す実線Ａは第
１及び第２の広帯域増幅器７及び１２全体での電圧利得
の周波数特性、一点鎖線Ｃは第１の広帯域増幅器７単体
の電圧利得、破線Ｂは第２の広帯域増幅器１２単体の電
圧利得を示す。
【００５８】図からわかるように、鎖線Ｃで示す第１の
広帯域増幅器７の共振周波数ｆf（ｆf≒４ＧＨｚ）と破
線Ｂで示す第２の広帯域増幅器１２の共振周波数ｆ
s（ｆs≒５．５ＧＨｚ）との間で実線Ａの周波数特性は
フラットになる。このように各広帯域増幅器の共振周波
数をずらすことによって、所望の周波数範囲で電圧利得
のフラットな特性を得ることができる。
広帯域増幅器７の共振周波数ｆf（ｆf≒４ＧＨｚ）と破
線Ｂで示す第２の広帯域増幅器１２の共振周波数ｆ
s（ｆs≒５．５ＧＨｚ）との間で実線Ａの周波数特性は
フラットになる。このように各広帯域増幅器の共振周波
数をずらすことによって、所望の周波数範囲で電圧利得
のフラットな特性を得ることができる。
【００５９】実施例７．図８は本発明の第７の実施例を
示す回路図である。図において、図１と同一符号は同一
箇所または相当箇所を示す。１３はソースフォロア回
路、Ｒ１２、Ｒ１３、Ｒ１４及びＲ１５は抵抗、Ｃ５及
びＣ６はコンデンサ（容量）である。
示す回路図である。図において、図１と同一符号は同一
箇所または相当箇所を示す。１３はソースフォロア回
路、Ｒ１２、Ｒ１３、Ｒ１４及びＲ１５は抵抗、Ｃ５及
びＣ６はコンデンサ（容量）である。
【００６０】電流源ＦＥＴＴｒ４のゲート電圧は、ドレ
イン端子と電源ＶＳＳ間に接続された抵抗Ｒ１２とＲ１
３とによって構成されるバイアス回路により与えられ、
電流源ＦＥＴＴｒ４のゲート端子と電源ＶＳＳとの間に
抵抗Ｒ１３と並列にコンデンサＣ５が接続されている。
同様に、電流源ＦＥＴＴｒ５のゲート電圧は、ドレイン
端子と電源ＶＳＳ間に接続された抵抗Ｒ１４とＲ１５と
によって構成されるバイアス回路により与えられ、電流
源ＦＥＴＴｒ５のゲート端子と電源ＶＳＳとの間に抵抗
Ｒ１５と並列にコンデンサＣ６が接続されている。
イン端子と電源ＶＳＳ間に接続された抵抗Ｒ１２とＲ１
３とによって構成されるバイアス回路により与えられ、
電流源ＦＥＴＴｒ４のゲート端子と電源ＶＳＳとの間に
抵抗Ｒ１３と並列にコンデンサＣ５が接続されている。
同様に、電流源ＦＥＴＴｒ５のゲート電圧は、ドレイン
端子と電源ＶＳＳ間に接続された抵抗Ｒ１４とＲ１５と
によって構成されるバイアス回路により与えられ、電流
源ＦＥＴＴｒ５のゲート端子と電源ＶＳＳとの間に抵抗
Ｒ１５と並列にコンデンサＣ６が接続されている。
【００６１】抵抗Ｒ１２、コンデンサＣ５及び電流源Ｆ
ＥＴＴｒ６で構成される回路はリアクタンス回路として
知られており、等価的にインダクタンスＬ（＝コンデン
サＣ５の容量×抵抗Ｒ１２の抵抗値／電流源ＦＥＴＴｒ
６のトランスコンダクタンスｇｍ）の抵抗値となる。従
って、ある周波数以上に達すると、出力端子ＯＵＴから
電源ＶＳＳを見たときのインピーダンスは電流源ＦＥＴ
Ｔｒ６のみの内部抵抗に比べて非常に大きく（（２π×
周波数×Ｌ）＞＞電流源ＦＥＴＴｒ６の内部抵抗Ｒｄ
ｓ）なる。しかも、電流は電流源ＦＥＴＴｒ６で独立に
設定することができる。抵抗Ｒ１５、コンデンサＣ６及
び電流源ＦＥＴＴｒ７で構成される回路についても同様
である。
ＥＴＴｒ６で構成される回路はリアクタンス回路として
知られており、等価的にインダクタンスＬ（＝コンデン
サＣ５の容量×抵抗Ｒ１２の抵抗値／電流源ＦＥＴＴｒ
６のトランスコンダクタンスｇｍ）の抵抗値となる。従
って、ある周波数以上に達すると、出力端子ＯＵＴから
電源ＶＳＳを見たときのインピーダンスは電流源ＦＥＴ
Ｔｒ６のみの内部抵抗に比べて非常に大きく（（２π×
周波数×Ｌ）＞＞電流源ＦＥＴＴｒ６の内部抵抗Ｒｄ
ｓ）なる。しかも、電流は電流源ＦＥＴＴｒ６で独立に
設定することができる。抵抗Ｒ１５、コンデンサＣ６及
び電流源ＦＥＴＴｒ７で構成される回路についても同様
である。
【００６２】図９は本実施例の回路の周波数特性を示す
図である。図中、実線Ａは本実施例の広帯域増幅器の電
圧利得、一点鎖線Ｂは従来の広帯域増幅器の電圧利得の
周波数特性を示す。図から明らかなように、本実施例の
ように、リアクタンス回路構成にすることによって、ソ
ースフォロア回路における帯域劣化を抑制することがで
きる。
図である。図中、実線Ａは本実施例の広帯域増幅器の電
圧利得、一点鎖線Ｂは従来の広帯域増幅器の電圧利得の
周波数特性を示す。図から明らかなように、本実施例の
ように、リアクタンス回路構成にすることによって、ソ
ースフォロア回路における帯域劣化を抑制することがで
きる。
【００６３】実施例８．図１０は本発明の第８の実施例
を示す回路図で、実施例７のソースフォロア回路１３を
変形したものである。図において、１４はソースフォロ
ア回路で、ソースフォロアＦＥＴＴｒ５における電圧の
変化をコンデンサＣ１を介して電流源ＦＥＴＴｒ６のゲ
ート端子に与え、ソースフォロアＦＥＴＴｒ４における
電圧の変化をコンデンサＣ２を介して電流源ＦＥＴＴｒ
７のゲート端子に与え、いわゆるプッシュプルを構成す
る。
を示す回路図で、実施例７のソースフォロア回路１３を
変形したものである。図において、１４はソースフォロ
ア回路で、ソースフォロアＦＥＴＴｒ５における電圧の
変化をコンデンサＣ１を介して電流源ＦＥＴＴｒ６のゲ
ート端子に与え、ソースフォロアＦＥＴＴｒ４における
電圧の変化をコンデンサＣ２を介して電流源ＦＥＴＴｒ
７のゲート端子に与え、いわゆるプッシュプルを構成す
る。
【００６４】電流源ＦＥＴＴｒ６及びＴｒ７のゲート・
ソース間電圧変化に対して、電流源ＦＥＴＴｒ６及びＴ
ｒ７のトランスコンダクタンスｇｍがフラットな特性の
領域を使用することによって、リアクタンス回路のイン
ダクタンスＬは一定になる。従って、図１４に示した従
来のプッシュプルで構成されたソースフォロア回路４に
比べて、電流源ＦＥＴＴｒ６及びＴｒ７のドレイン電圧
の変動にともなうドレイン電流の変化が抑制できるの
で、スイッチング特性の劣化を改善することができる。
ソース間電圧変化に対して、電流源ＦＥＴＴｒ６及びＴ
ｒ７のトランスコンダクタンスｇｍがフラットな特性の
領域を使用することによって、リアクタンス回路のイン
ダクタンスＬは一定になる。従って、図１４に示した従
来のプッシュプルで構成されたソースフォロア回路４に
比べて、電流源ＦＥＴＴｒ６及びＴｒ７のドレイン電圧
の変動にともなうドレイン電流の変化が抑制できるの
で、スイッチング特性の劣化を改善することができる。
【００６５】なお、コンデンサＣ１及びＣ２に代えて逆
バイアスされたダイオードを使用してもよい。
バイアスされたダイオードを使用してもよい。
【００６６】また、コンデンサＣ５及びＣ６と電流源Ｆ
ＥＴＴｒ６及びＴｒ７のソース端子をダイオードＤ６ま
たはダイオードＤ６に代えて抵抗を介して電源ＶＳＳに
接続してもよい。
ＥＴＴｒ６及びＴｒ７のソース端子をダイオードＤ６ま
たはダイオードＤ６に代えて抵抗を介して電源ＶＳＳに
接続してもよい。
【００６７】
【発明の効果】請求項１、２、３、１３及び１４に係る
発明によれば、広帯域増幅器の高速スイッチング特性が
向上する。
発明によれば、広帯域増幅器の高速スイッチング特性が
向上する。
【００６８】請求項４、５、６、１３及び１４に係る発
明によれば、電流源ＦＥＴのバイアス電流を増加させる
ことなく、電流源ＦＥＴの電流の変化量のみを大きくす
ることができる。また、高域遮断周波数の付近でバイパ
ス容量が抵抗を短絡して負帰還量を減少させ、利得を高
めるような値にすることにより、ソースフォロア回路の
帯域が広帯域なり、広帯域の増幅器が得られる。
明によれば、電流源ＦＥＴのバイアス電流を増加させる
ことなく、電流源ＦＥＴの電流の変化量のみを大きくす
ることができる。また、高域遮断周波数の付近でバイパ
ス容量が抵抗を短絡して負帰還量を減少させ、利得を高
めるような値にすることにより、ソースフォロア回路の
帯域が広帯域なり、広帯域の増幅器が得られる。
【００６９】請求項７に係る発明によれば、プッシュプ
ル回路のように電流源ＦＥＴのゲート電位を供給するた
めのバイアス回路を必要としないので、消費電力の増加
を伴うことなく駆動能力が向上する。
ル回路のように電流源ＦＥＴのゲート電位を供給するた
めのバイアス回路を必要としないので、消費電力の増加
を伴うことなく駆動能力が向上する。
【００７０】請求項８に係る発明によれば、各広帯域増
幅器の共振周波数をずらすことによって、所望の周波数
範囲で電圧利得のフラットな特性を得ることができる。
幅器の共振周波数をずらすことによって、所望の周波数
範囲で電圧利得のフラットな特性を得ることができる。
【００７１】請求項９に係る発明によれば、リアクタン
ス回路構成にすることによって、電流は電流源ＦＥＴで
独立に設定することができ、また、ソースフォロア回路
における帯域劣化を抑制することができる。
ス回路構成にすることによって、電流は電流源ＦＥＴで
独立に設定することができ、また、ソースフォロア回路
における帯域劣化を抑制することができる。
【００７２】請求項１０、、１１、１２、１３及び１４
に係る発明によれば、電流源ＦＥＴのゲート・ソース間
電圧変化に対して、上記電流源ＦＥＴのトランスコンダ
クタンスがフラットな特性の領域を使用することによっ
て、リアクタンス回路のインダクタンスは一定になり、
従来のプッシュプルで構成されたソースフォロア回路に
比べて、上記電流源ＦＥＴのドレイン電圧の変動にとも
なうドレイン電流の変化が抑制できるので、スイッチン
グ特性の劣化を改善することができる。
に係る発明によれば、電流源ＦＥＴのゲート・ソース間
電圧変化に対して、上記電流源ＦＥＴのトランスコンダ
クタンスがフラットな特性の領域を使用することによっ
て、リアクタンス回路のインダクタンスは一定になり、
従来のプッシュプルで構成されたソースフォロア回路に
比べて、上記電流源ＦＥＴのドレイン電圧の変動にとも
なうドレイン電流の変化が抑制できるので、スイッチン
グ特性の劣化を改善することができる。
【図１】 本発明の第１の実施例の広帯域増幅器を示す
回路図である。
回路図である。
【図２】 本発明の第２の実施例の広帯域増幅器を示す
回路図である。
回路図である。
【図３】 本発明の第３の実施例の広帯域増幅器を示す
回路図である。
回路図である。
【図４】 本発明の第４の実施例の広帯域増幅器を示す
回路図である。
回路図である。
【図５】 本発明の第５の実施例の広帯域増幅器を示す
回路図である。
回路図である。
【図６】 本発明の第６の実施例の広帯域増幅器を示す
回路図である。
回路図である。
【図７】 本発明の第６の実施例の広帯域増幅器の周波
数特性を示す図である。
数特性を示す図である。
【図８】 本発明の第７の実施例の広帯域増幅器を示す
回路図である。
回路図である。
【図９】 本発明の第７の実施例の広帯域増幅器の周波
数特性を示す図である。
数特性を示す図である。
【図１０】 本発明の第８の実施例の広帯域増幅器を示
す回路図である。
す回路図である。
【図１１】 本発明の第８の実施例の変形の広帯域増幅
器を示す回路図である。
器を示す回路図である。
【図１２】 従来の広帯域増幅器を示す回路図である。
【図１３】 従来の広帯域増幅器を構成するソースフォ
ロア回路による充放電を説明する図である。
ロア回路による充放電を説明する図である。
【図１４】 従来のプッシュプルの構成になる広帯域増
幅器を示す回路図である。
幅器を示す回路図である。
１，８ 差動増幅器、２ 第１のソースフォロア回路、
３ 第２のソースフォロア回路、４，５，１３，１４
ソースフォロア回路、６，１１ ピーキング回路、７
第１の広帯域増幅器、９ 第１のソースフォロア回路、
１０ 第２のソースフォロア回路、１２ 第２の広帯域
増幅器、ＩＮ１ 入力端子、ＩＮ２ 反転入力端子、Ｏ
ＵＴ１ 出力端子、ＯＵＴ２ 反転出力端子、Ｔｒ１，
Ｔｒ２，Ｔｒ３ 電界効果トランジスタ（ＦＥＴ）、Ｒ
１，Ｒ２ 負荷、Ｒ３，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ
９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５
抵抗、Ｒ４ レベルシフト用抵抗、Ｄ１，Ｄ２，Ｄ
３，Ｄ４，Ｄ５ レベルシフト用ダイオード、Ｄ６，Ｄ
７，Ｄ８ ダイオード、Ｔｒ４，Ｔｒ５，Ｔｒ８，Ｔｒ
９ソースフォロアＦＥＴ、ＴＲ６，Ｔｒ７，Ｔｒ１０，
Ｔｒ１１ 電流源ＦＥＴ、Ｃ１，Ｃ２ カップリング容
量（コンデンサ）、Ｃ３，Ｃ４ バイパス容量、Ｃ５，
Ｃ６ 容量、Ｌ１，Ｌ２ インダクタ
３ 第２のソースフォロア回路、４，５，１３，１４
ソースフォロア回路、６，１１ ピーキング回路、７
第１の広帯域増幅器、９ 第１のソースフォロア回路、
１０ 第２のソースフォロア回路、１２ 第２の広帯域
増幅器、ＩＮ１ 入力端子、ＩＮ２ 反転入力端子、Ｏ
ＵＴ１ 出力端子、ＯＵＴ２ 反転出力端子、Ｔｒ１，
Ｔｒ２，Ｔｒ３ 電界効果トランジスタ（ＦＥＴ）、Ｒ
１，Ｒ２ 負荷、Ｒ３，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ
９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５
抵抗、Ｒ４ レベルシフト用抵抗、Ｄ１，Ｄ２，Ｄ
３，Ｄ４，Ｄ５ レベルシフト用ダイオード、Ｄ６，Ｄ
７，Ｄ８ ダイオード、Ｔｒ４，Ｔｒ５，Ｔｒ８，Ｔｒ
９ソースフォロアＦＥＴ、ＴＲ６，Ｔｒ７，Ｔｒ１０，
Ｔｒ１１ 電流源ＦＥＴ、Ｃ１，Ｃ２ カップリング容
量（コンデンサ）、Ｃ３，Ｃ４ バイパス容量、Ｃ５，
Ｃ６ 容量、Ｌ１，Ｌ２ インダクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 和也 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社光・マイクロ波デバイス開発研究 所内
Claims (14)
- 【請求項１】 両相信号を入力とする少なくとも一対の
ソースフォロアＦＥＴと電流源ＦＥＴとがカップリング
容量を介して一対のプッシュプルを構成し、上記一対の
電流源ＦＥＴのソース端子を互いに結合し、この結合部
を抵抗成分を有する素子を介して電源に接続したソース
フォロア回路を有することを特徴とする広帯域増幅器。 - 【請求項２】 素子がダイオードであることを特徴とす
る請求項１記載の広帯域増幅器。 - 【請求項３】 素子が抵抗であることを特徴とする請求
項１記載の広帯域増幅器。 - 【請求項４】 両相信号を入力とする少なくとも一対の
ソースフォロアＦＥＴと電流源ＦＥＴとがカップリング
容量を介して一対のプッシュプルを構成し、上記一対の
電流源ＦＥＴのソース端子それぞれを抵抗を介して電源
に接続し、上記抵抗に並列にバイパス容量を接続したソ
ースフォロア回路を有することを特徴とする広帯域増幅
器。 - 【請求項５】 バイパス容量がコンデンサであることを
特徴とする請求項４記載の広帯域増幅器。 - 【請求項６】 バイパス容量が逆バイアスされたダイオ
ードであることを特徴とする請求項４記載の広帯域増幅
器。 - 【請求項７】 両相信号を入力とする少なくとも一対の
ソースフォロアＦＥＴと電流源ＦＥＴとを有するソース
フォロア回路を直列に複数段備え、前段のソースフォロ
ア回路の出力端子と次段のソースフォロア回路の入力端
子との間に直列に接続され、この次段のソースフォロア
回路と直列共振するインダクタからなるピーキング回路
を有することを特徴とする広帯域増幅器。 - 【請求項８】 ピーキング回路を２つ以上有し、１つの
ピーキング回路の共振周波数が少なくとも他の１つのピ
ーキング回路の共振周波数と異なることを特徴とする請
求項７記載の広帯域増幅器。 - 【請求項９】 両相信号を入力とする少なくとも一対の
ソースフォロアＦＥＴと電流源ＦＥＴとを有するソース
フォロア回路を備え、上記電流源ＦＥＴをこの電流源Ｆ
ＥＴと並列に容量を接続したリアクタンス回路で構成し
たことを特徴とする広帯域増幅器。 - 【請求項１０】 一対のソースフォロアＦＥＴと電流源
ＦＥＴとがカップリング容量を介して一対のプッシュプ
ルを構成していることを特徴とする請求項９記載の広帯
域増幅器。 - 【請求項１１】 電流源ＦＥＴのソース端子と容量がダ
イオードを介して電源に接続されていることを特徴とす
る請求項１０記載の広帯域増幅器。 - 【請求項１２】 電流源ＦＥＴのソース端子と容量が抵
抗を介して電源に接続されていることを特徴とする請求
項１０記載の広帯域増幅器。 - 【請求項１３】 カップリング容量がコンデンサである
ことを特徴とする請求項２、３、５、６または１０のい
ずれかに記載の広帯域増幅器。 - 【請求項１４】 カップリング容量が逆バイアスされた
ダイオードであることを特徴とする請求項２、３、５、
６または１０のいずれかに記載の広帯域増幅器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15595195A JP3380371B2 (ja) | 1995-06-22 | 1995-06-22 | 広帯域増幅器 |
| EP96102101A EP0750391B1 (en) | 1995-06-22 | 1996-02-13 | Wide-band amplifier |
| EP02027582A EP1315291B1 (en) | 1995-06-22 | 1996-02-13 | Wide-band amplifier |
| DE69627930T DE69627930T2 (de) | 1995-06-22 | 1996-02-13 | Breitbandverstärker |
| DE69636371T DE69636371T8 (de) | 1995-06-22 | 1996-02-13 | Breitbandverstärker |
| US08/609,788 US5652545A (en) | 1995-06-22 | 1996-03-01 | Wide-band amplifier |
| KR1019960005715A KR970004288A (ko) | 1995-06-22 | 1996-03-05 | 광대역 증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15595195A JP3380371B2 (ja) | 1995-06-22 | 1995-06-22 | 広帯域増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098565A true JPH098565A (ja) | 1997-01-10 |
| JP3380371B2 JP3380371B2 (ja) | 2003-02-24 |
Family
ID=15617103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15595195A Expired - Lifetime JP3380371B2 (ja) | 1995-06-22 | 1995-06-22 | 広帯域増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5652545A (ja) |
| EP (2) | EP1315291B1 (ja) |
| JP (1) | JP3380371B2 (ja) |
| KR (1) | KR970004288A (ja) |
| DE (2) | DE69627930T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298365A (ja) * | 2002-03-29 | 2003-10-17 | New Japan Radio Co Ltd | 高周波アンプ回路 |
| WO2007110915A1 (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Limited | ピーキング制御回路 |
| JP2009017388A (ja) * | 2007-07-06 | 2009-01-22 | Denso Corp | 差動増幅器および演算増幅器 |
| JP2018182694A (ja) * | 2017-04-21 | 2018-11-15 | Ｎｅｃプラットフォームズ株式会社 | 全差動増幅回路、及び光受信回路 |
| WO2022018824A1 (ja) * | 2020-07-21 | 2022-01-27 | 日本電信電話株式会社 | 増幅回路およびドライバ回路 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3532365B2 (ja) * | 1996-11-15 | 2004-05-31 | 株式会社ルネサステクノロジ | 増幅回路 |
| US5942940A (en) * | 1997-07-21 | 1999-08-24 | International Business Machines Corporation | Low voltage CMOS differential amplifier |
| US6114907A (en) * | 1998-12-08 | 2000-09-05 | National Semiconductor Corporation | Amplifier with dynamic compensation and method |
| US6366140B1 (en) | 1999-07-01 | 2002-04-02 | Vitesse Semiconductor Corporation | High bandwidth clock buffer |
| US6456158B1 (en) * | 2000-10-13 | 2002-09-24 | Oki America, Inc. | Digitally programmable transconductor |
| US6633191B2 (en) | 2001-02-05 | 2003-10-14 | Vitesse Semiconductor Corporation | Clock buffer with DC offset suppression |
| US6693489B2 (en) * | 2001-07-27 | 2004-02-17 | Maxim Integrated Products, Inc. | Level-shift circuits and related methods |
| JP3857163B2 (ja) * | 2002-03-14 | 2006-12-13 | 株式会社東芝 | 広帯域増幅器、無線送受信装置及び半導体集積回路 |
| US6933781B2 (en) * | 2003-04-30 | 2005-08-23 | Intel Corporation | Large gain-bandwidth amplifier, method, and system |
| JP3748263B2 (ja) * | 2003-06-25 | 2006-02-22 | 沖電気工業株式会社 | 広帯域増幅器 |
| JP4543805B2 (ja) * | 2003-08-07 | 2010-09-15 | 富士通株式会社 | 差動増幅回路 |
| JP3962381B2 (ja) * | 2004-02-13 | 2007-08-22 | 沖電気工業株式会社 | 半導体集積回路 |
| KR100674912B1 (ko) * | 2004-09-24 | 2007-01-26 | 삼성전자주식회사 | 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로 |
| TW200840207A (en) * | 2007-03-30 | 2008-10-01 | Novatek Microelectronics Corp | Differential feedback amplifier circuit with cross coupled capacitors |
| CN101295964B (zh) * | 2007-04-28 | 2010-05-26 | 联咏科技股份有限公司 | 具有交叉耦合电容的差动回馈放大电路 |
| US7969189B2 (en) * | 2009-11-24 | 2011-06-28 | Linear Technology Corporation | Method and system for improved phase noise in a BiCMOS clock driver |
| JP6255700B2 (ja) * | 2013-04-16 | 2018-01-10 | 富士電機株式会社 | 差動増幅器および漏電遮断器 |
| EP3327934B1 (en) * | 2015-07-23 | 2020-11-04 | Nippon Telegraph and Telephone Corporation | Analog multiplexer core circuit and analog multiplexer circuit |
| US10187022B2 (en) * | 2016-05-09 | 2019-01-22 | Arris Enterprises Llc | RF class AB cascode amplifier with linearization and steering diodes |
| TWI699966B (zh) * | 2019-08-27 | 2020-07-21 | 立積電子股份有限公司 | 運算放大器 |
| CN117118203B (zh) * | 2023-10-24 | 2024-01-23 | 江苏展芯半导体技术有限公司 | 一种降压转换器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4011584A (en) * | 1971-11-15 | 1977-03-08 | Puckett Lawrence C | System for color presentation of information represented by amplitude varying video signal |
| JPS5577214A (en) * | 1978-12-06 | 1980-06-10 | Fujitsu Ten Ltd | Selective amplifier |
| JPS58105493A (ja) * | 1981-12-16 | 1983-06-23 | Matsushita Electric Ind Co Ltd | パルス信号振幅記憶保持装置 |
| CA1199378A (en) * | 1984-04-02 | 1986-01-14 | Paul Bura | High frequency amplifier with phase compensation |
| JP2573666B2 (ja) * | 1988-08-09 | 1997-01-22 | 日本電気株式会社 | 非平衡・平衡変換回路 |
| IT1230187B (it) * | 1989-04-28 | 1991-10-18 | Sgs Thomson Microelectronics | Dispositivo circuitale per elevare la transconduttanza di uno stadio amplificatore differenziale comprendente transistori mos. |
| JPH0567933A (ja) * | 1991-09-06 | 1993-03-19 | Toshiba Corp | レベルシフト回路 |
| JPH06334448A (ja) * | 1993-03-22 | 1994-12-02 | Toshiba Corp | ソースフォロワ回路 |
| US5345346A (en) * | 1993-03-30 | 1994-09-06 | Vtc Inc. | Positive feedback low input capacitance differential amplifier |
-
1995
- 1995-06-22 JP JP15595195A patent/JP3380371B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-13 DE DE69627930T patent/DE69627930T2/de not_active Expired - Fee Related
- 1996-02-13 EP EP02027582A patent/EP1315291B1/en not_active Expired - Lifetime
- 1996-02-13 EP EP96102101A patent/EP0750391B1/en not_active Expired - Lifetime
- 1996-02-13 DE DE69636371T patent/DE69636371T8/de not_active Expired - Fee Related
- 1996-03-01 US US08/609,788 patent/US5652545A/en not_active Expired - Lifetime
- 1996-03-05 KR KR1019960005715A patent/KR970004288A/ko active IP Right Grant
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298365A (ja) * | 2002-03-29 | 2003-10-17 | New Japan Radio Co Ltd | 高周波アンプ回路 |
| WO2007110915A1 (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Limited | ピーキング制御回路 |
| US7786785B2 (en) | 2006-03-27 | 2010-08-31 | Fujitsu Limited | Peaking control circuit |
| JP2009017388A (ja) * | 2007-07-06 | 2009-01-22 | Denso Corp | 差動増幅器および演算増幅器 |
| JP2018182694A (ja) * | 2017-04-21 | 2018-11-15 | Ｎｅｃプラットフォームズ株式会社 | 全差動増幅回路、及び光受信回路 |
| WO2022018824A1 (ja) * | 2020-07-21 | 2022-01-27 | 日本電信電話株式会社 | 増幅回路およびドライバ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0750391A2 (en) | 1996-12-27 |
| EP1315291B1 (en) | 2006-07-19 |
| DE69627930T2 (de) | 2004-04-01 |
| DE69636371T8 (de) | 2007-12-13 |
| EP0750391B1 (en) | 2003-05-07 |
| KR970004288A (ko) | 1997-01-29 |
| DE69627930D1 (de) | 2003-06-12 |
| EP1315291A1 (en) | 2003-05-28 |
| EP0750391A3 (en) | 1999-11-10 |
| US5652545A (en) | 1997-07-29 |
| DE69636371D1 (de) | 2006-08-31 |
| DE69636371T2 (de) | 2007-07-12 |
| JP3380371B2 (ja) | 2003-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380371B2 (ja) | 広帯域増幅器 | |
| US6114907A (en) | Amplifier with dynamic compensation and method | |
| JP3561060B2 (ja) | 負電圧発生回路 | |
| JP4206589B2 (ja) | 分布増幅器 | |
| KR100374929B1 (ko) | 주파수 변환 회로 | |
| US5381112A (en) | Fully differential line driver circuit having common-mode feedback | |
| Giustolisi et al. | 1.2-V CMOS op-amp with a dynamically biased output stage | |
| US5497118A (en) | Signal selector circuit and signal-generating circuit | |
| JP4407881B2 (ja) | バッファ回路及びドライバｉｃ | |
| US20090251196A1 (en) | MOSFET Parametric Amplifier | |
| US20100109779A1 (en) | Hybrid class ab super follower | |
| US6867621B2 (en) | Class AB digital to analog converter/line driver | |
| US6255909B1 (en) | Ultra low voltage CMOS class AB power amplifier with parasitic capacitance internal compensation | |
| US7746126B2 (en) | Load driving circuit | |
| KR19980036295A (ko) | 복제 전압-전류 변환기를 사용한 혼합기 | |
| JP5287999B2 (ja) | 増幅装置 | |
| JP2007129512A (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
| US5039953A (en) | Class AB CMOS output amplifier | |
| Serneels et al. | A 5.5 V SOPA line driver in a standard 1.2 V 0.13/spl mu/m CMOS technology | |
| US8866514B2 (en) | Transmit driver circuit | |
| US7071781B2 (en) | High speed, high resolution amplifier topology | |
| US7339415B2 (en) | SC circuit arrangement | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| JP3930461B2 (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
| US20050083127A1 (en) | High frequency power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111213 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131213 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |