CN101295964B - 具有交叉耦合电容的差动回馈放大电路 - Google Patents
具有交叉耦合电容的差动回馈放大电路 Download PDFInfo
- Publication number
- CN101295964B CN101295964B CN200710097700A CN200710097700A CN101295964B CN 101295964 B CN101295964 B CN 101295964B CN 200710097700 A CN200710097700 A CN 200710097700A CN 200710097700 A CN200710097700 A CN 200710097700A CN 101295964 B CN101295964 B CN 101295964B
- Authority
- CN
- China
- Prior art keywords
- transistor
- output
- source
- differential amplifier
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 21
- 238000006880 cross-coupling reaction Methods 0.000 title claims description 18
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种具有交叉耦合电容的差动回馈放大电路,是将源极随耦器的第一、第二输入端分别耦接于差动放大器的第一、第二输出端,并于源极随耦器的第一输出端与差动放大器的第一输入端之间,以及源极随耦器的第二输出端与差动放大器的第二输入端之间,分别耦接一电阻,以形成回馈回路。此外,于源极随耦器的第一端电流源栅极与源极随耦器的第二输入端之间,以及源极随耦器的第二端电流源栅极与源极随耦器的第一输入端之间,则分别耦接一电容,以提升电路的频宽与增益。
Description
技术领域
本发明是有关于一种差动回馈放大电路,且特别是有关于一种具有交叉耦合电容(Cross Couple Capacitor)的差动回馈放大电路。
背景技术
随着无线通讯科技的发展,适用于各种不同环境下的无线通讯标准也如雨后春笋般地出现,例如WCDMA(Wideband Code-Division MultipleAccess)、WLAN(Wireless Local-Area Network)、HIPERLAN(HighPerformance Radio Local-Area Network)、UWB(Ultra-wideband)及DVB(Digital Video Broadcast)等。在各种不同的无线通讯标准中,作为射频前端的无线接收器,其品质的好坏乃为影响通讯品质的一大要素。因此,如何能够提供一具有足够频宽与增益,且能抑制噪声产生、消耗功率低、线性度良好与占有集成电路面积小的差动回馈放大电路,乃为业界共同追求的目标。
图1是Gharpurey,R.在Solid-State Circuits,IEEE Journal ofVolume 40,Issue 9,Sept.2005pp.1983-1986所发表的“A broadbandlow-noise front-end amplifier for ultra wideband in 0.13μm CMOS”论文,其提供了一适用于UWB(Ultra-wideband)的宽频低噪声差动放大电路,其频宽范围为2GHz-5.2GHz,此一电路并不适用于DVB(Digital VideoBroadcast)标准。
图2是Md.Mahbub Reja,Ahmed Allam与I.M.Filanovsky在Circuits and Systems,2005.ISCAS 2005.pp.2120-2123 Vol.3所发表的“A New CMOS Wideband RF Front-End For Multistandard Low-IFWireless Receivers”论文,其提供了一种适用于多重通讯标准的宽频低噪声差动放大电路,其频宽范围为900MHz-3.5GHz,此一电路同样地也不适用于DVB(Digital Video Broadcast)标准。
因此,研发一适用于DVB(Digital Video Broadcast)标准,能满足其频宽与增益需求,且能抑制噪声产生、消耗功率低、线性度良好与占有集成电路面积小的差动回馈放大电路,乃为必要的课题。
发明内容
有鉴于此,本发明的目的是提供一种具有交叉耦合电容的差动回馈放大电路,其具有DVB射频前端所应具备的频宽与增益需求。
本发明的另一目的是提供一种具有交叉耦合电容的差动回馈放大电路,其能降低噪声产生、消耗功率低、线性度良好,且所占用的集成电路面积小。
为达上述及其它目的,本发明提供一种具有交叉耦合电容的差动回馈放大电路,其特征在于,包括:
一第一级差动放大器,具有一第一输入端、一第二输入端、一第一输出端与一第二输出端;
一第一级源极随耦器,具有耦接该第一级差动放大器的该第一输出端的一第一输入端、耦接该第一级差动放大器的该第二输出端的一第二输入端、一第一端电流源栅极、一第二端电流源栅极、一第一输出端与一第二输出端;
一第一电阻,耦接于该第一级源极随耦器的该第一输出端与该第一级差动放大器的该第一输入端之间;
一第二电阻,耦接于该第一级源极随耦器的该第二输出端与该第一级差动放大器的该第二输入端之间;
一第一电容,耦接于该第一级源极随耦器的该第一端电流源栅极与该第一级源极随耦器的该第二输入端之间;以及
一第二电容,耦接于该第一级源极随耦器的该第二端电流源栅极与该第一级源极随耦器的该第一输入端之间。
其中该第一级差动放大器包括:
一第一晶体管,具有作为该第一级差动放大器的该第一输入端的一栅极、连接一地端的一源极与作为该第一级差动放大器的该第一输出端的一漏极;
一第三电阻,连接于一电源端与该第一晶体管的该漏极之间;
一第二晶体管,具有作为该第一级差动放大器的该第二输入端的一栅极、连接该地端的一源极与作为该第一级差动放大器的该第二输出端的一漏极;以及
一第四电阻,连接于该电源端与该第二晶体管的该漏极之间。
其中该第一级源极随耦器包括:
一第一晶体管,具有作为该第一级源极随耦器的该第一输入端的一栅极、作为该第一级源极随耦器的该第一输出端的一源极与连接一电源端的一漏极;
一第二晶体管,具有连接一偏压以作为该第一端电流源栅极的一栅极、连接一地端的一源极与连接该第一晶体管的该源极的一漏极;
一第三晶体管,具有作为该第一级源极随耦器的该第二输入端的一栅极、作为该第一级源极随耦器的该第二输出端的一源极与连接该电源端的一漏极;以及
一第四晶体管,具有连接该偏压以作为该第二端电流源栅极的一栅极、连接该地端的一源极与连接该第三晶体管的该源极的一漏极。
其中该第一级差动放大器具有一第一端源极与一第二端源极,该差动回馈放大电路还包括:
一第二级差动放大器,具有耦接于该第一级源极随耦器的该第一输出端的一第一输入端、耦接于该第一级源极随耦器的该第二输出端的一第二输入端、一第一输出端与一第二输出端;
一第二级源极随耦器,具有耦接该第二级差动放大器的该第一输出端的一第一输入端、耦接该第二级差动放大器的该第二输出端的一第二输入端、一第一输出端与一第二输出端;
一第三电阻,耦接于该第二级源极随耦器的该第一输出端与该第一级差动放大器的该第一端源极;
一第四电阻,连接于该第一级差动放大器的该第一端源极与一地端之间;
一第五电阻,耦接于该第二级源极随耦器的该第二输出端与该第一级差动放大器的该第二端源极;以及
一第六电阻,连接于该第一级差动放大器的该第二端源极与该地端之间。
其中该第二级差动放大器包括:
一电流源,具有一第一端与连接该地端的一第二端;
一第一晶体管,具有作为该第二级差动放大器的该第一输入端的一栅极、连接该电流源的该第一端的一源极与作为该第二级差动放大器的该第一输出端的一漏极;
一第七电阻,连接于一电源端与该第一晶体管的该漏极之间;
一第二晶体管,具有作为该第二级差动放大器的该第二输入端的一栅极、连接该电流源的该第一端的一源极与作为该第二级差动放大器的该第二输出端的一漏极;以及
一第八电阻,连接于该电源端与该第二晶体管的该漏极之间。
其中该第二级源极随耦器包括:
一第一晶体管,具有作为该第二级源极随耦器的该第一输入端的一栅极、作为该第二级源极随耦器的该第一输出端的一源极与连接一电源端的一漏极;
一第二晶体管,具有连接一偏压的一栅极、连接一地端的一源极与连接该第一晶体管的该源极的一漏极;
一第三晶体管,具有作为该第二级源极随耦器的该第二输入端的一栅极、作为该第二级源极随耦器的该第二输出端的一源极与连接该电源端的一漏极;以及
一第四晶体管,具有连接该偏压的一栅极、连接该地端的一源极与连接该第三晶体管的该源极的一漏极。
其中还包括:
一第一晶体管,耦接于该第一级差动放大器的该第一输出端与该第一级源极随耦器的该第一输入端之间;
一第二晶体管,耦接于该第一级源极随耦器的该第一输入端与该地端之间;
一第三晶体管,耦接于该第一级差动放大器的该第二输出端与该第一级源极随耦器的该第二输入端之间;以及
一第四晶体管,耦接于该第一级源极随耦器的该第二输入端与该地端之间。
其中还包括:
一第五晶体管,耦接于该第二级差动放大器的该第一输出端与该第二级源极随耦器的该第一输入端之间;
一第六晶体管,耦接于该第二级源极随耦器的该第一输入端与该地端之间;
一第七晶体管,耦接于该第二级差动放大器的该第二输出端与该第二级源极随耦器的该第二输入端之间;以及
一第八晶体管,耦接于该第二级源极随耦器的该第二输入端与该地端之间。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特以较佳实施例,并配合附图,作详细说明如下,其中:
图1是显示已知应用于UWB标准的宽频低噪声差动放大器。
图2是显示已知应用于多重通讯标准的宽频低噪声差动放大器。
图3是显示根据本发明第一实施例的一种差动回馈放大电路。
图4是显示图3电路的方块示意图。
图5是显示根据本发明第二实施例的一种差动回馈放大电路。
图6是显示图5电路的方块示意图。
图7是显示根据本发明第三实施例的一种差动回馈放大电路。
图8是显示根据本发明第四实施例的一种差动回馈放大电路。
具体实施方式
请参考图3与图4所示,图3是根据本发明第一实施例的一种差动回馈放大电路,图4则为图3电路的方块示意图。图中,差动回馈放大电路包括差动放大器30、源极随耦器40、电阻33、43与电容34、44。
其中,差动放大器30包括晶体管31、41与电阻36、46,源极随耦器40包括晶体管32、35、42与45。晶体管31的栅极311与晶体管41的栅极411是分别作为差动放大器30的第一输入端Vin1与第二输入端Vin2,晶体管31的源极312与晶体管41的源极412均连接至电路的地端Vss,而晶体管31的漏极313(也就是差动放大器30的第一输出端)与晶体管41的漏极413(也就是差动放大器30的第二输出端),则分别经由电阻36与46连接至电路的电源端Vdd。
因此,晶体管31、41与电阻36、46乃形成一差动放大器30,可将差动信号由第一输入端Vin1与第二输入端Vin2输入,并由晶体管31的漏极313(也就是差动放大器30的第一输出端)与晶体管41的漏极413(也就是差动放大器30的第二输出端)输出。
晶体管35的栅极351与晶体管45的栅极451均连接至一偏压Vb,以分别作为源极随耦器40的第一端电流源与第二端电流源。晶体管32的栅极321与晶体管42的栅极421,是分别作为源极随耦器40的第一输入端与第二输入端,并分别连接至差动放大器30的第一输出端(也就是晶体管31的漏极313)与第二输出端(也就是晶体管41的漏极413)。晶体管32的漏极323与晶体管42的漏极423均连接至电路的电源端Vdd,晶体管32的源极322与晶体管42的源极422,则分别连接至晶体管35的漏极353与晶体管45的漏极453,以分别作为源极随耦器40的第一输出端Vout1与第二输出端Vout2。
此外,源极随耦器40的第一输出端Vout1与第二输出端Vout2,分别经由电阻33与43连接至差动放大器30的第一输入端Vin1与第二输入端Vin2,以形成此差动回馈放大电路的回馈回路。而晶体管35的源极352与晶体管45的源极452,则均连接至电路的地端Vss。
此一电路特别的是,源极随耦器40的第一端电流源栅极(也就是晶体管35的栅极351)与源极随耦器40的第二输入端(也就是晶体管42的栅极421)之间,耦接有一电容34,而源极随耦器40的第二端电流源栅极(也就是晶体管45的栅极451)与源极随耦器40的第一输入端(也就是晶体管32的栅极321)之间,亦耦接有一电容44。此两交叉耦合的电容34与44,具有提升此差动回馈放大电路的频宽与增益的功效。
请参考图5与图6所示,图5是根据本发明第二实施例的一种差动回馈放大电路,图6则为图5电路的方块示意图。图中,差动回馈放大电路包括差动放大器50与70、源极随耦器60与80、电阻53、63、73、74、83、84与电容54、64。
其中,差动放大器50包括晶体管51、61与电阻56、66,源极随耦器60包括晶体管52、55、62与65。晶体管51的栅极511与晶体管61的栅极611是分别作为差动放大器50的第一输入端Vin1与第二输入端Vin2,晶体管51的源极512与晶体管61的源极612分别经由电阻74与84连接至电路的地端Vss,而晶体管51的漏极513(也就是差动放大器50的第一输出端)与晶体管61的漏极613(也就是差动放大器50的第二输出端),则分别经由电阻56与66连接至电路的电源端Vdd。
因此,晶体管51、61与电阻56、66乃形成一差动放大器50,可将差动信号由第一输入端Vin1与第二输入端Vin2输入,并由晶体管51的漏极513(也就是差动放大器50的第一输出端)与晶体管61的漏极613(也就是差动放大器50的第二输出端)输出放大信号。
晶体管55的栅极551与晶体管65的栅极651均连接至一偏压Vb,以分别作为源极随耦器60的第一端电流源与第二端电流源。晶体管52的栅极521与晶体管62的栅极621,是分别作为源极随耦器60的第一输入端与第二输入端,并分别连接至差动放大器50的第一输出端(也就是晶体管51的漏极513)与第二输出端(也就是晶体管61的漏极613)。晶体管52的漏极523与晶体管62的漏极623均连接至电路的电源端Vdd,晶体管52的源极522与晶体管62的源极622,则分别连接至晶体管55的漏极553与晶体管65的漏极653,以分别作为源极随耦器60的第一输出端与第二输出端。
此外,源极随耦器60的第一输出端(也就是晶体管52的源极522)与第二输出端(也就是晶体管62的源极622),分别经由电阻53与63连接至差动放大器50的第一输入端Vin1与第二输入端Vin2,以形成此差动回馈放大电路的第一回馈回路。而晶体管55的源极552与晶体管65的源极652,则均连接至电路的地端Vss。
除了晶体管51的源极512(亦即第一端源极)与晶体管61的源极612(亦即第二端源极),分别经由电阻74与84连接至电路的地端Vss,是与图3、图4的晶体管31的源极312与晶体管41的源极412直接连接至电路的地端Vss不同的外,本实施例的差动回馈放大电路还包括一第二级差动放大器70与一第二级源极随耦器80。
其中,第二级差动放大器70包括晶体管71、81、电流源77与电阻76、86,第二级源极随耦器80包括晶体管72、75、82与85。晶体管71的栅极711与晶体管81的栅极811是分别作为第二级差动放大器70的第一输入端与第二输入端,并分别连接至源极随耦器60的第一输出端(也就是晶体管52的源极522)与第二输出端(也就是晶体管62的源极622)。晶体管71的源极712与晶体管81的源极812均经由电流源77连接至电路的地端Vss,而晶体管71的漏极713(也就是第二级差动放大器70的第一输出端)与晶体管81的漏极813(也就是第二级差动放大器70的第二输出端),则分别经由电阻76与86连接至电路的电源端Vdd。
因此,晶体管71、81、电流源77与电阻76、86乃形成第二级差动放大器70,可将源极随耦器60的第一输出端与第二输出端输出的差动信号,放大后由晶体管71的漏极713(也就是差动放大器70的第一输出端)与晶体管81的漏极813(也就是差动放大器70的第二输出端)输出。
晶体管75的栅极751与晶体管85的栅极851均连接至一偏压Vb,以分别作为第二级源极随耦器80的第一端电流源与第二端电流源。晶体管72的栅极721与晶体管82的栅极821,是分别作为第二级源极随耦器80的第一输入端与第二输入端,并分别连接至第二级差动放大器70的第一输出端(也就是晶体管71的漏极713)与第二输出端(也就是晶体管81的漏极813)。晶体管72的漏极723与晶体管82的漏极823均连接至电路的电源端Vdd,晶体管72的源极722与晶体管82的源极822,则分别连接至晶体管75的漏极753与晶体管85的漏极853,以分别作为第二级源极随耦器80的第一输出端与第二输出端。
此外,第二级源极随耦器80的第一输出端(也就是晶体管72的源极722)与第二输出端(也就是晶体管82的源极822),分别经由电阻73与83连接至差动放大器50的晶体管51的源极512(亦即第一端源极)与晶体管61的源极612(亦即第二端源极),以形成此差动回馈放大电路的第二回馈回路。而晶体管75的源极752与晶体管85的源极852,则均连接至电路的地端Vss。
此一电路特别的是,源极随耦器60的第一端电流源栅极(也就是晶体管55的栅极551)与源极随耦器60的第二输入端(也就是晶体管62的栅极621)之间,耦接有一电容54,而源极随耦器60的第二端电流源栅极(也就是晶体管65的栅极651)与源极随耦器60的第一输入端(也就是晶体管52的栅极521)之间,亦耦接有一电容64。此两交叉耦合的电容54与64,具有进一步提升此差动回馈放大电路的频宽与增益的功效。
请参考图7所示,其为根据本发明第三实施例的一种差动回馈放大电路。本实施例的电路与图5的电路大致均相同,所不同的是在第一级差动放大器的第一输出端1513与第一级源极随耦器的第一输入端1521间,连接一电阻1580,并于电源端Vdd与第一级源极随耦器的第一输入端1521间,连接一电容1590。另外,也在第一级差动放大器的第二输出端1613与第一级源极随耦器的第二输入端1621间,连接一电阻1585,并于电源端Vdd与第一级源极随耦器的第二输入端1621间,连接一电容1595。此作法的原因是由于图5电路的交叉耦合电容54与64仍有可能因所需的电容值太大,导致占用过多的芯片面积,故利用电容1590与1595来并联分压,以将交叉耦合电容54与64的效果提升。
请参考图8所示,其为根据本发明第四实施例的一种差动回馈放大电路。本实施例的电路与图5的电路亦大致均相同,所不同的是在第一级差动放大器的第一输出端2513与第一级源极随耦器的第一输入端2521间,连接一晶体管2580,并于第一级源极随耦器的第一输入端2521与地端Vss间,连接一晶体管2590,以及在第二级差动放大器的第一输出端2713与第二级源极随耦器的第一输入端2721间,连接一晶体管2581,并于第二级源极随耦器的第一输入端2721与地端Vss间,连接一晶体管2591。另外,也在第一级差动放大器的第二输出端2613与第一级源极随耦器的第二输入端2621间,连接一晶体管2585,并于第一级源极随耦器的第二输入端2621与地端Vss间,连接一晶体管2595,以及在第二级差动放大器的第二输出端2813与第二级源极随耦器的第二输入端2821间,连接一晶体管2586,并于第二级源极随耦器的第二输入端2821与地端Vss间,连接一晶体管2596。此作法不仅可提供如图7的分压电容1590与1595的并联分压效果,以将交叉耦合电容54与64的效果提升外,更可作为切断电阻回馈的开关电路。
经实验证明,此具有交叉耦合电容的差动回馈放大电路,确实可达成提升放大电路的频宽与增益的功效。此外,更能抑低电路输出的噪声,且其消耗功率低,所占用的集成电路的面积,也因为无须使用占有大面积的电感,来作为提升放大电路的频宽与增益的组件,使得缩小集成电路的大小的目标得以实现。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技术者,在不脱离本发明的精神和范围内所作的各种更动与润饰,亦属本发明的范围。因此,本发明的保护范围当视后附的申请专利范围所界定的为准。
Claims (8)
1.一种具有交叉耦合电容的差动回馈放大电路,其特征在于,包括:
一第一级差动放大器,具有一第一输入端、一第二输入端、一第一输出端与一第二输出端;
一第一级源极随耦器,具有耦接该第一级差动放大器的该第一输出端的一第一输入端、耦接该第一级差动放大器的该第二输出端的一第二输入端、一第一端电流源栅极、一第二端电流源栅极、一第一输出端与一第二输出端;
一第一电阻,耦接于该第一级源极随耦器的该第一输出端与该第一级差动放大器的该第一输入端之间;
一第二电阻,耦接于该第一级源极随耦器的该第二输出端与该第一级差动放大器的该第二输入端之间;
一第一电容,耦接于该第一级源极随耦器的该第一端电流源栅极与该第一级源极随耦器的该第二输入端之间;以及
一第二电容,耦接于该第一级源极随耦器的该第二端电流源栅极与该第一级源极随耦器的该第一输入端之间。
2.如权利要求1所述的具有交叉耦合电容的差动回馈放大电路,其特征在于,其中该第一级差动放大器包括:
一第一晶体管,具有作为该第一级差动放大器的该第一输入端的一栅极、连接一地端的一源极与作为该第一级差动放大器的该第一输出端的一漏极;
一第三电阻,连接于一电源端与该第一晶体管的该漏极之间;
一第二晶体管,具有作为该第一级差动放大器的该第二输入端的一栅极、连接该地端的一源极与作为该第一级差动放大器的该第二输出端的一漏极;以及
一第四电阻,连接于该电源端与该第二晶体管的该漏极之间。
3.如权利要求1所述的具有交叉耦合电容的差动回馈放大电路,其特征在于,其中该第一级源极随耦器包括:
一第一晶体管,具有作为该第一级源极随耦器的该第一输入端的一栅极、作为该第一级源极随耦器的该第一输出端的一源极与连接一电源端的一漏极;
一第二晶体管,具有连接一偏压以作为该第一端电流源栅极的一栅极、连接一地端的一源极与连接该第一晶体管的该源极的一漏极;
一第三晶体管,具有作为该第一级源极随耦器的该第二输入端的一栅极、作为该第一级源极随耦器的该第二输出端的一源极与连接该电源端的一漏极;以及
一第四晶体管,具有连接该偏压以作为该第二端电流源栅极的一栅极、连接该地端的一源极与连接该第三晶体管的该源极的一漏极。
4.如权利要求1所述的具有交叉耦合电容的差动回馈放大电路,其特征在于,其中该第一级差动放大器具有一第一端源极与一第二端源极,该差动回馈放大电路还包括:
一第二级差动放大器,具有耦接于该第一级源极随耦器的该第一输出端的一第一输入端、耦接于该第一级源极随耦器的该第二输出端的一第二输入端、一第一输出端与一第二输出端;
一第二级源极随耦器,具有耦接该第二级差动放大器的该第一输出端的一第一输入端、耦接该第二级差动放大器的该第二输出端的一第二输入端、一第一输出端与一第二输出端;
一第三电阻,耦接于该第二级源极随耦器的该第一输出端与该第一级差动放大器的该第一端源极;
一第四电阻,连接于该第一级差动放大器的该第一端源极与一地端之间;
一第五电阻,耦接于该第二级源极随耦器的该第二输出端与该第一级差动放大器的该第二端源极;以及
一第六电阻,连接于该第一级差动放大器的该第二端源极与该地端之间。
5.如权利要求4所述的具有交叉耦合电容的差动回馈放大电路,其特征在于,其中该第二级差动放大器包括:
一电流源,具有一第一端与连接该地端的一第二端;
一第一晶体管,具有作为该第二级差动放大器的该第一输入端的一栅极、连接该电流源的该第一端的一源极与作为该第二级差动放大器的该第一输出端的一漏极;
一第七电阻,连接于一电源端与该第一晶体管的该漏极之间;
一第二晶体管,具有作为该第二级差动放大器的该第二输入端的一栅极、连接该电流源的该第一端的一源极与作为该第二级差动放大器的该第二输出端的一漏极;以及
一第八电阻,连接于该电源端与该第二晶体管的该漏极之间。
6.如权利要求4所述的具有交叉耦合电容的差动回馈放大电路,其特征在于,其中该第二级源极随耦器包括:
一第一晶体管,具有作为该第二级源极随耦器的该第一输入端的一栅极、作为该第二级源极随耦器的该第一输出端的一源极与连接一电源端的一漏极;
一第二晶体管,具有连接一偏压的一栅极、连接一地端的一源极与连接该第一晶体管的该源极的一漏极;
一第三晶体管,具有作为该第二级源极随耦器的该第二输入端的一栅极、作为该第二级源极随耦器的该第二输出端的一源极与连接该电源端的一漏极;以及
一第四晶体管,具有连接该偏压的一栅极、连接该地端的一源极与连接该第三晶体管的该源极的一漏极。
7.如权利要求4所述的具有交叉耦合电容的差动回馈放大电路,其特征在于,其中还包括:
一第一晶体管,耦接于该第一级差动放大器的该第一输出端与该第一级源极随耦器的该第一输入端之间;
一第二晶体管,耦接于该第一级源极随耦器的该第一输入端与该地端之间;
一第三晶体管,耦接于该第一级差动放大器的该第二输出端与该第一级源极随耦器的该第二输入端之间;以及
一第四晶体管,耦接于该第一级源极随耦器的该第二输入端与该地端之间。
8.如权利要求7所述的具有交叉耦合电容的差动回馈放大电路,其特征在于,其中还包括:
一第五晶体管,耦接于该第二级差动放大器的该第一输出端与该第二级源极随耦器的该第一输入端之间;
一第六晶体管,耦接于该第二级源极随耦器的该第一输入端与该地端之间;
一第七晶体管,耦接于该第二级差动放大器的该第二输出端与该第二级源极随耦器的该第二输入端之间;以及
一第八晶体管,耦接于该第二级源极随耦器的该第二输入端与该地端之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710097700A CN101295964B (zh) | 2007-04-28 | 2007-04-28 | 具有交叉耦合电容的差动回馈放大电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710097700A CN101295964B (zh) | 2007-04-28 | 2007-04-28 | 具有交叉耦合电容的差动回馈放大电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101295964A CN101295964A (zh) | 2008-10-29 |
CN101295964B true CN101295964B (zh) | 2010-05-26 |
Family
ID=40066033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710097700A Expired - Fee Related CN101295964B (zh) | 2007-04-28 | 2007-04-28 | 具有交叉耦合电容的差动回馈放大电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101295964B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105099381A (zh) * | 2014-05-23 | 2015-11-25 | 联咏科技股份有限公司 | 运算放大器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105720928B (zh) * | 2016-01-22 | 2018-08-03 | 西安电子科技大学 | 一种两级差动低噪声放大器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5652545A (en) * | 1995-06-22 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
CN1859000A (zh) * | 2005-05-08 | 2006-11-08 | 中国科学院半导体研究所 | 反馈型全差分调制器 |
-
2007
- 2007-04-28 CN CN200710097700A patent/CN101295964B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5652545A (en) * | 1995-06-22 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
CN1859000A (zh) * | 2005-05-08 | 2006-11-08 | 中国科学院半导体研究所 | 反馈型全差分调制器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105099381A (zh) * | 2014-05-23 | 2015-11-25 | 联咏科技股份有限公司 | 运算放大器 |
CN105099381B (zh) * | 2014-05-23 | 2018-12-14 | 联咏科技股份有限公司 | 运算放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN101295964A (zh) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102287445B1 (ko) | 저잡음 증폭기를 바이패스하는 시스템 및 방법 | |
CN101420203B (zh) | 低噪声放大器电路 | |
US6674337B2 (en) | Concurrent multi-band low noise amplifier architecture | |
US10931246B2 (en) | High-frequency amplifier circuitry and semiconductor device | |
CN114567266B (zh) | 一种低功耗低噪声宽带放大器 | |
CN216390924U (zh) | 超宽带通信标准的低噪声放大器和射频芯片 | |
Ma et al. | A 30GHz 2dB NF low noise amplifier for Ka-band applications | |
CN108809262B (zh) | 一种可重构的低功耗低成本支持多频多模的接收机前端 | |
KR100789918B1 (ko) | 광대역 저잡음 증폭기의 입력 매칭 회로 | |
CN104753470A (zh) | X频段低噪声放大器 | |
CN102332877A (zh) | 一种带有片上有源Balun的差分CMOS多模低噪声放大器 | |
Wang et al. | A 90nm CMOS low noise amplifier using noise neutralizing for 3.1-10.6 GHz UWB system | |
US6801088B2 (en) | Dual gate low noise amplifier | |
CN101295964B (zh) | 具有交叉耦合电容的差动回馈放大电路 | |
Wang et al. | A high-gain CMOS LNA for 2.4/5.2-GHz WLAN applications | |
CN214675077U (zh) | 接收机及其放大器 | |
US20210119586A1 (en) | Operational Amplifier, Radio Frequency Circuit, and Electronic Device | |
US20200220503A1 (en) | Low noise amplifier and semiconductor device | |
Luo et al. | A 21-41 GHz Compact Wideband Low-Noise Amplifier Based on Transformer-Feedback Technique in 65-nm CMOS | |
TWI330934B (zh) | ||
CN111654247A (zh) | 一种采用电流复用和电压合路的宽带低噪声放大器 | |
CN215420203U (zh) | 一种基于cmos结构的宽带高线性低噪声放大器电路 | |
CN212572484U (zh) | 一种采用电流复用和电压合路的宽带低噪声放大器 | |
Ko et al. | A 0.4-1.2 GHz Reconfigurable CMOS Power Amplifier for 802.11 ah/af Applications | |
Jung et al. | Low-power and low NF V-band down-converter in 0.13 µm CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20081107 Address after: Taiwan Hsinchu Science Industrial Park, Hsinchu County, No. 13, No. 2, innovation road Applicant after: Novatek Microelectronics Corp. Address before: Hsinchu City, Taiwan, China Applicant before: CHEERTEK INCORPORATION |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100526 Termination date: 20130428 |