JPH06334448A - ソースフォロワ回路 - Google Patents
ソースフォロワ回路Info
- Publication number
- JPH06334448A JPH06334448A JP5327701A JP32770193A JPH06334448A JP H06334448 A JPH06334448 A JP H06334448A JP 5327701 A JP5327701 A JP 5327701A JP 32770193 A JP32770193 A JP 32770193A JP H06334448 A JPH06334448 A JP H06334448A
- Authority
- JP
- Japan
- Prior art keywords
- source follower
- source
- fet
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は両相信号で動作するソースフォロワ
回路の高周波特性を向上することを目的とする。 【構成】 ソースフォロワＦＥＴのソース端子が、逆位
相信号を処理するためのソースフォロワ段の電流源ＦＥ
Ｔのゲート電極に、容量を介して結合されている。ま
た、電流源ＦＥＴのゲート幅をソースフォロワＦＥＴの
ゲート幅より狭くすると共に、そのゲート幅比を適切に
定める。 【効果】 １０ＧＨz の入力信号時の出力振幅で評価し
た結果、従来０．６Ｖであったものが１．０Ｖ以上と、
５０％以上向上した。
回路の高周波特性を向上することを目的とする。 【構成】 ソースフォロワＦＥＴのソース端子が、逆位
相信号を処理するためのソースフォロワ段の電流源ＦＥ
Ｔのゲート電極に、容量を介して結合されている。ま
た、電流源ＦＥＴのゲート幅をソースフォロワＦＥＴの
ゲート幅より狭くすると共に、そのゲート幅比を適切に
定める。 【効果】 １０ＧＨz の入力信号時の出力振幅で評価し
た結果、従来０．６Ｖであったものが１．０Ｖ以上と、
５０％以上向上した。
Description
【０００１】
【産業上の利用分野】本発明は、ソースフォロワ回路及
びそれを用いたＳＣＦＬ回路に関する。
びそれを用いたＳＣＦＬ回路に関する。
【０００２】
【従来の技術】近年、光通信システムなどの超高速通信
システム用ＩＣの開発が盛んである。これらの超高速Ｉ
Ｃは主に、高速性に優れたＧａＡｓＩＣが用いられてい
る。
システム用ＩＣの開発が盛んである。これらの超高速Ｉ
Ｃは主に、高速性に優れたＧａＡｓＩＣが用いられてい
る。
【０００３】ＧａＡｓＩＣの基本回路は多種存在する
が、代表的なものとしてはＤＣＦＬ（Direct Coupled F
ET Logic）回路とＳＣＦＬ（Source Coupled FET Logi
c）回路が挙げられる。
が、代表的なものとしてはＤＣＦＬ（Direct Coupled F
ET Logic）回路とＳＣＦＬ（Source Coupled FET Logi
c）回路が挙げられる。
【０００４】超高速の領域においてはＳＣＦＬが適して
いる。その主な理由は論理能力が大きいことである。す
なわち、少ないゲート数で複雑な論理回路を実現できる
点、もう一つには、負荷駆動能力に優れている点が挙げ
られる。論理能力が大きいので超高速回路の主要な回路
要素であるＴ型フリップフロップ（ＴＦＦ）やＤ型フリ
ップフロップ（ＤＦＦ）を２ゲートで構成でき、これが
高速性を優れたものにしている。
いる。その主な理由は論理能力が大きいことである。す
なわち、少ないゲート数で複雑な論理回路を実現できる
点、もう一つには、負荷駆動能力に優れている点が挙げ
られる。論理能力が大きいので超高速回路の主要な回路
要素であるＴ型フリップフロップ（ＴＦＦ）やＤ型フリ
ップフロップ（ＤＦＦ）を２ゲートで構成でき、これが
高速性を優れたものにしている。
【０００５】さて、ＳＣＦＬ回路は、差動増幅器からな
るスイッチング段と、次段ＦＥＴを飽和領域で動作させ
るためのレベルシフト用のソースフォロワ段から構成さ
れている。また超高速動作を目的とする場合は、動作マ
ージン・動作速度向上の観点から、両相信号入力・両相
信号出力で動作させることが一般的である。代表的な従
来のＳＣＦＬインバータの回路図を図５に示す。この回
路は、スイッチング段１０とソースフォロワ段２０とで
構成されている。
るスイッチング段と、次段ＦＥＴを飽和領域で動作させ
るためのレベルシフト用のソースフォロワ段から構成さ
れている。また超高速動作を目的とする場合は、動作マ
ージン・動作速度向上の観点から、両相信号入力・両相
信号出力で動作させることが一般的である。代表的な従
来のＳＣＦＬインバータの回路図を図５に示す。この回
路は、スイッチング段１０とソースフォロワ段２０とで
構成されている。
【０００６】このようなＳＣＦＬ回路において、高速で
動作する場合に問題となるのは、ソースフォロワ段のゲ
インが小さいということである。ソースフォロワ段は、
その回路構成から、ＤＣ的なゲインは１以下である。さ
らに、図５のようにソースフォロワＦＥＴＱs1，Ｑs2と
出力端子ＤＯＵＴ１，ＤＯＵＴ２の間にレベルシフト・
ダイオードＤ1a，Ｄ1b，Ｄ2a，Ｄ2bが存在する場合、ダ
イオードの直列抵抗が出力端子につながる容量性負荷と
ＣＲ遅延を生じるため、高速で動作する場合のゲインが
いっそう低下する。この結果、従来のＳＣＦＬ回路にお
いては１０ＧＨz 程度の信号処理が困難であった。
動作する場合に問題となるのは、ソースフォロワ段のゲ
インが小さいということである。ソースフォロワ段は、
その回路構成から、ＤＣ的なゲインは１以下である。さ
らに、図５のようにソースフォロワＦＥＴＱs1，Ｑs2と
出力端子ＤＯＵＴ１，ＤＯＵＴ２の間にレベルシフト・
ダイオードＤ1a，Ｄ1b，Ｄ2a，Ｄ2bが存在する場合、ダ
イオードの直列抵抗が出力端子につながる容量性負荷と
ＣＲ遅延を生じるため、高速で動作する場合のゲインが
いっそう低下する。この結果、従来のＳＣＦＬ回路にお
いては１０ＧＨz 程度の信号処理が困難であった。
【０００７】
【発明が解決しようとする課題】以上述べたように、Ｓ
ＣＦＬ回路を構成するソースフォロワ回路は、その周波
数特性の悪さからＳＣＦＬ回路の最高動作周波数を制限
していた。
ＣＦＬ回路を構成するソースフォロワ回路は、その周波
数特性の悪さからＳＣＦＬ回路の最高動作周波数を制限
していた。
【０００８】本発明は、ソースフォロワ回路の周波数特
性を改善し、ひいてはＳＣＦＬ回路の最高動作周波数を
向上させることを目的とする。
性を改善し、ひいてはＳＣＦＬ回路の最高動作周波数を
向上させることを目的とする。
【０００９】
【課題を解決するための手段】以上のような問題を解決
するために、本発明においては、両相信号で動作する一
対のソースフォロワ回路において、信号が入力されるソ
ースフォロワＦＥＴのソースと反対位相信号を処理する
ソースフォロワ段の電流源ＦＥＴのゲートとの間に、そ
れぞれカップリング容量を設けている。
するために、本発明においては、両相信号で動作する一
対のソースフォロワ回路において、信号が入力されるソ
ースフォロワＦＥＴのソースと反対位相信号を処理する
ソースフォロワ段の電流源ＦＥＴのゲートとの間に、そ
れぞれカップリング容量を設けている。
【００１０】また、ソースフォロワＦＥＴのゲート幅に
対する電流源ＦＥＴのゲート幅の比が１未満で、かつ、
ゲインが３ｄＢ減衰する高域側の周波数が最大又は最大
近辺となるように電流源ＦＥＴのゲート幅を定めてい
る。
対する電流源ＦＥＴのゲート幅の比が１未満で、かつ、
ゲインが３ｄＢ減衰する高域側の周波数が最大又は最大
近辺となるように電流源ＦＥＴのゲート幅を定めてい
る。
【００１１】
【作用】本発明に関わる両相信号動作のソースフォロワ
回路では、入力信号が論理レベルのＬｏｗからＨｉｇｈ
（以下、論理レベルの、を省略する）に変化する場合、
ソースフォロワＦＥＴのソース端子もＬｏｗからＨｉｇ
ｈに変化する。このとき反対位相の信号を処理するソー
スフォロワ段の電流源ＦＥＴの電流量が増加するため、
その出力端子の電位が高速に放電され、ＨｉｇｈからＬ
ｏｗに変化する。また、入力信号がＨｉｇｈからＬｏｗ
に変化する場合は、ソースフォロワＦＥＴのソース端子
もＨｉｇｈからＬｏｗに変化する。このとき反対位相の
信号を処理するソースフォロワ段の電流源ＦＥＴの電流
量が減少するため、その出力電位は高速に充電され、Ｌ
ｏｗからＨｉｇｈに変化する。
回路では、入力信号が論理レベルのＬｏｗからＨｉｇｈ
（以下、論理レベルの、を省略する）に変化する場合、
ソースフォロワＦＥＴのソース端子もＬｏｗからＨｉｇ
ｈに変化する。このとき反対位相の信号を処理するソー
スフォロワ段の電流源ＦＥＴの電流量が増加するため、
その出力端子の電位が高速に放電され、ＨｉｇｈからＬ
ｏｗに変化する。また、入力信号がＨｉｇｈからＬｏｗ
に変化する場合は、ソースフォロワＦＥＴのソース端子
もＨｉｇｈからＬｏｗに変化する。このとき反対位相の
信号を処理するソースフォロワ段の電流源ＦＥＴの電流
量が減少するため、その出力電位は高速に充電され、Ｌ
ｏｗからＨｉｇｈに変化する。
【００１２】また、電流源ＦＥＴのゲート幅をソースフ
ォロワＦＥＴのゲート幅より狭くすることにより、電流
源ＦＥＴの入力容量に対して、カップリング容量の容量
値が相対的に大きくなり、ゲート幅比を適切に定めるこ
とによって、電流源ＦＥＴのゲート電極における振幅を
増大させることができる。
ォロワＦＥＴのゲート幅より狭くすることにより、電流
源ＦＥＴの入力容量に対して、カップリング容量の容量
値が相対的に大きくなり、ゲート幅比を適切に定めるこ
とによって、電流源ＦＥＴのゲート電極における振幅を
増大させることができる。
【００１３】
【実施例】図１に、本発明による両相信号動作のソース
フォロワ回路の回路図を示す。両相信号である２つの入
力信号ＩＮ１，ＩＮ２を受けるソースフォロワＦＥＴＱ
s1，Ｑs2、レベルシフト手段ＬＶ１，ＬＶ２、電流源Ｆ
ＥＴＱc1，Ｑc2は従来のソースフォロワ回路と同じであ
る。本発明のソースフォロワ回路においては、それぞれ
のソースフォロワＦＥＴのソースであるノードＮ１，Ｎ
２が、カップリング容量であるＣ２，Ｃ１を介して電流
源ＦＥＴＱc2，Ｑc1のゲート電極に接続されている。Ｒ
1U，Ｒ1D，Ｒ2U，Ｒ2Dは電流源ＦＥＴＱc1，Ｑc2のゲー
トにＤＣ電位を供給するためのものである。
フォロワ回路の回路図を示す。両相信号である２つの入
力信号ＩＮ１，ＩＮ２を受けるソースフォロワＦＥＴＱ
s1，Ｑs2、レベルシフト手段ＬＶ１，ＬＶ２、電流源Ｆ
ＥＴＱc1，Ｑc2は従来のソースフォロワ回路と同じであ
る。本発明のソースフォロワ回路においては、それぞれ
のソースフォロワＦＥＴのソースであるノードＮ１，Ｎ
２が、カップリング容量であるＣ２，Ｃ１を介して電流
源ＦＥＴＱc2，Ｑc1のゲート電極に接続されている。Ｒ
1U，Ｒ1D，Ｒ2U，Ｒ2Dは電流源ＦＥＴＱc1，Ｑc2のゲー
トにＤＣ電位を供給するためのものである。
【００１４】図２は本発明の第２実施例として、本発明
によるソースフォロワ回路をＳＣＦＬ回路によるインバ
ータに適用した例を示す。
によるソースフォロワ回路をＳＣＦＬ回路によるインバ
ータに適用した例を示す。
【００１５】本発明の効果を検証するために、次のよう
な比較検討を行った。すなわち、図５に示す従来例、図
２に示す本発明実施例のほかに、図３(a),(b),(c) に示
すような、電流源ＦＥＴのゲートに結合させるノードを
変化させたＳＣＦＬインバータの、１０ＧＨz の信号入
力に対する出力振幅を評価した。ここで、図３(a) はス
イッチング段の出力段であるノードＮＳ１，ＮＳ２に接
続した場合、図３(b)はソースフォロワ段のソースフォ
ロワＦＥＴのソースから、レベルシフト・ダイオード１
段を介したノードＮＬ１，ＮＬ２に接続した場合、図３
(c) は出力端子ＤＯＵＴ１，ＤＯＵＴ２に接続した場合
である。
な比較検討を行った。すなわち、図５に示す従来例、図
２に示す本発明実施例のほかに、図３(a),(b),(c) に示
すような、電流源ＦＥＴのゲートに結合させるノードを
変化させたＳＣＦＬインバータの、１０ＧＨz の信号入
力に対する出力振幅を評価した。ここで、図３(a) はス
イッチング段の出力段であるノードＮＳ１，ＮＳ２に接
続した場合、図３(b)はソースフォロワ段のソースフォ
ロワＦＥＴのソースから、レベルシフト・ダイオード１
段を介したノードＮＬ１，ＮＬ２に接続した場合、図３
(c) は出力端子ＤＯＵＴ１，ＤＯＵＴ２に接続した場合
である。
【００１６】この比較検討の結果を以下の表に示す。
【００１７】
【表１】 まず従来例においては内部ノードＮＳ１，ＮＳ２の振幅
はほぼ設計値（１．０Ｖ）通りの値となっているもの
の、ソースフォロワ段を介した後の出力振幅は０．６Ｖ
程度と大幅に減衰してしまっている。また、比較例１の
スイッチング段の出力を結合させた場合のものは、スイ
ッチング段の振幅そのものが０．７Ｖ程度に劣化してし
まっている。これはカップリング容量を介してソースフ
ォロワ段の電流源ＦＥＴのゲート容量がスイッチング段
の負荷として見えるためである。
はほぼ設計値（１．０Ｖ）通りの値となっているもの
の、ソースフォロワ段を介した後の出力振幅は０．６Ｖ
程度と大幅に減衰してしまっている。また、比較例１の
スイッチング段の出力を結合させた場合のものは、スイ
ッチング段の振幅そのものが０．７Ｖ程度に劣化してし
まっている。これはカップリング容量を介してソースフ
ォロワ段の電流源ＦＥＴのゲート容量がスイッチング段
の負荷として見えるためである。
【００１８】これらに対して、本発明実施例では、スイ
ッチング段の振幅はそのまま（０．９５Ｖ）で、さらに
ソースフォロワ段の出力が１．０４Ｖと、１０ＧＨz の
周波数においても１以上のゲインを持っていることが分
かる。
ッチング段の振幅はそのまま（０．９５Ｖ）で、さらに
ソースフォロワ段の出力が１．０４Ｖと、１０ＧＨz の
周波数においても１以上のゲインを持っていることが分
かる。
【００１９】また、比較例２，３はそれぞれ実施例に対
してレベルシフト・ダイオードをそれぞれ１段及び２段
介したノードを結合した場合であるが、レベルシフト・
ダイオードの段数が増えるに従いソースフォロワ段のゲ
インが低下していることが分かる。これは、レベルシフ
ト・ダイオードの直列抵抗の存在によりＡＣゲインが劣
化、すなわち波形がなまり、この結果電流源ＦＥＴのゲ
ートに対する結合効果が弱くなるためである。
してレベルシフト・ダイオードをそれぞれ１段及び２段
介したノードを結合した場合であるが、レベルシフト・
ダイオードの段数が増えるに従いソースフォロワ段のゲ
インが低下していることが分かる。これは、レベルシフ
ト・ダイオードの直列抵抗の存在によりＡＣゲインが劣
化、すなわち波形がなまり、この結果電流源ＦＥＴのゲ
ートに対する結合効果が弱くなるためである。
【００２０】以上の結果から、ソースフォロワ段の電流
源ＦＥＴのゲートに結合させるのは、本発明実施例のよ
うにソースフォロワＦＥＴのソース側で、レベルシフト
・ダイオードを介さない端子が最も有効的である。
源ＦＥＴのゲートに結合させるのは、本発明実施例のよ
うにソースフォロワＦＥＴのソース側で、レベルシフト
・ダイオードを介さない端子が最も有効的である。
【００２１】尚、シミュレーションのモデルに用いたＭ
ＥＳＦＥＴは次の通りである。
ＥＳＦＥＴは次の通りである。
【００２２】半絶縁性ＧａＡｓ基板にＳi の選択イオン
注入により活性層を形成し、ゲートにタングステンを積
層したタングステンナイトライドを用いて構成されたＭ
ＥＳＦＥＴであり、ケート長０．３５μｍＰ層埋め込み
プロセスを用いて形成されたものである。
注入により活性層を形成し、ゲートにタングステンを積
層したタングステンナイトライドを用いて構成されたＭ
ＥＳＦＥＴであり、ケート長０．３５μｍＰ層埋め込み
プロセスを用いて形成されたものである。
【００２３】また、主な回路パラメータは次の通りであ
る。
る。
【００２４】ＳＣＦＬ回路を構成するスイッチングＦＥ
Ｔのオン時のゲート・ソース間電圧は０．３５Ｖであ
り、論理振幅の設計値は０．９Ｖである。
Ｔのオン時のゲート・ソース間電圧は０．３５Ｖであ
り、論理振幅の設計値は０．９Ｖである。
【００２５】電源電圧Ｖssは−５．２Ｖ、通常のＳＣＦ
Ｌ回路の定電流源回路に与えるバイアス電圧ＶB は−
４．５Ｖである。
Ｌ回路の定電流源回路に与えるバイアス電圧ＶB は−
４．５Ｖである。
【００２６】ＭＥＳＦＥＴのゲート幅は全て１８μｍで
ある。
ある。
【００２７】以上、ＧａＡｓＭＥＳＦＥＴを用いたＳＣ
ＦＬ回路におけるソースフォロワ回路について実施例を
示したが、ＳＣＦＬのような論理回路に限らず一般的な
ソースフォロワ回路として用いる場合においても同様の
効果が得られる。また同じ回路方式であるＳｉＥＣＬに
対しても本発明は有効である。
ＦＬ回路におけるソースフォロワ回路について実施例を
示したが、ＳＣＦＬのような論理回路に限らず一般的な
ソースフォロワ回路として用いる場合においても同様の
効果が得られる。また同じ回路方式であるＳｉＥＣＬに
対しても本発明は有効である。
【００２８】ところで、上記の各実施例、すなわち、図
１を用いて説明したソースフォロワ回路、あるいは、図
２のインバータ回路を構成するソースフォロワ回路は、
一方のソースフォロワ回路のソースフォロワＦＥＴのソ
ース電極と、他方のソースフォロワ回路の電流源ＦＥＴ
のゲート電極とがカップリング容量によって結合されて
いるため、便宜上、この回路をクロスカップルド・ソー
スフォロワ（以下、ＣＣＳＦと略記する）と呼ぶことに
する。
１を用いて説明したソースフォロワ回路、あるいは、図
２のインバータ回路を構成するソースフォロワ回路は、
一方のソースフォロワ回路のソースフォロワＦＥＴのソ
ース電極と、他方のソースフォロワ回路の電流源ＦＥＴ
のゲート電極とがカップリング容量によって結合されて
いるため、便宜上、この回路をクロスカップルド・ソー
スフォロワ（以下、ＣＣＳＦと略記する）と呼ぶことに
する。
【００２９】このＣＣＳＦは、従来のソースフォロワ回
路の電流源が静的に動作するのに対して、動的（アクテ
ィブ）に動作する。ＣＣＳＦが有効に動作するために
は、電流源ＦＥＴＱc1，Ｑc2のゲート容量に対してカッ
プリング容量Ｃ１，Ｃ２の容量値を十分に大きくする必
要がある。すなわち、カップリング容量Ｃ１，Ｃ２の容
量値が小さいと、電流源ＦＥＴＱc1，Ｑc2の振幅を大き
くするべき信号が与えられないからである。
路の電流源が静的に動作するのに対して、動的（アクテ
ィブ）に動作する。ＣＣＳＦが有効に動作するために
は、電流源ＦＥＴＱc1，Ｑc2のゲート容量に対してカッ
プリング容量Ｃ１，Ｃ２の容量値を十分に大きくする必
要がある。すなわち、カップリング容量Ｃ１，Ｃ２の容
量値が小さいと、電流源ＦＥＴＱc1，Ｑc2の振幅を大き
くするべき信号が与えられないからである。
【００３０】一方、電流源ＦＥＴが静的な動作しかしな
い従来のソースフォロワ回路においては、電流源ＦＥＴ
のゲート幅と、ソースフォロワＦＥＴのゲート幅とを同
じにするのが普通であった。もし、電流源ＦＥＴのゲー
ト幅をソースフォロワＦＥＴのゲート幅より小さく設定
したとすれば、出力波形の立上がり時間に比べて立下が
り時間が長くなってしまい高速性が劣化するからであ
る。
い従来のソースフォロワ回路においては、電流源ＦＥＴ
のゲート幅と、ソースフォロワＦＥＴのゲート幅とを同
じにするのが普通であった。もし、電流源ＦＥＴのゲー
ト幅をソースフォロワＦＥＴのゲート幅より小さく設定
したとすれば、出力波形の立上がり時間に比べて立下が
り時間が長くなってしまい高速性が劣化するからであ
る。
【００３１】そこで、発明者等は、図１又は図２に示し
たＣＣＳＦ中、電流源ＦＥＴＱc1，Ｑc2のゲート幅をソ
ースフォロワＦＥＴＱs1，Ｑs2のゲート幅より狭くする
ことを試みた。このようにすれば、電流駆動能力は低下
するが、この電流源ＦＥＴＱc1，Ｑc2の入力容量に対し
て、カップリング容量Ｃ１，Ｃ２が相対的に大きくな
り、電流源ＦＥＴＱc1，Ｑc2のゲート電極における振幅
が増大することが分かった。これはＣＣＳＦの周波数特
性の改善をもたらす。すなわちＣＣＳＦのゲインが３ｄ
Ｂ減衰する周波数が向上する。
たＣＣＳＦ中、電流源ＦＥＴＱc1，Ｑc2のゲート幅をソ
ースフォロワＦＥＴＱs1，Ｑs2のゲート幅より狭くする
ことを試みた。このようにすれば、電流駆動能力は低下
するが、この電流源ＦＥＴＱc1，Ｑc2の入力容量に対し
て、カップリング容量Ｃ１，Ｃ２が相対的に大きくな
り、電流源ＦＥＴＱc1，Ｑc2のゲート電極における振幅
が増大することが分かった。これはＣＣＳＦの周波数特
性の改善をもたらす。すなわちＣＣＳＦのゲインが３ｄ
Ｂ減衰する周波数が向上する。
【００３２】そしてヒースフォロワ部にＣＣＳＦを用い
たＳＣＦＬ回路の周波数特性が改善される事になる。
たＳＣＦＬ回路の周波数特性が改善される事になる。
【００３３】この有効性を検証するために、図２に示さ
れたＳＣＦＬインバータ回路の周波数特性を回路シミュ
レーションにより求めた。ＳＣＦＬインバータ回路の周
波数特性の優劣を比較する為ゲインがゼロｄＢとなる周
波数（ｆc ）を性能として用いた。この場合、電流源Ｆ
ＥＴＱc1，Ｑc2のゲート幅をＷcs、ソースフォロワＦＥ
ＴＱs1，Ｑs2のゲート幅をＷsfとし、その比Ｗcs／Ｗsf
と、この比に対応してゲインがゼロｄＢとなる高域側の
周波数ｆc との関係をプロットすると図４に示す結果が
得られた。これによると、ゲート幅比Ｗcs／Ｗsfが０．
６２のとき周波数ｆc は最大値１７．８ＧＨz をとり、
ゲート幅比Ｗcs／Ｗsfが１のときの周波数ｆc （＝１
５．６ＧＨz ）と比較すると、ゲインがゼロｄＢとなる
高域側の周波数が１４％向上することが分かる。ＣＣＳ
Ｆを用いたＳＣＦＬインバータ回路のｆc が最大値をと
る事は、すなわちＣＣＳＦのみの周波数特性においてゲ
インが３ｄＢ減衰する周波数が最大となっている事を意
味する。
れたＳＣＦＬインバータ回路の周波数特性を回路シミュ
レーションにより求めた。ＳＣＦＬインバータ回路の周
波数特性の優劣を比較する為ゲインがゼロｄＢとなる周
波数（ｆc ）を性能として用いた。この場合、電流源Ｆ
ＥＴＱc1，Ｑc2のゲート幅をＷcs、ソースフォロワＦＥ
ＴＱs1，Ｑs2のゲート幅をＷsfとし、その比Ｗcs／Ｗsf
と、この比に対応してゲインがゼロｄＢとなる高域側の
周波数ｆc との関係をプロットすると図４に示す結果が
得られた。これによると、ゲート幅比Ｗcs／Ｗsfが０．
６２のとき周波数ｆc は最大値１７．８ＧＨz をとり、
ゲート幅比Ｗcs／Ｗsfが１のときの周波数ｆc （＝１
５．６ＧＨz ）と比較すると、ゲインがゼロｄＢとなる
高域側の周波数が１４％向上することが分かる。ＣＣＳ
Ｆを用いたＳＣＦＬインバータ回路のｆc が最大値をと
る事は、すなわちＣＣＳＦのみの周波数特性においてゲ
インが３ｄＢ減衰する周波数が最大となっている事を意
味する。
【００３４】因みに、図５に示した従来のＳＣＦＬによ
るインバータ回路で、電流源ＦＥＴのゲート幅とソース
フォロワＦＥＴのゲート幅とを同じにした場合、ゲイン
がゼロｄＢとなる高域側の周波数ｆc は１３．３ＧＨz
であり、これと比較すれば、ゲインがゼロｄＢとなる高
域側の周波数が３４％向上する。
るインバータ回路で、電流源ＦＥＴのゲート幅とソース
フォロワＦＥＴのゲート幅とを同じにした場合、ゲイン
がゼロｄＢとなる高域側の周波数ｆc は１３．３ＧＨz
であり、これと比較すれば、ゲインがゼロｄＢとなる高
域側の周波数が３４％向上する。
【００３５】この回路シミュレーションを行った図２の
回路に対する設計パラメータは次の通りである。
回路に対する設計パラメータは次の通りである。
【００３６】ＳＣＦＬ回路を構成するスイッチングＦＥ
Ｔのオン時のゲート・ソース間電圧は０．３５Ｖであ
り、論理振幅の設計値は０．９Ｖである。電源電圧Ｖss
は−５．２Ｖ、通常のＳＣＦＬ回路の定電流源回路に与
えるバイアス電圧ＶB は−４．５Ｖである。差動部を構
成するＦＥＴのゲート幅は２８μｍであり、ソースフォ
ロワＦＥＴのゲート幅は全て５６μｍである。ファンア
ウト数は１である。ＦＥＴのしきい値は−０．２Ｖであ
る。カップリング容量は６０ｆＦである。
Ｔのオン時のゲート・ソース間電圧は０．３５Ｖであ
り、論理振幅の設計値は０．９Ｖである。電源電圧Ｖss
は−５．２Ｖ、通常のＳＣＦＬ回路の定電流源回路に与
えるバイアス電圧ＶB は−４．５Ｖである。差動部を構
成するＦＥＴのゲート幅は２８μｍであり、ソースフォ
ロワＦＥＴのゲート幅は全て５６μｍである。ファンア
ウト数は１である。ＦＥＴのしきい値は−０．２Ｖであ
る。カップリング容量は６０ｆＦである。
【００３７】また、シミュレーションに用いたＦＥＴの
デバイスモデルは下記のＦＥＴから測定により抽出した
ものである。すなわち、半絶縁性ＧａＡｓ基板にＳｉの
選択イオン注入により活性層を形成し、ゲートにタング
ステンとタングステンナイトライドの積層構造を用いて
構成されたＭＥＳＦＥＴであり、ゲート長が０．５μｍ
のＰ層埋めこみプロセスを用いて形成されたものであ
る。
デバイスモデルは下記のＦＥＴから測定により抽出した
ものである。すなわち、半絶縁性ＧａＡｓ基板にＳｉの
選択イオン注入により活性層を形成し、ゲートにタング
ステンとタングステンナイトライドの積層構造を用いて
構成されたＭＥＳＦＥＴであり、ゲート長が０．５μｍ
のＰ層埋めこみプロセスを用いて形成されたものであ
る。
【００３８】かくして、ソースフォロワＦＥＴのソース
と反対位相信号を処理するソースフォロワ段の電流源Ｆ
ＥＴのゲートとの間に、それぞれカップリング容量を設
ける場合、ソースフォロワＦＥＴのゲート幅に対する前
記電流源ＦＥＴのゲート幅の比が１以下で、かつ、ゲイ
ンが３ｄＢ減衰する高域側の周波数が最大又は最大近辺
になるように電流源ＦＥＴのゲート幅を定めることによ
って、周波数特性をいっそう向上させることができる。
と反対位相信号を処理するソースフォロワ段の電流源Ｆ
ＥＴのゲートとの間に、それぞれカップリング容量を設
ける場合、ソースフォロワＦＥＴのゲート幅に対する前
記電流源ＦＥＴのゲート幅の比が１以下で、かつ、ゲイ
ンが３ｄＢ減衰する高域側の周波数が最大又は最大近辺
になるように電流源ＦＥＴのゲート幅を定めることによ
って、周波数特性をいっそう向上させることができる。
【００３９】
【発明の効果】以上述べたように本発明によれば、ソー
スフォロワ回路の高周波領域での特性が大幅に向上す
る。この結果、ＳＣＦＬ回路のソースフォロワ段として
使用した場合には、従来技術ては実現不可能であった１
０ＧＨz 以上の信号を処理することが可能となる。
スフォロワ回路の高周波領域での特性が大幅に向上す
る。この結果、ＳＣＦＬ回路のソースフォロワ段として
使用した場合には、従来技術ては実現不可能であった１
０ＧＨz 以上の信号を処理することが可能となる。
【００４０】また、ソースフォロワＦＥＴのゲート幅に
対する前記電流源ＦＥＴのゲート幅の比が１未満で、か
つ、その比を適切に決定することによって、高周波領域
での特性をさらに向上させることができる。
対する前記電流源ＦＥＴのゲート幅の比が１未満で、か
つ、その比を適切に決定することによって、高周波領域
での特性をさらに向上させることができる。
【図１】本発明に係わるソースフォロワ回路の実施例を
示す回路図。
示す回路図。
【図２】本発明を用いたＳＣＦＬインバータ回路の実施
例を示す回路図。
例を示す回路図。
【図３】性能比較のために用いた回路を示す回路図。
【図４】本発明に係わるソースフォロワの他の実施例の
有効性を説明するために、ゲート幅比とゲインが０ｄＢ
となる周波数との関係を示す線図。
有効性を説明するために、ゲート幅比とゲインが０ｄＢ
となる周波数との関係を示す線図。
【図５】ＳＣＦＬ回路及びそれに用いられるソースフォ
ロワ回路の従来例を示す回路図。
ロワ回路の従来例を示す回路図。
Ｑs1，Ｑs2 ソースフォロワＦＥＴ Ｑc1，Ｑc2 電流源ＦＥＴ Ｃ１，Ｃ２ カップリング容量 ＩＮ１，ＩＮ２ 入力信号 ＯＵＴ１，ＯＵＴ２ 出力信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池 田 佳 子 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝研究開発センター内
Claims (2)
- 【請求項１】両相信号を入力とする、少なくともソース
フォロワＦＥＴと電流源ＦＥＴとを備える一対のソース
フォロワ回路において、信号が入力されるソースフォロ
ワＦＥＴのソースと反対位相信号を処理するソースフォ
ロワ段の電流源ＦＥＴのゲートとの間に、それぞれカッ
プリング容量を設けたことを特徴とするソースフォロワ
回路。 - 【請求項２】前記ソースフォロワＦＥＴのゲート幅に対
する前記電流源ＦＥＴのゲート幅の比が１未満で、か
つ、ゲインが３ｄＢ減衰する高域側の周波数が最大又は
最大近辺となるように前記電流源ＦＥＴのゲート幅を定
めたことを特徴とする請求項１記載のソースフォロワ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327701A JPH06334448A (ja) | 1993-03-22 | 1993-12-24 | ソースフォロワ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6079393 | 1993-03-22 | ||
| JP5-60793 | 1993-03-22 | ||
| JP5327701A JPH06334448A (ja) | 1993-03-22 | 1993-12-24 | ソースフォロワ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334448A true JPH06334448A (ja) | 1994-12-02 |
Family
ID=26401849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5327701A Pending JPH06334448A (ja) | 1993-03-22 | 1993-12-24 | ソースフォロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334448A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750391A2 (en) * | 1995-06-22 | 1996-12-27 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
| JP2003298365A (ja) * | 2002-03-29 | 2003-10-17 | New Japan Radio Co Ltd | 高周波アンプ回路 |
-
1993
- 1993-12-24 JP JP5327701A patent/JPH06334448A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0750391A2 (en) * | 1995-06-22 | 1996-12-27 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
| US5652545A (en) * | 1995-06-22 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
| EP0750391A3 (en) * | 1995-06-22 | 1999-11-10 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
| EP1315291A1 (en) * | 1995-06-22 | 2003-05-28 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
| JP2003298365A (ja) * | 2002-03-29 | 2003-10-17 | New Japan Radio Co Ltd | 高周波アンプ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255888B1 (en) | Level shift circuit | |
| US6525571B2 (en) | Current-controlled CMOS circuits with inductive broadbanding | |
| US6882179B2 (en) | Differential CMOS logic with dynamic bias | |
| US6982583B2 (en) | Current-controlled CMOS circuit using higher voltage supply in low voltage CMOS process | |
| US4400636A (en) | Threshold voltage tolerant logic | |
| JPS60203019A (ja) | 基本的論理回路 | |
| JPH0211019A (ja) | 差動式電流スイッチ回路 | |
| US6320422B1 (en) | Complementary source coupled logic | |
| US20030141919A1 (en) | Active peaking using differential pairs of transistors | |
| JP2534346B2 (ja) | 高速論理回路 | |
| JPH06334448A (ja) | ソースフォロワ回路 | |
| US4868422A (en) | TTL compatible CMOS logic circuit for driving heavy capacitive loads at high speed | |
| KR19990030321A (ko) | 출력 버퍼 회로 | |
| JPH0752837B2 (ja) | 論理回路 | |
| CN112054797A (zh) | 一种适用于高速dac的电流开关驱动器 | |
| JP2003031681A (ja) | 半導体集積回路 | |
| JP2660042B2 (ja) | 半導体論理集積回路 | |
| JP3156616B2 (ja) | トランジスタ回路 | |
| JPH0529847A (ja) | 能動負荷回路及びそれを用いた差動増幅器 | |
| JPH0774620A (ja) | バツフア回路 | |
| JPH07105712B2 (ja) | 論理回路 | |
| JP2670356B2 (ja) | 化合物半導体集積回路 | |
| JPS63311820A (ja) | 半導体回路 | |
| JPH07142588A (ja) | 半導体集積回路 | |
| JPH07264049A (ja) | 論理ゲート |