JP2006094184A - 高周波増幅装置 - Google Patents

高周波増幅装置 Download PDF

Info

Publication number
JP2006094184A
JP2006094184A JP2004277705A JP2004277705A JP2006094184A JP 2006094184 A JP2006094184 A JP 2006094184A JP 2004277705 A JP2004277705 A JP 2004277705A JP 2004277705 A JP2004277705 A JP 2004277705A JP 2006094184 A JP2006094184 A JP 2006094184A
Authority
JP
Japan
Prior art keywords
frequency
current
transistor
resistor
frequency amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004277705A
Other languages
English (en)
Other versions
JP4672320B2 (ja
Inventor
Kazutomi Mori
一富 森
Shintaro Shinjo
真太郎 新庄
Morishige Hieda
護重 檜枝
Hirotami Ueda
博民 上田
Kenji Suematsu
憲治 末松
Sunao Takagi
直 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004277705A priority Critical patent/JP4672320B2/ja
Publication of JP2006094184A publication Critical patent/JP2006094184A/ja
Application granted granted Critical
Publication of JP4672320B2 publication Critical patent/JP4672320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】温度特性を小さくすることができる高周波増幅装置を得る。
【解決手段】基準電流を供給する抵抗分割回路16と、前記基準電流に基づいてバイアス電圧を印加するカレントミラー型定電圧バイアス回路101と、前記バイアス電圧に基づいて高周波信号を増幅する高周波増幅器100とを設けた高周波増幅装置であって、高周波増幅器100は、高周波信号を増幅する、エミッタが接地されたトランジスタ4を有し、定電圧バイアス回路101は、トランジスタ4のベースにバイアス電圧を印加する、エミッタが接地されカレントミラーを形成するトランジスタ9を有し、抵抗分割回路16は、基準電圧印加端子11とグランドの間に挿入され、直列接続された抵抗14、15から構成され、基準電圧印加端子11に印加された基準電圧によって、抵抗14、15の接続点に接続された抵抗17を介してトランジスタ9のコレクタへ前記基準電流を供給する。
【選択図】図1

Description

この発明は、温度特性が小さい高周波増幅装置に関するものである。
従来の高周波増幅装置では、エミッタ(ソース)接地トランジスタを増幅素子とした高周波増幅器に対して、ベースバイアス電圧を、カレントミラーもしくはベース電流補償のカレントミラー回路を用いて供給している(例えば、非特許文献1参照)。
青木英彦著、「アナログICの機能回路設計入門 回路シミュレータSPICEを用いたIC設計法」CQ出版社、1992年9月20日発行、P72およびP74
従来の高周波(差動)増幅装置においては、温度が変化したとしても、バイアス回路の基準電流Irefがほぼ一定となるように動作する。図11は、このようなカレントミラー定電圧バイアス回路を用いた場合の高周波(差動)増幅装置の温度特性を定性的に示す図である。同図において、横軸の温度Tは右方向にいくほど高くなる。前述のように基準電流Irefは温度Tに対して一定である。一般的に、図11のように直流電流増幅率βは温度Tが上がるほど小さくなるため、エミッタ(ソース)接地トランジスタのコレクタ(ドレイン)電流Ic(Id)は、温度Tに対して小さくなる。
図12は、利得に対して支配的なパラメータである電流増幅率hfeもしくは相互インダクタンスgmのコレクタ電流Icもしくはドレイン電流Id依存性を示す図である。同図において、横軸のコレクタ電流Icもしくはドレイン電流Idは右方向にいくほど大きくなる。hfe(gm)はIc(Id)に対してピークを持ち、一般的なバイアス条件はhfe(gm)がピークとなる電流よりも低い電流値に設定されている。その場合、電流が多いほど、hfe(gm)は大きくなる。したがって、エミッタ(ソース)接地トランジスタのコレクタ(ドレイン)電流Ic(Id)は、温度に対して小さくなるため、hfe(gm)は温度に対して小さくなる。
さらに、同じコレクタ(ドレイン)電流であっても、図11に示すように、電流増幅率hfe(相互インダクタンスgm)は温度Tが高くなると小さくなる特性を一般的に持っている。
以上より、温度が高くなるのに対してコレクタ(ドレイン)電流が小さくなることで電流増幅率hfe(相互インダクタンスgm)が小さくなる効果と、hfe(gm)自身が温度に対して小さくなる効果とが合わさり、hfe(gm)は温度上昇に対して小さくなる。このことにより、図11に示すように、高周波(差動)増幅装置の利得Gainが温度Tが高くなると低くなるという問題がある。
従来の高周波(差動)増幅装置は、温度が高くなると利得が低くなるという温度特性を有しているという問題点があった。
この発明は、上述のような課題を解決するためになされたもので、その目的は、温度特性を小さくすることができる高周波増幅装置を得るものである。
この発明に係る高周波増幅装置は、基準電流を供給する抵抗分割回路と、前記基準電流に基づいてバイアス電圧を印加するカレントミラー型定電圧バイアス回路と、前記バイアス電圧に基づいて高周波信号を増幅する高周波増幅器とを設けた高周波増幅装置であって、前記高周波増幅器は、高周波信号を増幅する、エミッタが接地された第1のトランジスタを有し、前記カレントミラー型定電圧バイアス回路は、前記第1のトランジスタのベースにバイアス電圧を印加する、エミッタが接地されカレントミラーを形成する第2のトランジスタを有し、前記抵抗分割回路は、基準電圧印加端子とグランドの間に挿入され、直列接続された第1及び第2の抵抗から構成され、前記基準電圧印加端子に印加された基準電圧によって、前記第1及び第2の抵抗の接続点に接続された第3の抵抗を介して前記第2のトランジスタのコレクタへ前記基準電流を供給するものである。
この発明に係る高周波増幅装置は、温度特性を小さくすることができるという効果を奏する。
実施の形態1.
この発明の実施の形態1に係る高周波増幅装置について図1から図3までを参照しながら説明する。図1は、この発明の実施の形態1に係る高周波増幅装置の構成を示す回路図である。なお、各図中、同一符号は同一又は相当部分を示す。
図1において、この実施の形態1に係る高周波増幅装置は、高周波増幅器100と、カレントミラー型定電圧バイアス回路101と、抵抗分割回路16が設けられている。
高周波増幅器100は、エミッタ(ソース)接地トランジスタ(第1のトランジスタ)4と、入力端子1とトランジスタ4のベースの間、出力端子2とトランジスタ4のコレクタの間に挿入されたDCカットの容量5と、コレクタ(ドレイン)バイアス電圧印加端子3とトランジスタ4のコレクタの間に接続されたコレクタ(ドレイン)バイアス電圧フィード用インダクタ6とから構成される。
カレントミラー型定電圧バイアス回路101は、エミッタ(ソース)接地でかつカレントミラーを形成するトランジスタ(第2のトランジスタ)9から構成される。また、抵抗分割回路16は、基準電圧印加端子11に接続された抵抗14と接地された抵抗15から構成される。
ベース(ゲート)バイアス電圧フィード用インダクタ7又はベース(ゲート)バイアスフィード用抵抗8は、トランジスタ4のベースとトランジスタ9のベース間に接続されている。また、抵抗17は、トランジスタ9のコレクタと抵抗14、15の接続点の間に接続されている。なお、エミッタ(ソース)、コレクタ(ドレイン)や、ベース(ゲート)と括弧書きで併記しているのは、通常のトランジスタ以外にCMOS等でもよいことを表している。
つぎに、この実施の形態1に係る高周波増幅装置の動作について図面を参照しながら説明する。図2及び図3は、この発明の実施の形態1に係る高周波増幅装置の温度特性を示す図である。
高周波増幅器100の入力端子1から入力した高周波信号は、DCカット容量5を経由してエミッタ(ソース)接地トランジスタ4により増幅され、DCカット容量5を経由して出力端子2から出力される。エミッタ(ソース)接地トランジスタ4のコレクタ(ドレイン)バイアス電圧は、コレクタ(ドレイン)バイアス電圧印加端子3から、コレクタ(ドレイン)バイアス電圧フィード用インダクタ6を介して印加され、ベース(ゲート)バイアス電圧は、定電圧バイアス回路101よりベース(ゲート)バイアス電圧フィード用インダクタ7もしくはベース(ゲート)バイアスフィード用抵抗8を介して印加される。
図1に示す高周波増幅装置は、基準電圧印加端子11から、抵抗14と抵抗15で構成される抵抗分割回路16、抵抗17を介してカレントミラー型定電圧バイアス回路101へ基準電圧Vrefを印加することで、基準電流Irefを供給している。抵抗14、15、17の抵抗値R1、R2、R3の設定により、従来と同じ基準電流Irefを得ることは可能であるため、トランジスタ4のベース(ゲート)にバイアスを印加することができ、入力端子1から入力した高周波信号を増幅することができる。
図11および前述の通り、従来例では基準電流抵抗の値を高く設定することで基準電流Irefをほぼ一定としている結果、温度が変わった場合も基準電流Irefを一定に保つため、高周波増幅装置は温度が上がると利得が低くなる特性を持つ。
一方、基準電流Irefではなく、トランジスタ9のベース・コレクタ間の電圧Vsetを一定とした場合を考える。図1に示す高周波増幅装置で言えば、R1=R3=0Ω、R2=∞Ωの場合に相当する。その場合、温度に対して電圧Vsetは一定となる。図2に、電圧Vsetが一定の場合の高周波増幅装置の定性的な温度特性を示す。同図において、横軸の温度Tは右方向にいくほど高くなる。電圧Vsetが一定の場合、温度Tが高いほど基準電流Irefが大きくなる。直流電流増幅率β自体は温度Tが高くなると小さくなるが、それを考慮しても、コレクタ(ドレイン)電流Ic(Id)は大きくなり、電流が大きくなることで、電流増幅率hfe(相互インダクタンスgm)も大きくなる。同じ電流値での電流増幅率hfe(相互インダクタンスgm)は温度Tが高くなると小さくなるが、コレクタ(ドレイン)電流Ic(Id)の変化による電流増幅率hfe(相互インダクタンスgm)の方が大きいため、高周波増幅装置としては、温度Tが高くなると利得Gainが高くなる特性を有する。
以上より、温度に対して基準電流Irefを一定に保つようにした場合では、温度が高くなると利得が減少するが、逆に、電圧Vsetを一定とした場合には、温度が高くなると利得が増加することになる。このことから、基準電流Iref一定と電圧Vset一定の間で設定することにより、温度特性を小さくすることが可能と考えられる。
従来例の回路で言えば、基準電流抵抗の抵抗値Rrefが大きいほど、基準電流Iref一定に近づき、Rrefが0に近いほど電圧Vset一定に近づくことになる。しかし、基準電圧Vrefと、必要な基準電流Irefの値は決まっているため、従来例の回路ではRrefは一意に決まってしまい、温度特性に対して最適化することができない。
図1に示す高周波増幅装置においては、基準電圧印加端子11とカレントミラー型定電圧バイアス回路101の間には、抵抗14、抵抗15で形成される抵抗分割回路16と抵抗17がある。抵抗14と抵抗15の抵抗比を変えることで、基準電圧Vrefから必要な基準電流Irefを設定することができるとともに、抵抗14と抵抗17の合計値によって、温度に対して基準電流Iref一定から電圧Vset一定まで変化することが可能である。したがって、抵抗14、抵抗15、抵抗17の値を最適化することによって、基準電流Irefを設定するとともに、同時に温度に対して基準電流Iref一定から電圧Vset一定まで変化することができる。結果として、高周波増幅装置の利得の温度特性を変化することが可能である。
図3は、例として高周波増幅装置の利得の温度特性を最小にした場合の高周波増幅装置の温度特性を示す。抵抗14、抵抗15、抵抗17の値を最適化することで、電圧Vsetは温度Tが高くなるにしたがって、若干下がる特性を有し、そのため、基準電流Irefは若干増加する特性を有している。直流電流増幅率β自体の温度特性を考慮しても、コレクタ(ドレイン)電流Ic(Id)は温度Tが高いほど、若干大きくなる特性となっている。そして、コレクタ(ドレイン)電流Ic(Id)の変化による電流増幅率hfe(相互インダクタンスgm)の変化と、コレクタ(ドレイン)電流Ic(Id)が一定でも発生するhfe(gm)の変化とがちょうど打ち消す関係にあり、結果として、高周波増幅装置の利得Gainの温度Tに対する変化は最小となっている。
以上より、この発明の実施の形態1においては、抵抗14、抵抗15、抵抗17の値を最適化することによって、コレクタ(ドレイン)電流が一定でも発生する電流増幅率hfe(相互インダクタンスgm)の変化を、コレクタ(ドレイン)電流の変化による電流増幅率hfe(相互インダクタンスgm)の変化で打ち消すことにより、温度特性の小さな高周波増幅装置を実現することが可能である。
実施の形態2.
この発明の実施の形態2に係る高周波増幅装置について図4を参照しながら説明する。図4は、この発明の実施の形態2に係る高周波増幅装置の構成を示す回路図である。
図4において、この実施の形態2に係る高周波増幅装置は、高周波増幅器100と、カレントミラー型定電圧バイアス回路101と、抵抗分割回路16が設けられている。
高周波増幅器100は、エミッタ(ソース)接地トランジスタ(第1のトランジスタ)4と、入力端子1とトランジスタ4のベースの間、出力端子2とトランジスタ4のコレクタの間に挿入されたDCカットの容量5と、コレクタ(ドレイン)バイアス電圧印加端子3とトランジスタ4のコレクタの間に接続されたコレクタ(ドレイン)バイアス電圧フィード用インダクタ6とから構成される。
カレントミラー型定電圧バイアス回路101は、エミッタ(ソース)接地でかつカレントミラーを形成するトランジスタ(第2のトランジスタ)9と、コレクタ電圧印加端子13がコレクタに接続されたベース電流補償用のトランジスタ(第4のトランジスタ)12とから構成される。また、抵抗分割回路16は、基準電圧印加端子11に接続された抵抗14と接地された抵抗15から構成される。
ベース(ゲート)バイアス電圧フィード用インダクタ7又はベース(ゲート)バイアスフィード用抵抗8は、トランジスタ4のベースとトランジスタ9のベース間に接続されている。また、抵抗17は、トランジスタ9のコレクタと抵抗14、15の接続点の間に接続されている。
つぎに、この実施の形態2に係る高周波増幅装置の動作について図面を参照しながら説明する。
図4に示す実施の形態2の高周波増幅装置は、図1に示す実施の形態1の高周波増幅装置と比較して、カレントミラー型定電圧バイアス回路101として、単なるカレントミラーバイアス回路の代わりに、ベース電流補償カレントミラー型定電圧バイアス回路を用いた点のみが異なる。ベース電流補償用トランジスタ12により、バイアス回路101の電流容量を増しているのみであるため、上記実施の形態1と基本的に同じ動作をする。
したがって、上記実施の形態1の高周波増幅装置と同様に、抵抗14、抵抗15、抵抗17の値を最適化することによって、コレクタ(ドレイン)電流が一定でも発生する電流増幅率hfe(相互インダクタンスgm)の変化を、コレクタ(ドレイン)電流の変化による電流増幅率hfe(相互インダクタンスgm)の変化で打ち消すことにより、温度特性の小さな高周波増幅装置を実現することが可能である。
実施の形態3.
この発明の実施の形態3に係る高周波増幅装置について図5を参照しながら説明する。図5は、この発明の実施の形態3に係る高周波増幅装置の構成を示す回路図である。
図5において、この実施の形態3に係る高周波増幅装置は、高周波増幅器100と、カレントミラー型定電圧バイアス回路101と、抵抗分割回路16が設けられている。
高周波増幅器100は、エミッタ(ソース)接地トランジスタ(第1のトランジスタ)4と、入力端子1とトランジスタ4のベースの間、出力端子2とトランジスタ4のコレクタの間に挿入されたDCカットの容量5と、コレクタ(ドレイン)バイアス電圧印加端子3とトランジスタ4のコレクタの間に接続されたコレクタ(ドレイン)バイアス電圧フィード用インダクタ6とから構成される。
カレントミラー型定電圧バイアス回路101は、エミッタ(ソース)接地でかつカレントミラーを形成するトランジスタ(第2のトランジスタ)9と、ベース電流補償用のトランジスタ(第4のトランジスタ)12と、pnp(PMOS)トランジスタ(第5のトランジスタ)18と、コレクタ電圧印加端子13がエミッタに接続され、カレントミラーを形成するpnp(PMOS)トランジスタ(第6のトランジスタ)19とから構成される。また、抵抗分割回路16は、基準電圧印加端子11に接続された抵抗14と接地された抵抗15から構成される。
ベース(ゲート)バイアス電圧フィード用インダクタ7又はベース(ゲート)バイアスフィード用抵抗8は、トランジスタ4のベースとトランジスタ9のベース間に接続されている。また、抵抗17は、トランジスタ18のエミッタと抵抗14、15の接続点の間に接続されている。
つぎに、この実施の形態3に係る高周波増幅装置の動作について図面を参照しながら説明する。
図5に示す実施の形態3の高周波増幅装置は、図4に示す実施の形態2の高周波増幅装置と比較して、ベース電流補償カレントミラー型定電圧バイアス回路101のベース電流補償トランジスタ12の電流を基準電流にフィードバックする、pnp(PMOS)トランジスタ18、19で構成されるpnp(PMOS)のカレントミラーが挿入されている点のみが異なる。
このバイアス回路101は、高周波増幅装置の高出力、高効率化のための回路であるが、設定するベースバイアス電圧については、図4に示す実施の形態2の高周波増幅装置と同様に設定できるため、実施の形態2の高周波増幅装置と同様に、抵抗14、抵抗15、抵抗17の値を最適化することによって、コレクタ(ドレイン)電流が一定でも発生する電流増幅率hfe(相互インダクタンスgm)の変化を、コレクタ(ドレイン)電流の変化による電流増幅率hfe(相互インダクタンスgm)の変化で打ち消すことにより、温度特性の小さな高周波増幅装置を実現することが可能である。
実施の形態4.
この発明の実施の形態4に係る高周波増幅装置について図6を参照しながら説明する。図6は、この発明の実施の形態4に係る高周波増幅装置の構成を示す回路図である。
図6において、この実施の形態4に係る高周波増幅装置は、高周波差動増幅器102と、カレントミラー型定電圧バイアス回路101と、抵抗分割回路16が設けられている。
高周波差動増幅器102は、2個のエミッタ(ソース)接地トランジスタ(第1及び第3のトランジスタ)4と、2個の入力端子1と2個のトランジスタ4のベースの間、2個の出力端子2と2個のトランジスタ4のコレクタの間に挿入されたDCカットの4個の容量5と、コレクタ(ドレイン)バイアス電圧印加端子3と2個のトランジスタ4のコレクタの間に接続されたコレクタ(ドレイン)バイアス電圧フィード用の2個のインダクタ6又はコレクタ(ドレイン)バイアスフィード用抵抗20とから構成される。
カレントミラー型定電圧バイアス回路101は、エミッタ(ソース)接地でかつカレントミラーを形成するトランジスタ(第2のトランジスタ)9から構成される。また、抵抗分割回路16は、基準電圧印加端子11に接続された抵抗14と接地された抵抗15から構成される。
2個のベース(ゲート)バイアス電圧フィード用インダクタ7又はベース(ゲート)バイアスフィード用抵抗8は、2個のトランジスタ4のベースとトランジスタ9のベース間に接続されている。また、抵抗17は、トランジスタ9のコレクタと抵抗14、15の接続点の間に接続されている。
つぎに、この実施の形態4に係る高周波増幅装置の動作について図面を参照しながら説明する。
図6に示す実施の形態4の高周波差動増幅装置は、図1に示す実施の形態1の高周波増幅装置と比較して、2個のエミッタ(ソース)接地トランジスタ4を差動動作させ、高周波差動増幅器102として点のみが異なる。
したがって、図1に示す実施の形態1の高周波増幅装置と同様の議論が成り立ち、抵抗14、抵抗15、抵抗17の値を最適化することによって、コレクタ(ドレイン)電流が一定でも発生する電流増幅率hfe(相互インダクタンスgm)の変化を、コレクタ(ドレイン)電流の変化による電流増幅率hfe(相互インダクタンスgm)の変化で打ち消すことにより、温度特性の小さな高周波差動増幅装置を実現することが可能である。
実施の形態5.
この発明の実施の形態5に係る高周波増幅装置について図7を参照しながら説明する。図7は、この発明の実施の形態5に係る高周波増幅装置の構成を示す回路図である。
図7において、この実施の形態5に係る高周波増幅装置は、高周波差動増幅器102と、カレントミラー型定電圧バイアス回路101と、抵抗分割回路16が設けられている。
高周波差動増幅器102は、2個のエミッタ(ソース)接地トランジスタ(第1及び第3のトランジスタ)4と、2個の入力端子1と2個のトランジスタ4のベースの間、2個の出力端子2と2個のトランジスタ4のコレクタの間に挿入されたDCカットの4個の容量5と、コレクタ(ドレイン)バイアス電圧印加端子3と2個のトランジスタ4のコレクタの間に接続されたコレクタ(ドレイン)バイアス電圧フィード用の2個のインダクタ6又はコレクタ(ドレイン)バイアスフィード用抵抗20とから構成される。
カレントミラー型定電圧バイアス回路101は、エミッタ(ソース)接地でかつカレントミラーを形成するトランジスタ(第2のトランジスタ)9と、コレクタ電圧印加端子13がコレクタに接続されたベース電流補償用のトランジスタ(第4のトランジスタ)12とから構成される。また、抵抗分割回路16は、基準電圧印加端子11に接続された抵抗14と接地された抵抗15から構成される。
2個のベース(ゲート)バイアス電圧フィード用インダクタ7又はベース(ゲート)バイアスフィード用抵抗8は、2個のトランジスタ4のベースとトランジスタ9のベース間に接続されている。また、抵抗17は、トランジスタ9のコレクタと抵抗14、15の接続点の間に接続されている。
つぎに、この実施の形態5に係る高周波増幅装置の動作について図面を参照しながら説明する。
図7に示す実施の形態5の高周波増幅装置は、図6に示す実施の形態4の高周波増幅装置と比較して、カレントミラー型定電圧バイアス回路101として、単なるカレントミラーバイアス回路の代わりに、ベース電流補償カレントミラー型定電圧バイアス回路を用いた点のみが異なる。ベース電流補償用トランジスタ12により、バイアス回路101の電流容量を増しているのみであるため、上記実施の形態1、4と基本的に同じ動作をする。
したがって、図6に示す実施の形態4の高周波増幅装置と同様に、抵抗14、抵抗15、抵抗17の値を最適化することによって、コレクタ(ドレイン)電流が一定でも発生する電流増幅率hfe(相互インダクタンスgm)の変化を、コレクタ(ドレイン)電流の変化による電流増幅率hfe(相互インダクタンスgm)の変化で打ち消すことにより、温度特性の小さな高周波差動増幅装置を実現することが可能である。
実施の形態6.
この発明の実施の形態6に係る多段構成の高周波増幅装置について図8及び図9を参照しながら説明する。図8は、この発明の実施の形態6に係る高周波増幅装置の構成を示す回路図である。
図8において、この実施の形態6に係る高周波増幅装置は、3段の高周波増幅器100が設けられ、各段にはカレントミラー型定電圧バイアス回路101が設けられ、さらに、1段目と2段目には抵抗分割回路16が設けられている。
各段の高周波増幅器100には、コレクタ(ドレイン)バイアス電圧印加端子3と、ベース(ゲート)バイアス電圧フィード用インダクタ7又はベース(ゲート)バイアスフィード用抵抗8とが接続されている。また、1段目の高周波増幅器100には、入力端子1が接続され、3段目の高周波増幅器100には、出力端子2が接続されている。
1段目と2段目の抵抗分割回路16は、基準電圧印加端子11に接続された抵抗14と接地された抵抗15から構成される。
1段目と2段目の抵抗17は、定電圧バイアス回路101と抵抗14、15の接続点の間に接続されている。また、3段目の基準電流抵抗10は、定電圧バイアス回路101と基準電圧印加端子11の間に接続されている。
つぎに、この実施の形態6に係る多段構成の高周波増幅装置の動作について図面を参照しながら説明する。図9は、この発明の実施の形態6に係る高周波増幅装置の温度特性を示す図である。
入力端子1より入力した高周波信号は3段の高周波増幅器100で増幅され、出力端子2より出力される。1段目、2段目の高周波増幅装置は、図1、図4、図5に示された実施の形態1、2、3の高周波増幅装置のように、カレントミラー型定電圧バイアス回路101に、基準電圧Vrefを、抵抗14、15で構成される抵抗分割回路16と抵抗17を介して印加する構成となっている。
したがって、1段目、2段目の高周波増幅装置は、実施の形態1、2、3で述べたように抵抗14、抵抗15、抵抗17を最適化することによってコレクタ(ドレイン)電流が一定でも発生する電流増幅率hfe(相互インダクタンスgm)の変化を、コレクタ(ドレイン)電流の変化による電流増幅率hfe(相互インダクタンスgm)の変化で打ち消すことにより、温度特性の小さな高周波増幅装置となっている。結果として、この実施の形態6では温度特性の小さな多段構成の高周波増幅装置を実現することが可能である。
さらに、実施の形態1、2、3で述べたように、1段目、2段目の高周波増幅装置は抵抗14、抵抗15、抵抗17を最適化することで、温度特性が最小となる条件よりもVset一定に近い条件に設定することも可能である。その場合の高周波増幅装置の温度特性を図9に示す。温度Tが上がるとVsetは若干下がるが、Irefは増加し、直流電流増幅率β自体の温度特性を考慮しても、コレクタ(ドレイン)電流Ic(Id)は温度Tが上がると増加する。コレクタ(ドレイン)電流Ic(Id)は温度Tが上がると増加することで、電流増幅率hfe(相互インダクタンスgm)が増加する効果の方が、電流増幅率hfe(相互インダクタンスgm)自体の温度Tが上がると小さくなる特性よりも若干上回るため、高周波増幅装置としては、温度Tが上がると若干利得Gainが増加する特性となっている。このように、1段目、2段目の高周波増幅装置は温度Tが高くなると利得Gainが増加する特性となる。3段目の高周波増幅装置は通常のカレントミラーバイアス回路101を用いており、温度Tに対して基準電流Irefが一定となるため、温度Tが高くなると利得Gainが減少する特性を有している。
したがって、1段目、2段目の高周波増幅装置は抵抗14、抵抗15、抵抗17を最適化することで、温度特性が最小となる条件よりもVset一定に近い条件に設定し、1段目、2段目の高周波増幅装置の温度特性を温度が高くなると利得が増加する特性に設定することによって、3段目の高周波増幅装置の温度が上がると利得が減少する温度特性を補償し、多段構成の高周波増幅装置全体での温度特性を小さくすることができる。
なお、ここでは、高周波増幅装置が3段構成で、1段目、2段目に基準電圧Vrefを抵抗14、抵抗15、抵抗17を介してカレントミラー型定電圧バイアス回路101に印加する高周波増幅装置を用いた場合の例を示したが、高周波増幅装置の段数が異なっても、基準電圧Vrefを抵抗14、抵抗15、抵抗17を介してカレントミラー型定電圧バイアス回路101に印加する高周波増幅装置を異なる増幅段に用いても、同様の効果を得ることが可能である。また、全ての増幅段に基準電圧Vrefを抵抗14、抵抗15、抵抗17を介してカレントミラー型定電圧バイアス回路101に印加する高周波増幅装置を用いても同様の効果を得ることができる。また、全ての増幅段が高周波増幅器100を備える高周波増幅装置ではなく、高周波差動増幅器102を備える高周波増幅装置が一部用いられている多段構成の高周波増幅装置においても、同様な効果を有する。
実施の形態7.
この発明の実施の形態7に係る多段構成の高周波増幅装置について図10を参照しながら説明する。図10は、この発明の実施の形態7に係る高周波増幅装置の構成を示す回路図である。
図10において、この実施の形態7に係る高周波増幅装置は、3段の高周波差動増幅器102が設けられ、各段にはカレントミラー型定電圧バイアス回路101が設けられ、さらに、1段目と2段目には抵抗分割回路16が設けられている。
各段の高周波差動増幅器102には、コレクタ(ドレイン)バイアス電圧印加端子3と、ベース(ゲート)バイアス電圧フィード用インダクタ7又はベース(ゲート)バイアスフィード用抵抗8とが接続されている。また、1段目の高周波差動増幅器102には、2個の入力端子1が接続され、3段目の高周波差動増幅器102には、2個の出力端子2が接続されている。
1段目と2段目の抵抗分割回路16は、基準電圧印加端子11に接続された抵抗14と接地された抵抗15から構成される。
1段目と2段目の抵抗17は、定電圧バイアス回路101と抵抗14、15の接続点の間に接続されている。また、3段目の基準電流抵抗10は、定電圧バイアス回路101と基準電圧印加端子11の間に接続されている。
つぎに、この実施の形態7に係る多段構成の高周波増幅装置の動作について図面を参照しながら説明する。
入力端子1より入力した高周波信号は3段の高周波差動増幅器102で増幅され、出力端子2より出力される。1段目、2段目の高周波増幅装置は、図6、図7に示された実施の形態4、5の高周波増幅装置のように、カレントミラー型定電圧バイアス回路101に、基準電圧Vrefを、抵抗14、15で構成される抵抗分割回路16と抵抗17を介して印加する構成となっている。
したがって、1段目、2段目の高周波増幅装置は、実施の形態4、5で述べたように抵抗14、抵抗15、抵抗17を最適化することによってコレクタ(ドレイン)電流が一定でも発生する電流増幅率hfe(相互インダクタンスgm)の変化を、コレクタ(ドレイン)電流の変化による電流増幅率hfe(相互インダクタンスgm)の変化で打ち消すことにより、温度特性の小さな高周波増幅装置となっている。結果として、この実施の形態7では温度特性の小さな多段構成の高周波増幅装置を実現することが可能である。
さらに、上記実施の形態6で述べたように、1段目、2段目の高周波増幅装置は抵抗14、抵抗15、抵抗17を最適化することで、温度特性が最小となる条件よりもVset一定に近い条件に設定することも可能である。その場合、1段目、2段目の高周波増幅装置は温度が高くなると利得が増加する特性となる。3段目の高周波増幅装置は通常のカレントミラーバイアス回路101を用いており、温度に対して基準電流Irefが一定となるため、温度が高くなると利得が減少する特性を有している。
したがって、1段目、2段目の高周波増幅装置は抵抗14、抵抗15、抵抗17を最適化することで、温度特性が最小となる条件よりもVset一定に近い条件に設定し、1段目、2段目の高周波増幅装置の温度特性を温度が高くなると利得が増加する特性に設定することによって、3段目の高周波増幅装置の温度が上がると利得が減少する温度特性を補償し、高周波差動増幅器102を備える多段構成の高周波増幅装置全体での温度特性を小さくすることができる。
なお、ここでは、高周波増幅装置が3段構成で、1段目、2段目に基準電圧を抵抗14、抵抗15、抵抗17を介してカレントミラー型定電圧バイアス回路101に印加する高周波差動増幅器102を備える高周波増幅装置を用いた場合の例を示したが、高周波増幅装置の段数が異なっても、基準電圧を抵抗14、抵抗15、抵抗17を介してカレントミラー型定電圧バイアス回路101に印加する高周波差動増幅器102を備える高周波増幅装置を異なる増幅段に用いても、同様の効果を得ることが可能である。また、全ての増幅段に基準電圧を抵抗14、抵抗15、抵抗17を介してカレントミラー型定電圧バイアス回路101に印加する高周波差動増幅器102を備える高周波増幅装置を用いても同様の効果を得ることができる。また、全ての増幅段が高周波差動増幅器102を備える高周波増幅装置ではなく、高周波増幅器100を備える高周波増幅装置が一部用いられている多段構成の高周波増幅装置においても、同様な効果を有する。
この発明の実施の形態1に係る高周波増幅装置の構成を示す回路図である。 この発明の実施の形態1に係る高周波増幅装置の温度特性を示す図である。 この発明の実施の形態1に係る高周波増幅装置の温度特性を示す図である。 この発明の実施の形態2に係る高周波増幅装置の構成を示す回路図である。 この発明の実施の形態3に係る高周波増幅装置の構成を示す回路図である。 この発明の実施の形態4に係る高周波増幅装置の構成を示す回路図である。 この発明の実施の形態5に係る高周波増幅装置の構成を示す回路図である。 この発明の実施の形態6に係る高周波増幅装置の構成を示す回路図である。 この発明の実施の形態6に係る高周波増幅装置の温度特性を示す図である。 この発明の実施の形態7に係る高周波増幅装置の構成を示す回路図である。 従来の高周波増幅装置の温度特性を示す図である。 高周波増幅装置における、利得に対して支配的なパラメータである電流増幅率hfeもしくは相互インダクタンスgmのコレクタ電流Icもしくはドレイン電流Id依存性を示す図である。
符号の説明
1 入力端子、2 出力端子、3 コレクタ(ドレイン)バイアス電圧印加端子、4 エミッタ(ソース)接地トランジスタ、5 DCカットの容量、6 コレクタ(ドレイン)バイアス電圧フィード用インダクタ、7 ベース(ゲート)バイアス電圧フィード用インダクタ、8 ベース(ゲート)バイアスフィード用抵抗、9 トランジスタ、10 基準電流抵抗、11 基準電圧印加端子、12 トランジスタ、13 コレクタ電圧印加端子、14 抵抗、15 抵抗、16 抵抗分割回路、17抵抗、18 pnp(PMOS)トランジスタ、19 pnp(PMOS)トランジスタ、20 コレクタ(ドレイン)バイアスフィード用抵抗、100 高周波増幅器、101 定電圧バイアス回路、102 高周波差動増幅器。

Claims (6)

  1. 基準電流を供給する抵抗分割回路と、
    前記基準電流に基づいてバイアス電圧を印加するカレントミラー型定電圧バイアス回路と、
    前記バイアス電圧に基づいて高周波信号を増幅する高周波増幅器とを備えた高周波増幅装置であって、
    前記高周波増幅器は、高周波信号を増幅する、エミッタが接地された第1のトランジスタを有し、
    前記カレントミラー型定電圧バイアス回路は、前記第1のトランジスタのベースにバイアス電圧を印加する、エミッタが接地されカレントミラーを形成する第2のトランジスタを有し、
    前記抵抗分割回路は、基準電圧印加端子とグランドの間に挿入され、直列接続された第1及び第2の抵抗から構成され、前記基準電圧印加端子に印加された基準電圧によって、前記第1及び第2の抵抗の接続点に接続された第3の抵抗を介して前記第2のトランジスタのコレクタへ前記基準電流を供給する
    ことを特徴とする高周波増幅装置。
  2. 基準電流を供給する抵抗分割回路と、
    前記基準電流に基づいてバイアス電圧を印加するカレントミラー型定電圧バイアス回路と、
    前記バイアス電圧に基づいて高周波信号を増幅する高周波差動増幅器とを備えた高周波増幅装置であって、
    前記高周波差動増幅器は、高周波信号を増幅する、エミッタ同士が接続されかつ接地された第1及び第3のトランジスタを有し、
    前記カレントミラー型定電圧バイアス回路は、前記第1及び第3のトランジスタのベースにバイアス電圧を印加する、エミッタが接地されカレントミラーを形成する第2のトランジスタを有し、
    前記抵抗分割回路は、基準電圧印加端子とグランドの間に挿入され、直列接続された第1及び第2の抵抗から構成され、前記基準電圧印加端子に印加された基準電圧によって、前記第1及び第2の抵抗の接続点に接続された第3の抵抗を介して前記第2のトランジスタのコレクタへ前記基準電流を供給する
    ことを特徴とする高周波増幅装置。
  3. 前記カレントミラー型定電圧バイアス回路は、前記第2のトランジスタのベース電流を補償する第4のトランジスタをさらに有する
    ことを特徴とする請求項1又は2記載の高周波増幅装置。
  4. 前記カレントミラー型定電圧バイアス回路は、前記第4のトランジスタの電流を前記基準電流にフィードバックし、かつカレントミラーを形成する、ベース同士が接続された第5及び第6のトランジスタをさらに有する
    ことを特徴とする請求項3記載の高周波増幅装置。
  5. 複数の増幅段から構成された高周波増幅装置であって、
    前記複数の増幅段のうち、少なくとも1つの増幅段が請求項1、3又は4記載の高周波増幅装置によって構成されている
    ことを特徴とする高周波増幅装置。
  6. 複数の増幅段から構成された高周波増幅装置であって、
    前記複数の増幅段のうち、少なくとも1つの増幅段が請求項2又は3記載の高周波増幅装置によって構成されている
    ことを特徴とする高周波増幅装置。
JP2004277705A 2004-09-24 2004-09-24 高周波増幅装置 Expired - Fee Related JP4672320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004277705A JP4672320B2 (ja) 2004-09-24 2004-09-24 高周波増幅装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004277705A JP4672320B2 (ja) 2004-09-24 2004-09-24 高周波増幅装置

Publications (2)

Publication Number Publication Date
JP2006094184A true JP2006094184A (ja) 2006-04-06
JP4672320B2 JP4672320B2 (ja) 2011-04-20

Family

ID=36234725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004277705A Expired - Fee Related JP4672320B2 (ja) 2004-09-24 2004-09-24 高周波増幅装置

Country Status (1)

Country Link
JP (1) JP4672320B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093782A (ja) * 2011-10-27 2013-05-16 Renesas Mobile Corp 半導体集積回路、それを備えた受信装置及び無線通信端末
CN111313842A (zh) * 2018-12-11 2020-06-19 三星电机株式会社 偏置电路以及放大器

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230505A (ja) * 1985-04-05 1986-10-14 Hitachi Ltd 広帯域増幅回路
JPH04156001A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 増幅回路及びディスプレイ装置
JPH05218762A (ja) * 1991-10-21 1993-08-27 Matsushita Electric Ind Co Ltd 増幅装置
JPH08307172A (ja) * 1995-04-28 1996-11-22 Hitachi Ltd 可変利得増幅器
JPH1168473A (ja) * 1997-08-18 1999-03-09 Nec Corp エミッタ接地増幅回路用バイアス回路
JP2000174568A (ja) * 1998-12-02 2000-06-23 Fujitsu Ltd 差動増幅器
JP2000332124A (ja) * 1999-03-18 2000-11-30 Toshiba Corp 半導体装置
WO2002031968A1 (en) * 2000-10-12 2002-04-18 Mitsubishi Denki Kabushiki Kaisha High-frequency amplifier
JP2002335135A (ja) * 2001-03-05 2002-11-22 Toshiba Corp 高周波電力増幅器及びその制御回路
JP2003017954A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 高周波電力増幅回路
JP2003298365A (ja) * 2002-03-29 2003-10-17 New Japan Radio Co Ltd 高周波アンプ回路
JP2004040769A (ja) * 2002-06-29 2004-02-05 Kankoku Joho Tsushin Gakuen バイアス電流制御回路を含む電力増幅器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230505A (ja) * 1985-04-05 1986-10-14 Hitachi Ltd 広帯域増幅回路
JPH04156001A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 増幅回路及びディスプレイ装置
JPH05218762A (ja) * 1991-10-21 1993-08-27 Matsushita Electric Ind Co Ltd 増幅装置
JPH08307172A (ja) * 1995-04-28 1996-11-22 Hitachi Ltd 可変利得増幅器
JPH1168473A (ja) * 1997-08-18 1999-03-09 Nec Corp エミッタ接地増幅回路用バイアス回路
JP2000174568A (ja) * 1998-12-02 2000-06-23 Fujitsu Ltd 差動増幅器
JP2000332124A (ja) * 1999-03-18 2000-11-30 Toshiba Corp 半導体装置
WO2002031968A1 (en) * 2000-10-12 2002-04-18 Mitsubishi Denki Kabushiki Kaisha High-frequency amplifier
JP2002335135A (ja) * 2001-03-05 2002-11-22 Toshiba Corp 高周波電力増幅器及びその制御回路
JP2003017954A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 高周波電力増幅回路
JP2003298365A (ja) * 2002-03-29 2003-10-17 New Japan Radio Co Ltd 高周波アンプ回路
JP2004040769A (ja) * 2002-06-29 2004-02-05 Kankoku Joho Tsushin Gakuen バイアス電流制御回路を含む電力増幅器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093782A (ja) * 2011-10-27 2013-05-16 Renesas Mobile Corp 半導体集積回路、それを備えた受信装置及び無線通信端末
CN111313842A (zh) * 2018-12-11 2020-06-19 三星电机株式会社 偏置电路以及放大器
KR20200071485A (ko) * 2018-12-11 2020-06-19 삼성전기주식회사 바이어스 회로 및 증폭 장치
KR102631608B1 (ko) * 2018-12-11 2024-01-30 삼성전기주식회사 바이어스 회로 및 증폭 장치
CN111313842B (zh) * 2018-12-11 2024-04-02 三星电机株式会社 偏置电路以及放大器

Also Published As

Publication number Publication date
JP4672320B2 (ja) 2011-04-20

Similar Documents

Publication Publication Date Title
JP2002009558A (ja) 高周波増幅器バイアス回路、高周波電力増幅器および通信装置
US7310017B2 (en) Operational amplifier circuit
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器
EP1928087B1 (en) Variable gain amplifier circuit
US8310307B2 (en) Amplifying circuit
JP4814133B2 (ja) 高周波増幅器
JP4672320B2 (ja) 高周波増幅装置
JPH05110341A (ja) 低歪差動増幅器回路
US20060091947A1 (en) Amplifier circuit
US6084469A (en) MR-preamp using collector and emitter coupling integrated capacitors
JP4667939B2 (ja) 高出力増幅器および多段高出力増幅器
US7102440B2 (en) High output current wideband output stage/buffer amplifier
JP2002009559A (ja) ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器
JP5810935B2 (ja) スイッチングアンプ
US6492870B2 (en) Class AB, high speed, input stage with base current compensation for fast settling time
US6448853B1 (en) Distortion improvement in amplifiers
JP2007214748A (ja) 広帯域増幅回路
KR100775942B1 (ko) D급 출력단 증폭기 복수개가 캐스캐이드로 연결되는증폭장치
JP2002330030A (ja) 高周波集積回路
US7123099B2 (en) Two-stage amplifier with series L-R coupling network
JP2003179439A (ja) 差動増幅器
CN112306137B (zh) 温度补偿电路和温度补偿式放大器电路
US6975101B1 (en) Band-gap reference circuit with high power supply ripple rejection ratio
JP2010273284A (ja) 高周波増幅器
JP3544950B2 (ja) 可変利得増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110119

R150 Certificate of patent or registration of utility model

Ref document number: 4672320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees