JP2000332124A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000332124A
JP2000332124A JP11280672A JP28067299A JP2000332124A JP 2000332124 A JP2000332124 A JP 2000332124A JP 11280672 A JP11280672 A JP 11280672A JP 28067299 A JP28067299 A JP 28067299A JP 2000332124 A JP2000332124 A JP 2000332124A
Authority
JP
Japan
Prior art keywords
bipolar transistor
current mirror
mirror circuit
emitter
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11280672A
Other languages
English (en)
Inventor
Kohei Moritsuka
宏平 森塚
Yasuhiko Kuriyama
保彦 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11280672A priority Critical patent/JP2000332124A/ja
Priority to US09/531,227 priority patent/US6344775B1/en
Publication of JP2000332124A publication Critical patent/JP2000332124A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 接合温度が上昇することによって引き起こさ
れる効率の劣化を防ぐ。 【解決手段】 電力増幅用のトランジスタとカレントミ
ラー回路のトランジスタ６を金属電極層４で熱的に結合
するか、カレントミラー回路の電位生成用トランジスタ
を電力増幅用トランジスタのフィンガー１Ａ，１Ｂ間に
配するか、カレントミラー回路の電位生成用トランジス
タと電力増幅用トランジスタのフィンガー１Ａ，１Ｂ間
の距離を半導体基板７厚よりも縮小するかのいずれかの
手段を用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体高周波電力
増幅器関し、特に高効率でかつ線形性に優れたバイポー
ラトランジスタ型高周波電力増幅器に関する。
【０００２】
【従来の技術】無線携帯端末が急速に普及しているが、
電波の利用効率を改善し高速のデータ通信への需要を満
たすために、最近の端末の通信規格では、線形変調方式
が採用されるようになってきた。線形変調方式では、送
信電力の大きさが信号によって変動するので、電力増幅
器に非線型性があると送信電力スペクトルの帯域幅が入
力電力のスペクトル帯域に比べて広がってしまう。この
スペクトルの広がりは、隣接する周波数帯に存在するチ
ャネルの信号に妨害を及ぼすので、スペクトルの広がり
があるしきい値以下になるように厳しい制限が設けられ
ている。このため、最近の無線携帯端末に採用される電
力増幅器は、線形性に優れていることが必須の条件であ
る。
【０００３】一般に、電力増幅器の線形性を確保するに
は、電力を増幅するトランジスタのバイアス点をＡ級に
設定する。しかし、Ａ級増幅器の電力効率は理論限界が
高々５０％と低く、実際の増幅器の効率は通例３０％程
度にとどまってしまう。携帯端末では、電力増幅器の電
力効率が電池寿命を決める大きな要因であるため、Ａ級
増幅器の構成では、効率が不十分である。非線型歪みの
内、入力信号帯域近傍に影響を及ぼすのは奇数次の歪み
成分なので、偶数次の歪みは許容される。この様な観点
から、Ａ級増幅器よりも高効率で携帯端末に要求される
歪み規格を満足する回路方式として、Ｂ級増幅器が採用
される様になってきた。実際の携帯端末用の電力増幅器
では、理論的なＢ級バイアス点を設定してしまうと、入
力信号のレベルが小さい時の歪みが大きくなる傾向があ
るので、Ａ級とＢ級の中間であるＡＢ級と呼ばれる点に
バイアス点が設定されることが多い。以下では議論を簡
単にするため、Ｂ級増幅器を例に取って従来技術の問題
点を説明する。
【０００４】先ず、図１に示した様な、バイポーラトラ
ンジスタ増幅器を考える。バイポーラトランジスタ１２
０のコレクタ出力特性と負荷線を図２に示す。図２
（ｂ）に示した様に、Ｂ級増幅器では出力電流は半波整
流された波形を示す。半波整流状の波形では、奇数次歪
みは発生しないが、出力パワーが増してトランジスタの
飽和電圧まで瞬時コレクタ電流が低下すると半波整流状
の波形が維持出来なくなり、奇数次歪みが発生する。従
って、瞬時コレクタ電流が飽和電圧まで低下する臨界点
まで、Ｂ級増幅器は携帯端末に要求される高線形性を維
持して使用することが可能で、この時のコレクタ電力効
率は η＝π／４×（１−Ｖｓａｔ／Ｖｃｃ） となる。ここで、Ｖｓａｔは、バイポーラトランジスタ
の飽和電圧で、典型的には０．２Ｖ程度の値である。Ｖ
ＣＣを３．５Ｖとすれば、効率は７４％でＡ級増幅器に
比べて高効率になる。
【０００５】しかし、発明者等の実験では、特に出力電
力が大きい素子においてこのような高効率と高線形性を
両立させることが出来ないことが分かった。これは、以
下の様な理由による。図２（ｂ）に示した様に、Ｂ級増
幅器では、出力パワーレベルに応じてコレクタバイアス
電源（１３０）からトランジスタに供給される直流電流
が変化していく。このため、信号入力が無い時は、非常
に小さかった素子の消費電力は、入力信号レベルが増加
すると大きくなっていき、出力トランジスタの接合温度
も上昇していく。バイポーラトランジスタの入出力特性
を、接合温度をパラメータにとって図３に示す。バイポ
ーラトランジスタは、接合温度が上昇すると拡散電位が
下がっていくので、図２に示した様に、ベース電位を定
電圧源（１４０）でバイアスすると、素子温度の上昇と
ともに、コレクタ電流が増加していく。これは、素子温
度の上昇が無いときの入出力特性が１５０の線上であっ
たものが接合温度が２０Ｋ増加すると１６０の特性に、
４０Ｋ増加すると１７０の特性に変化していくためであ
る。このため、図４に示した様に、素子温度の上昇がな
かった場合に負荷線の位置は１８０であったものが、素
子温度が２０Ｋ上昇すると負荷線の位置は１９０まで、
素子温度が４０Ｋ上昇すると負荷線が２００まで移動し
てしまい、その分直流の投入電力が増え電力効率が劣化
してしまう。
【０００６】図６に発明者等の実験結果と理論解析デー
タを示す。実験には、エミッタをＩｎＧａＰとし、ベー
スとコレクタをＧａＡｓとしたヘテロ接合バイポーラト
ランジスタ（以下ＩｎＧａＰ／ＧａＡｓ−ＨＢＴとい
う。）を用いた。また、実験では、ＡＢ級のバイアス点
を設定した。図５より、３次歪みが増加しはじめる点
（２１０と２２０）における電力効率は、素子の熱抵抗
が０Ｋ／Ｗの時は、５８％と高効率であると予想された
のに対し、実際の熱抵抗３０Ｋ／Ｗを有する場合は４５
％と１３％も劣化してしまった。ポイント２２０におけ
る素子の消費電力は１．２Ｗであるから素子の温度は、
信号入力が無い場合に比べ３６Ｋ上昇している。ＩｎＧ
ａＰ／ＧａＡｓ−ＨＢＴのベース・エミッタ間電位の温
度係数は、およそ−１．１ｍＶ／Ｋであるので、実効的
にベース・エミッタ間の直流電圧が４０ｍＶ増加したこ
とになり、その分コレクタ電流が増加し効率が劣化して
いる。
【０００７】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点に鑑み、電力増幅用トランジスタの素子の発
熱に伴うコレクタ電流の増加を抑制し、携帯電話用の高
効率な線形増幅器の提供を目的とするものである。
【０００８】
【課題を解決するための手段】本発明では、Ｂ級または
ＡＢ級にバイアスされる電力増幅用のトランジスタのベ
ース電位をカレントミラー形式のバイアス回路で生成
し、このカレントミラー回路の電位発生用のトランジス
タと、電力増幅用のトランジスタの接合温度差が小する
ように、熱的に密に結合するように配される。熱的に密
な結合を実現するために、本発明では、電力増幅用のト
ランジスタとカレントミラー回路のトランジスタを金属
電極層で熱的に結合するか、カレントミラー回路の電位
生成用トランジスタを電力増幅用トランジスタのフィン
ガー間に配するか、カレントミラー回路の電位生成用ト
ランジスタと電力増幅用トランジスタのフィンガー間の
距離を半導体基板厚よりも縮小するかのいずれかの手段
を用いる。
【０００９】すなわち、本発明の半導体装置は、電力増
幅用エミッタ接地バイポーラトランジスタと、このトラ
ンジスタにべ一ス電圧を供給する、バイポーラトランジ
スタにより構成されるカレントミラー回路と、このカレ
ントミラー回路を構成する前記バイポーラトランジスタ
に前記電力増幅用エミッタ接地バイポーラトランジスタ
の接合温度を伝達する手段とを備えたことを特徴とする
ものである。また、本発明の半導体装置においては、前
記電力増幅用エミッタ接地バイポーラトランジスタおよ
び前記カレントミラー回路を構成するバイポーラトラン
ジスタは、ヘテロ接合化合物半導体トランジスタで構成
され、かつ、同一の半導体基板上にモノリシックに集積
化されていることを特徴とするものである。
【００１０】さらに、本発明の半導体装置においては、
前記接合温度を伝達する手段は、前記電力増幅用エミッ
タ接地バイポーラトランジスタ上面に積層された層間絶
縁膜と、この層間絶縁膜上に積層され、この層間絶縁膜
に形成されたコンタクトホールを介して前記電力増幅用
エミッタ接地バイポーラトランジスタのエミッタ電極お
よび接地間を電気的に接続するとともに、前記カレント
ミラー回路を構成するバイポーラトランジスタ近傍に延
長された金属配線とにより構成されていることを特徴と
するものである。
【００１１】さらに、本発明の半導体装置においては、
前記接合温度を伝達する手段は、前記電力増幅用エミッ
タ接地バイポーラトランジスタおよび前記カレントミラ
ー回路を構成するバイポーラトランジスタ上面に積層さ
れた層間絶縁膜と、この層間絶縁膜に形成されたコンタ
クトホールを介して前記電力増幅用エミッタ接地バイポ
ーラトランジスタのエミッタ電極、前記カレントミラー
回路を構成するバイポーラトランジスタのエミッタ電極
および接地間を電気的に接続するように、前記層間絶縁
膜上に積層された金属配線とにより構成されていること
を特徴とするものである。
【００１２】さらに、本発明の半導体装置においては、
前記接合温度を伝達する手段は、前記電力増幅用エミッ
タ接地バイポーラトランジスタおよび前記カレントミラ
ー回路を構成するバイポーラトランジスタ上面に積層さ
れた層間絶縁膜と、この層間絶縁膜に形成されたコンタ
クトホールを介して前記電力増幅用エミッタ接地バイポ
ーラトランジスタのエミッタ電極および接地間を電気的
に接続するとともに、前記カレントミラー回路を構成す
るバイポーラトランジスタの上面と電気的に絶縁して前
記層間絶縁膜上に積層された金属配線とにより構成され
ていることを特徴とするものである。
【００１３】さらに、本発明の半導体装置においては、
前記金属配線は、前記絶縁膜に形成されたコンタクトホ
ールを介して前記カレントミラー回路を構成するバイポ
ーラトランジスタのエミッタ電極に電気的に接続されて
いることを特徴とするものである。
【００１４】さらに、本発明の半導体装置においては、
前記接合温度を伝達する手段は、前記カレントミラー回
路を構成するバイポーラトランジスタを前記電力増幅用
エミッタ接地バイポーラトランジスタの近傍に配置する
ことにより構成されていることを特徴とするものであ
る。
【００１５】さらに、本発明の半導体装置においては、
前記電力増幅用エミッタ接地バイポーラトランジスタ
は、複数個の要素トランジスタから構成されるマルチフ
ィンガートランジスタにより構成され、前記接合温度を
伝達する手段は、前記カレントミラー回路を構成するバ
イポーラトランジスタを前記電力増幅用エミッタ接地バ
イポーラトランジスタのフィンガー間に配置することに
より構成されていることを特徴とするものである。
【００１６】さらに、本発明の半導体装置においては、
前記接合温度を伝達する手段は、さらに、前記電力増幅
用エミッタ接地バイポーラトランジスタおよび前記カレ
ントミラー回路を構成するバイポーラトランジスタ上面
に積層された層間絶縁膜と、この層間絶縁膜に形成され
たコンタクトホールを介して前記電力増幅用エミッタ接
地バイポーラトランジスタのエミッタ電極および接地間
を電気的に接続するとともに、前記カレントミラー回路
を構成するバイポーラトランジスタの上面に絶縁膜を介
して接触するように、前記層間絶縁膜上に積層された金
属配線とにより構成されていることを特徴とするもので
ある。
【００１７】さらに、本発明の半導体装置においては、
前記金属配線は、前記金属配線は、前記絶縁膜に形成さ
れたコンタクトホールを介して前記カレントミラー回路
を構成するバイポーラトランジスタのエミッタ電極に電
気的に接続されていることを特徴とするものである。
【００１８】さらに、本発明の半導体装置においては、
前記電力増幅用エミッタ接地バイポーラトランジスタは
Ｂ級またはＡＢ級にバイアスされた高周波増幅トランジ
スタであることを特徴とするものである。
【００１９】また、本発明の半導体装置は、Ｂ級または
ＡＢ級にバイアスされたエミッタ接地バイポーラトラン
ジスタ回路によって高周波の増幅が行われ、このエミッ
タ接地バイポーラトランジスタ回路の直流ベース電位
が、バイポーラトランジスタによって構成されたカレン
トミラー回路によって供給される高周波電力増幅器にお
いて、少なくとも前記高周波増幅を行うエミッタ接地バ
イポーラトランジスタと前記カレントミラー回路を構成
するバイポーラトランジスタが、同一の半導体基板にモ
ノリシックに集積化され、かつ、この高周波増幅を行う
エミッタ接地バイポーラトランジスタおよび前記カレン
トミラー回路を構成するバイポーラトランジスタの接合
温度の差を縮小するために、前記半導体基板上に金属電
極層が設置されていることを特徴とするものである。
【００２０】さらに、本発明の半導体装置においては、
前記金属電極層は厚さが２μｍ以上の金属層で構成さ
れ、前記エミッタ接地型バイポーラトランジスタのエミ
ッタ電極と前記カレントミラー回路を構成するバイポー
ラトランジスタのエミッタ電極とを相互に接続するよう
に配線されていることを特徴とするものである。
【００２１】また、本発明の半導体装置は、複数のエミ
ッタフィンガーを有し、Ｂ級またはＡＢ級にバイアスさ
れたエミッタ接地バイポーラトランジスタ回路によって
高周波の増幅が行われ、このエミッタ接地バイポーラト
ランジスタ回路の直流ベース電位が、バイポーラトラン
ジスタによって構成されたカレントミラー回路によって
供給される高周波電力増幅器において、少なくとも前記
高周波増幅を行うエミッタ接地バイポーラトランジスタ
と前記カレントミラー回路を構成するバイポーラトラン
ジスタが、同一の半導体基板にモノリシックに集積化さ
れ、かつ、この高周波増幅を行うエミッタ接地バイポー
ラトランジスタおよび前記カレントミラー回路を構成す
るバイポーラトランジスタの接合温度の差を縮小するた
めに、前記カレントミラー回路を構成するバイポーラト
ランジスタが、前記高周波増幅を行うエミッタ接地バイ
ポーラトランジスタの複数のエミッタフィンガーの間に
配置されていることを特徴とするものである。
【００２２】さらに、本発明の半導体装置は、複数のエ
ミッタフィンガーを有し、Ｂ級またはＡＢ級にバイアス
されたエミッタ接地バイポーラトランジスタ回路によっ
て高周波の増幅が行われ、このエミッタ接地バイポーラ
トランジスタ回路の直流ベース電位が、バイポーラトラ
ンジスタによって構成されたカレントミラー回路によっ
て供給される高周波電力増幅器において、少なくとも前
記高周波増幅を行うエミッタ接地バイポーラトランジス
タと前記カレントミラー回路を構成するバイポーラトラ
ンジスタが、同一の半導体基板にモノリシックに集積化
され、かつ、この高周波増幅を行うエミッタ接地バイポ
ーラトランジスタおよび前記カレントミラー回路を構成
するバイポーラトランジスタの接合温度の差を縮小する
ために、前記カレントミラー回路を構成するバイポーラ
トランジスタが、前記高周波増幅を行うエミッタ接地バ
イポーラトランジスタの複数のエミッタフィンガーか
ら、半導体チップの厚みよりも小さい距離の範囲に配置
されていることを特徴とするものである。
【００２３】さらに、本発明の半導体装置は、複数のエ
ミッタフィンガーを有し、Ｂ級またはＡＢ級にバイアス
されたエミッタ接地バイポーラトランジスタ回路によっ
て高周波の増幅が行われ、このエミッタ接地バイポーラ
トランジスタ回路の直流ベース電位が、バイポーラトラ
ンジスタによって構成されたカレントミラー回路によっ
て供給される高周波電力増幅器において、少なくとも前
記高周波増幅を行うエミッタ接地バイポーラトランジス
タと前記カレントミラー回路を構成するバイポーラトラ
ンジスタが、同一の半導体基板にモノリシックに集積化
され、かつ、この高周波増幅を行うエミッタ接地バイポ
ーラトランジスタおよび前記カレントミラー回路を構成
するバイポーラトランジスタの接合温度の差を縮小する
ために、前記カレントミラー回路を構成するバイポーラ
トランジスタが、前記高周波増幅を行うエミッタ接地バ
イポーラトランジスタの複数のエミッタフィンガーの間
に配置され、かつ、前記エミッタ接地型バイポーラトラ
ンジスタのエミッタ電極と前記カレントミラー回路を構
成するバイポーラトランジスタのエミッタ電極とが厚み
２μｍ以上の金属層で相互に接続されていることを特徴
とするものである。
【００２４】さらに、本発明の半導体装置は、エミッタ
接地トランジスタを増幅段とする高周波増幅器と、この
エミッタ接地トランジスタの直流べ一ス電圧を供給する
カレントミラー回路とが、同一半導体チップ内にモノリ
シックに集積化され、前記カレントミラー回路を構成す
る全部または一部のトランジスタが、高周波増幅を行う
エミッタ接地トランジスタのエミッタ電極に接続された
金属層で覆われていることを特徴とするものである。
【００２５】さらに、本発明の半導体装置においては、
前記金属層は厚さが2μm以上であることを特徴とするも
のである。
【００２６】さらに、本発明の半導体装置においては、
前記カレントミラー回路を構成する全部または一部のト
ランジスタは、このトランジスタと前記金属層との間に
薄い絶縁層を挟んでいることを特徴とするものである。
【００２７】さらに、本発明の半導体装置においては、
前記エミッタ接地トランジスタは複数個の要素トランジ
スタからなるフィンガーを有し、前記カレントミラー回
路を構成する全部または一部のトランジスタは、前記エ
ミッタ接地トランジスタの複数のフィンガー間に配置さ
れていることを特徴とするものである。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態につき
図面を参照して詳述する。図６は本発明が適用されるヘ
テロ接合バイポーラトランジスタ（以下ＨＢＴとい
う。）を用いた高周波電力増幅用半導体集積回路（以下
ＭＭＩＣと言う。）の構成を示す回路図である。
【００２９】高周波電力増幅用のＨＢＴ（１０）は、例
えば、ＩｎＧａＰ−ＧａＡｓ化合物半導体により構成さ
れており、例えば３２個の要素トランジスタの集合体か
らなるマルチフィンガートランジスタである。このＨＢ
Ｔ（１０）のベース電極には、例えば、λ／４線路を含
む入力整合回路（７０）を介して入力信号源（８０）か
らの高周波入力信号が供給されている。ＨＢＴ（１０）
のコレクタ電極からは増幅された高周波入力信号が、例
えば、λ／４線路を含む出力整合回路（４０）を介して
高周波出力信号として取り出され、出力負荷５０に供給
される。ＨＢＴ（１０）のコレクタ電極には、また、例
えば、λ／４線路を含むコレクタバイアス回路（６０）
を介してコレクタ電源（６１）に接続されている。
【００３０】次に、ＨＢＴ（１０）にはカレントミラー
回路（９０）により構成されるバイアス回路から、ベー
ス電圧が供給されている。このカレントミラー回路（９
０）は、エミッタ電極が接地されベース電極が相互に接
続された第１および第２のＨＢＴ（２０）、（１１０）
を含んでいる。第１のＨＢＴ（２０）のコレクタ電極は
負荷抵抗（３０）を介してバイアス電源（３１）に接続
されている。第２のＨＢＴ（１１０）のコレクタ電極は
それ自身のベース電極に接続されるとともに、第３のＨ
ＢＴ（１００）のエミッタ電極に接続されている。第３
のＨＢＴ（１００）のベース電極は第１のＨＢＴ（２
０）のコレクタ電極に接続されている。そして第３のＨ
ＢＴ（１００）のコレクタ電極はバイアス電源（３２）
に接続されている。ここで、第２および第３のＨＢＴ
（１１０）（１００）は、電力増幅用のＨＢＴ（１０）
のベース電流を供給するためのエミッタフォロワ型バッ
ファ回路を構成している。
【００３１】このように構成されたカレントミラー回路
（９０）において、ＨＢＴ（２０）のコレクタ電極から
エミッタ電極に流れる電流Ｉｃは負荷抵抗（３０）の抵
抗値Ｒｃとバイアス電源（３１）の電圧Ｖｃで与えられ
る。すなわち、ＨＢＴ（２０）および（１００）のべ一
スエミッタ電圧をＶbeとすると、電流は次式 Ｉｃ＝（Ｖc−２Ｖｂｅ）／Ｒｃ で与えられる。ここで、Ｖc、Ｒｃは一定であり、Ｖｂ
ｅは温度により変動するが、その変動の大きさはＶcに
対して無視できるため、電流Ｉｃは周囲温度が変化して
も常に一定となる。
【００３２】かかるカレントミラー回路（９０）により
高周波増幅用ＨＢＴ（１０）のベース電極にバイアス電
位を供給した場合、ＨＢＴ（１０）の大きさがカレント
ミラー回路（９０）のＨＢＴ（２０）の大きさのＮ倍で
あれば、電力増幅用ＨＢＴ（１０）の直流コレクタ電流
（アイドル電流）は、ＨＢＴ（２０）を流れる電流Ｉｃ
のＮ倍に設定される。ＨＢＴ（１０）は上述のように、
３２本のエミッタフィンガーを有するトランジスタであ
るため、その大きさはＨＢＴ（２０）の大きさの３２倍
であるため、ＨＢＴ（１０）を流れる電流はＩｃの３２
倍の大きさに設定される。
【００３３】そしてこの電流は、ＨＢＴ（１０）がカレ
ントミラー回路（９０）のＨＢＴ（２０）（１１０）
（１００）と同じ温度下に置かれる限り、温度の変動に
関係なく、ほぼ一定値を維持する。
【００３４】一般に、カレントミラー回路は、ＩＣの周
囲温度の変化を補償するために用いられている。すなわ
ち、周囲温度が変化し、カレントミラー回路のＨＢＴの
温度が変化した場合、カレントミラー回路の出力電圧
は、トランジスタが制御電流（３０）に等しい電流を流
すのに相当した電圧を出力するので、周囲温度に関わら
ずトランジスタに流れる電流を決定出来る。
【００３５】本発明では、このカレントミラー回路の性
質をＢ級またはＡＢ級増幅器を構成するパワートランジ
スタ自体の発熱に対する温度補償に用いるものである。
Ｂ級またはＡＢ級増幅器を構成するパワートランジスタ
においては、上述した様に入力信号のレベルに応じて接
合温度がダイナミックに変化してしまう。このため、静
的な周囲温度の変化のみを補償するカレントミラー回路
では、このダイナミックな温度変化を補償出来ない。本
発明では、電力増幅を行うＢ級またはＡＢ級の増幅段の
ＨＢＴ（１０）とバイアス電圧を生成するカレントミラ
ー回路（９０）のＨＢＴ（２０）の熱的な結合を確立し
て、カレントミラー回路（９０）が、電力増幅用のＨＢ
Ｔ（１０）の素子温度のダイナミックな変化に反応出来
る様にする事を特徴とする。
【００３６】図７は本発明の第１の実施形態であるＭＭ
ＩＣ（マイクロ波モノリシックＩＣ）の要部を示す断面
図である。（１Ａ）、（１Ｂ）・・・・は電力増幅用Ｈ
ＢＴ（１０）を構成するエミッタ電極である。また、
（２Ａ）、（２Ｂ）・・・・はＨＢＴ（１０）のベース
電極、（３Ａ）、（３Ｂ）、・・・・はＨＢＴ（１０）
のコレクタ電極である。すなわち、ＨＢＴ（１０）はＧ
ａＡｓ基板（７）上に配列され複数個の要素ＨＢＴ（１
０Ａ）、（１０Ｂ）、・・・・から構成されている。こ
こで、要素ＨＢＴ（１０Ａ）は、エミッタ電極（１
Ａ）、ベース（２Ａ）、コレクタ電極（３Ａ）を備えた
トランジスタであり、要素ＨＢＴ（１０Ｂ）は、エミッ
タ電極（１Ｂ）、ベース（２Ｂ）、コレクタ電極（３
Ｂ）を備えたトランジスタであり、以下同様である。な
お、以下の説明においては、これらの要素ＨＢＴ（１０
Ａ）、（１０Ｂ）、・・・・をフィンガーと呼ぶ。
【００３７】このように構成されたＨＢＴ（１０）にお
いて、各フィンガーのエミッタ電極（１Ａ）、（１
Ｂ）、・・・・を相互に接続するように、エミッタ接地
配線として厚み４μｍのメッキ層（４）を形成してい
る。この金メッキ層（４）は、ＢＣＢ（ベンゾ・シクロ
・ブタン）樹脂の絶縁膜（５）上に配され、カレントミ
ラー回路（９０）のＨＢＴ（６）の近傍でＧａＡｓ基板
（７）に接続する。ＢＣＢ絶縁膜（５）の熱伝導率はＧ
ａＡｓに比べて低いので、エミッタフィンガーで発生し
た熱は、金メッキ層（４）により、ＧａＡｓ基板（７）
に接続された部分、すなわち、接地点（９）まで伝導さ
れる。ＧａＡｓ基板の熱伝導率が０．４Ｗ／Ｋ／ｃｍで
あるのに対し、金の熱伝導率は３Ｗ／Ｋ／ｃｍと大きい
ので、エミッタ電極（１Ａ、１Ｂ・・・・）の接合温度
と、接地点（９）との温度差は極めて小さくなる。した
がって、接地点（９）の近傍のＧａＡｓ基板（７）上に
配置されたカレントミラー回路（９０）を構成するＨＢ
Ｔ（６）と電力増幅用ＨＢＴ（１０）のエミッタ電極
（１Ａ、１Ｂ・・・・）部との温度差は、金メッキ層
（４）が無い場合に比べて著しく縮小する。
【００３８】図８に、本発明を適用したＣＤＭＡ端末用
のパワーアンプと従来のＣＤＭＡ端末用のパワーアンプ
との電力効率を比較して示す。比較した電力増幅器のパ
ターン配置は全く同じであるが、本発明の実施形態で
は、電力増幅用ＨＢＴのエミッタ電極上に金めっきを４
μｍの厚さで施し、そのメッキ層をカレントミラー回路
のＨＢＴ（６）から１０μｍ離れた位置でＧａＡｓ基板
に接続した。その結果、従来例では、線形領域の最大効
率が４５％であったものが、５２％まで効率を改善でき
た。
【００３９】図９は、本発明の第２の実施形態であるＭ
ＭＩＣの要部を示す断面図である。この実施形態では、
電力増幅用ＨＢＴを構成する各フィンガーのエミッタ電
極（１Ａ、１Ｂ、・・・・）上に、エミッタ接地配線と
して厚み４μｍの金メッキ層（４）を設け、さらにこの
メッキ層（４）を、カレントミラー回路のＨＢＴ（２
０）のエミッタ電極（２１）に直接接続した。この金メ
ッキ層（４）は、電力増幅用ＨＢＴ（１０）のエミッタ
電極（１Ａ、１Ｂ、・・・・）以外とはほとんど熱的な
接続を持っていないので、金メッキ層（４）の温度は、
電力増幅用ＨＢＴ（１０）のエミッタ電極（１Ａ、１
Ｂ、・・・・）の接合温度とほとんど等しくなる。この
ため、カレントミラー回路のＨＢＴ（６）の接合温度も
電力増幅用ＨＢＴ（１０）の接合温度とほぼ等しくな
り、電力増幅用ＨＢＴ（１０）のダイナミックな温度変
動に対して、カレントミラー回路による温度補償が極め
て効率良く行われる。
【００４０】図１０は、上記の実施形態を適用したＣＤ
ＭＡ端末用パワーアンプの効率を従来のこの種のパワー
アンプの効率と対比して示す。図の実線で示すグラフは
本発明のパワーアンプの効率を、また、図の破線で示す
グラフは従来のパワーアンプの効率をそれぞれ示してい
る。同図から、従来のパワーアンプでは、線形領域の最
大効率が４５％であったものが、本発明では５６％まで
向上し、素子温度の上昇の影響がない場合の限界効率５
８％とほぼ同等の効率を達成できた。
【００４１】図１１は本発明の第３の実施形態であるＭ
ＭＩＣの要部を示す断面図である。この実施形態では、
カレントミラー回路のＨＢＴ（６）を電力増幅用ＨＢＴ
（１０）を構成する各フィンガー（１０Ａ）、（１０
Ｂ）、・・・・の間に配したものである。このような配
置により、電力増幅用のＨＢＴ（１０）とカレントミラ
ー回路のＨＢＴ（６）の熱的な結合を促進出来る。
【００４２】この実施形態を適用したＣＤＭＡ端末用パ
ワーアンプの効率を図１２に示す。同図は、図１０と同
様に、図の実線で示すグラフは本発明のパワーアンプの
効率を、また、図の破線で示すグラフは従来のパワーア
ンプの効率をそれぞれ示している。同図から、従来のパ
ワーアンプでは、線形領域の最大効率が４５％であった
ものが、本発明では５０％まで改善できた。
【００４３】図１３は本発明の第４の実施形態であるＭ
ＭＩＣの要部を示す断面図である。この実施形態では、
カレントミラー回路のＨＢＴ（６）と電力増幅用ＨＢＴ
フィンガー（１０Ａ）のエミッタ電極（１Ａ）の距離
を、例えば、５０μｍ程度に狭めて配置して、電力増幅
用のＨＢＴ（１０）とカレントミラー回路のＨＢＴ
（６）の熱的な結合を促進している。このような配置が
効果を現すのは、電力増幅用ＨＢＴ（１０Ａ）とカレン
トミラー回路のＨＢＴ（６）の距離が半導体基板（７）
の厚み以下になった時である。
【００４４】ＧａＡｓ基板（７）の厚みが１５０μｍ、
電力増幅用ＨＢＴフィンガー（１０Ａ）とカレントミラ
ー回路のＨＢＴ（６）の距離を５０μｍとした時のＣＤ
ＭＡ端末用パワーアンプの効率を図１４に示す。同図に
は、電力増幅用ＨＢＴとカレントミラー回路のＨＢＴの
距離が４００μｍの従来例破線で示している。従来のパ
ワーアンプでは、線形領域の最大効率が４５％であった
ものが、本発明では距離を５０μｍに近づけることで、
効率を４９％まで改善できた。
【００４５】図１５は本発明の第５の実施形態であるＭ
ＭＩＣの要部断面図である。この実施形態では、カレン
トミラー回路のＨＢＴ（６）を電力増幅用ＨＢＴ（１
０）フィンガー（１０Ａ）、（１０Ｂ）の間に配置する
とともに、電力増幅用のＨＢＴ（１０）のエミッタ電極
（１Ａ、１Ｂ、・・・・）上に、接地配線として厚み４
μｍの金メッキ層（４）を設け、さらにこのメッキ層
を、カレントミラー回路のＨＢＴ（６）のエミッタ電極
（２１）に直接接続した。
【００４６】この金メッキ層（４）は、電力増幅用のＨ
ＢＴフィンガー（１０Ａ）、（１０Ｂ）・・・・のエミ
ッタ電極（１Ａ、１Ｂ、・・・・）をカレントミラー回
路のＨＢＴ（６）とは反対側の電熱パッド（９Ａ）、
（９Ｂ）でＧａＡｓ基板（７）に接続している。このた
め、電力増幅段のＨＢＴ（１０）フィンガーのエミッタ
電極（１Ａ、１Ｂ、・・・・）で発生した熱は、金メッ
キ層（４）を経由して電熱パッド（９Ａ）、（９Ｂ）か
らＧａＡｓ基板（７）へ伝導され、ＨＢＴ（１０）素子
の熱抵抗を下げるのに有効である。一方、カレントミラ
ー回路のＨＢＴ（６）と電力増幅用のＨＢＴフィンガー
（１０Ａ）、（１０Ｂ）・・・・のエミッタ電極（１
Ａ、１Ｂ、・・・・）は、金メッキ層（４）により熱的
に密な結合を保っているので、カレントミラー回路のＨ
ＢＴ（６）の接合温度も電力増幅用ＨＢＴ（１０）の接
合温度とほぼ等しくなり、電力増幅用のＨＢＴ（１０）
のダイナミックな温度変動に対して、カレントミラー回
路による温度補償が極めて効率良く行われる。
【００４７】この実施形態のＭＭＩＣを適用したＣＤＭ
Ａ端末用パワーアンプの効率を図１６に示す。従来のパ
ワーアンプでは、線形領域の最大効率が４５％であった
ものが、本発明のパワーアンプでは５７％まで改善で
き、素子温度の上昇の影響を抑え、Ｂ級線形増幅器の限
界性能を実現できた。
【００４８】図17は本発明の第６の実施形態であるＭＭ
ＩＣの要部断面図である。この実施形態においては、バ
イアス回路であるカレントミラー回路のＨＢＴ（６）を
電力増幅用のＨＢＴ（１０）の近傍に配置する。すなわ
ち、ＧａＡｓ半導体基板（７）上には、エミッタ電極
（１Ａ）、ベース電極（２Ａ）、コレクタ電極（３Ａ）
を含むメサ上の電力増幅用のＨＢＴ（１０）が形成され
ている。また、この近傍の半導体基板（７）上には、エ
ミッタ電極（２１）、ベース電極（２２）、コレクタ電
極（２３）を含むメサ上のカレントミラー回路のＨＢＴ
（６）が形成されている。これらのＨＢＴ（１０）およ
びＨＢＴ（６）を含む半導体基板（７）の表面には、第
２の絶縁膜である、厚さ２００ｎｍの薄いＳｉＮ絶縁膜
（１１）が形成されている。このＳｉＮ絶縁膜（１１）
には、ＨＢＴ（１０）のエミッタ電極（１Ａ）部分にコ
ンタクトホール（１２）が形成されている。このＳｉＮ
絶縁膜（１１）上には、また、ＢＣＢ樹脂からなる絶縁
膜（５）が全面に積層形成されている。このＳｉＮ絶縁
膜（１１）には、ＨＢＴ（１０）のエミッタ電極（１
Ａ）部分およびＨＢＴ（６）の形成部分にコンタクトホ
ール（１３）が形成されている。そして、このようにコ
ンタクトホール（１３）が形成されたＳｉＮ絶縁膜（１
１）上には、全面に厚さ４μｍの金メッキ層（４）が形
成されている。この金メッキ層（４）はコンタクトホー
ル（１２）を介してＨＢＴ（１０Ａ）以外のフィンガ
ー、すなわち、要素ＨＢＴ（１０Ｂ）、・・・のエミッ
タ電極（１Ｂ）、・・・が相互に電気的に接続されてい
る。
【００４９】電力増幅用ＨＢＴ（１０Ａ）で発生した熱
は、熱伝導の良い金メッキ層（４）およびＳｉＮ絶縁膜
（１１）を介して、ＨＢＴ（６）に伝導される。このた
め、カレントミラー回路のＨＢＴ（６）と増幅用ＨＢＴ
（１０Ａ）との温度はほぼ等しくなる。
【００５０】図１８は、一例として、本発明をＣＤＭＡ
用のパワーアンプとして適用した場合の、電力付加効率
特性Ｐ１および隣接チャンネル漏洩電力Ｐ２についての
従来のパワーアンプと比較して示す特性曲線図である。
各特性曲線Ｐ１、Ｐ２のうち、実線の曲線は本発明の特
性を、また、破線の曲線は従来の特性をそれぞれ示して
いる。その結果、本発明を適用したパワーアンプでは、
隣接チャネル漏洩電力Ｐ２が−５０ｄＢ以下の線形領域
での効率が従来の増幅器に比較して向上していることが
わかる。
【００５１】図１９は、本発明の第７の実施形態である
ＭＭＩＣの要部断面図である。また、図２０は図１９に
示すＭＭＩＣの要部平面図である。なお、図１９は、図
２０の矢印Ａ−Ａ‘に沿った断面図である。この実施形
態においては、カレントミラー回路のＨＢＴ（６）は、
電力増幅用ＨＢＴ（１０）を構成するフィンガー、すな
わち、要素ＨＢＴ（１０Ａ）、（１０Ｂ）間に配置され
ている。そして、厚さ４μｍの金メッキ層（４）が要素
ＨＢＴ（１０Ａ）、（１０Ｂ）のエミッタ電極（１
Ａ）、（１Ｂ）を相互に電気的に接続するとともに、カ
レントミラー回路のＨＢＴ（６）の直上部を覆う。他の
構成は図１７に示すＭＭＩＣとほぼ同一であるため、同
一又は対応する部分には同一符号を付し、詳細な説明は
省略する。なお、図２０においては、要素ＨＢＴ（１０
Ａ）、（１０Ｂ）に対して共通のコレクタ電極配線（２
４）およびベース電極配線（２５）がそれぞれ設けられ
ている。要素ＨＢＴ（１０Ａ）、（１０Ｂ）のエミッタ
電極配線である金メッキ層（４）は図２０には示されて
いないが、要素ＨＢＴ（１０Ａ）、（１０Ｂ）の両側の
半導体基板（７）上に設けられた放熱パッド（９Ａ）、
（９Ｂ）に接触するように構成されている。また、カレ
ントミラー回路のＨＢＴ（６）のベース電極（２２）、
コレクタ電極（２３）に対しては、それぞれ、ベース電
極配線（２７）およびコレクタ電極配線（２８）が半導
体基板（７）上に設けられている。
【００５２】このような配置により、電力増幅用の要素
ＨＢＴ（１０Ａ）、（１０Ｂ）で発生した熱は、熱伝導
の良い金メッキ層（４）を介して、両側からカレントミ
ラー回路のＨＢＴ（６）に伝導され、第６の実施形態に
比べ、さらに、両ＨＢＴ間の温度差は小さくなる。
【００５３】図２１は、本発明が適用されるＨＢＴを用
いた高周波電力増幅用ＭＭＩＣの他の構成を示す回路図
である。この回路は、図６に示した回路に対して、バイ
アス回路であるカレントミラー回路の構成が相違してお
り、その他の構成は同じである。すなわち、図２１のカ
レントミラー回路においては、それぞれダイオード接続
された第１および第２の温度補償用ＨＢＴ（２０）、
（２０Ａ）が、負荷抵抗（３０）を介して電源３１に直
列に接続されている。第３のＨＢＴ（１００）はそのベ
ース電極が第２のＨＢＴ（２０Ａ）のベース電極に接続
され、そのコレクタ電極はバイアス電源(３２)に接続さ
れている。第２のＨＢＴ（２０Ａ）のエミッタ電極は抵
抗（１０１）を介して、第２のＨＢＴ（２０）のエミッ
タ電極とともに、接地されている。第２のＨＢＴ（２０
Ａ）のエミッタ電極からは、ローパスフィルター（１０
２）を介してバイアス回路としてのカレントミラー回路
の出力電圧が、増幅用ＨＢＴ（１０）のベース電極に供
給されている。この増幅用ＨＢＴ（１０）のベース電極
には、また、高周波入力信号ＲＦＩＮが供給され、コレ
クタ電極からは増幅された高周波出力信号が取り出され
る。なお、増幅用ＨＢＴ（１０）のコレクタ電極はイン
ダクタンス（１０３）を介してバイアス電源（３２）に
接続されている。
【００５４】このような構成のＭＭＩＣ回路において
は、増幅用ＨＢＴ（１０）にはカレントミラー回路の制
御電圧（３１）と抵抗（３０）で決まる電流に常に比例
するアイドル電流が流れるように、増幅用ＨＢＴ（１
０）のべ一ス電極に供給されるべ一ス電圧が制御され
る。
【００５５】図２２はこのような回路に本発明を適用し
た第８の実施形態であるＭＭＩＣの要部断面図である。
この実施形態においては、第１および第２の温度補償用
ＨＢＴ（２０）、（２０Ａ）のうち、ＨＢＴ（２０Ａ）
は電力増幅用の要素ＨＢＴ（１０Ａ）の近傍に配置さ
れ、ＨＢＴ（２０）は要素ＨＢＴ（１０Ａ）と（１０
Ｂ）、すなわち、フィンガー間に配置されている。そし
て、厚さ４μｍの金メッキ層（４）がフィンガーＨＢＴ
（１０Ａ）、（１０Ｂ）のエミッタ電極（１Ａ）、（１
Ｂ）を相互に電気的に接続するとともに、カレントミラ
ー回路の２つのＨＢＴ（２０）（２０Ａ）の直上部を覆
う。他の構成は図１７あるいは図１９に示すＭＭＩＣと
ほぼ同一であるため、同一又は対応する部分には同一符
号を付し、詳細な説明は省略する。
【００５６】このような構成のＭＭＩＣにより、電力増
幅用の要素ＨＢＴ（１０Ａ）、（１０Ｂ）で発生した熱
は、熱伝導の良い金メッキ層（４）を介して、両側から
あるいは片側からカレントミラー回路のＨＢＴ（２０）
（２０Ａ）に伝導され、電力増幅用の要素ＨＢＴ（１０
Ａ）、（１０Ｂ）およびカレントミラー回路のＨＢＴ
（２０）（２０Ａ）間の温度差は小さくなる。
【００５７】なお、以上の各実施形態の説明図には簡単
のため、電力増幅段のＨＢＴフィンガーのエミッタ電極
は２本のみ図示したが、本発明はより多くの本数を有す
るＨＢＴに適用されることは言うまでもない。
【００５８】また、第１、第２および第５乃至第８の実
施形態では、カレントミラー回路と電力増幅用のＨＢＴ
の熱的な結合を実現するために用いた金メッキ層の厚み
は４μｍであったが、発明者等の実験によれば、金や銅
等の熱の良導体を用いるときは、この厚みは少なくも２
μｍから顕著な効果、すなわち、熱的な結合の促進が見
られた。
【００５９】さらに、電力増幅段のＨＢＴとの熱的結合
を行うカレントミラー回路のＨＢＴは、カレントミラー
回路を構成する複数個のＨＢＴ（２０）（１１０）（１
００）のいずれの１個であってもよく、また、複数個で
あってもよい。
【００６０】
【発明の効果】本発明によれば、携帯端末に適用される
Ｂ級またはＡＢ級の電力増幅器の電力効率が改善可能で
ある。
【図面の簡単な説明】
【図１】従来のＨＢＴを用いたＢ級高周波電力増幅器の
構成を示す回路図である。
【図２】図１に示すＢ級増幅器のコレクタ出力特性と負
荷線の関係を示す図である。
【図３】図１に示すＨＢＴの温度特性を説明する特性図
である。説明する特性図。
【図４】図１に示すＢ級増幅器における素子温度と負荷
線の関係を説明する特性図である。
【図５】図１に示すＢ級増幅器における出力電力に対す
る電力付加効率、三次歪の関係を示す図である。
【図６】本発明が適用されるＨＢＴを用いた高周波電力
増幅用ＭＭＩＣの構成を示す回路図である。
【図７】本発明の第１の実施形態であるＭＭＩＣの要部
を示す断面図である。
【図８】本発明を適用したＣＤＭＡ端末用のパワーアン
プと従来のＣＤＭＡ端末用のパワーアンプとの電力効率
を比較して示す図である。
【図９】本発明の第２の実施形態であるＭＭＩＣの要部
を示す断面図である。
【図１０】本発明を適用したＣＤＭＡ端末用パワーアン
プの効率を従来のこの種のパワーアンプの効率と対比し
て示す図である。
【図１１】本発明の第３の実施形態であるＭＭＩＣの要
部を示す断面図である。
【図１２】本発明を適用したＣＤＭＡ端末用パワーアン
プの効率を従来のこの種のパワーアンプの効率と対比し
て示す図である。
【図１３】本発明の第４の実施形態であるＭＭＩＣの要
部を示す断面図である。
【図１４】本発明の第４の実施形態を適用したＣＤＭＡ
端末用パワーアンプの効率を示す図である。
【図１５】本発明の第５の実施形態であるＭＭＩＣの要
部断面図である。
【図１６】本発明の第５の実施形態のＭＭＩＣを適用し
たＣＤＭＡ端末用パワーアンプの効率を示す図である。
【図１７】本発明の第６の実施形態であるＭＭＩＣの要
部断面図である。
【図１８】本発明をＣＤＭＡ用のパワーアンプとして適
用した場合の、電力付加効率特性Ｐ１および隣接チャン
ネル漏洩電力Ｐ２についての従来のパワーアンプと比較
して示す特性曲線図である。
【図１９】本発明の第７の実施形態であるＭＭＩＣの要
部断面図である。
【図２０】図１９に示すＭＭＩＣの要部平面図である。
【図２１】本発明が適用されるＨＢＴを用いた高周波電
力増幅用ＭＭＩＣの他の構成を示す回路図である。
【図２２】本発明の第８の実施形態であるＭＭＩＣの要
部断面図である。
【符号の説明】
１Ａ，１Ｂ・・・・要素ＨＢＴ（フィンガー）のエミッ
タ電極 ２Ａ，２Ｂ・・・・要素ＨＢＴ（フィンガー）のベース
電極 ３Ａ，３Ｂ・・・・要素ＨＢＴ（フィンガー）のコレク
タ電極 ４・・・・・・・・金メッキ層 ５・・・・・・・・ＢＣＢ樹脂膜層 ６・・・・・・・・カレントミラー回路を構成する任意
のＨＢＴ ７・・・・・・・・ＧａＡｓ基板 ８・・・・・・・・ヒートシンク ９Ａ、９Ｂ・・・・熱伝導パッド １０・・・・・電力増幅用ＨＢＴ ２０・・・・・カレントミラー回路のＨＢＴ ３０・・・・・カレントミラー回路の抵抗 ３１・・・・・カレントミラー回路の制御電源 ４０・・・・・出力整合回路 ５０・・・・・出力負荷 ６０・・・・・コレクタバイアス回路 ７０・・・・・入力整合回路 ８０・・・・・入力信号源 ９０・・・・・カレントミラー方式によるベースバイア
ス回路 １００、１１０・・・・バッファ回路トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｆ 1/30 3/213 Ｆターム(参考） 5F003 AP08 BA92 BE90 BF06 BG06 BH05 BJ01 BJ99 BM02 BZ05 5F082 AA10 AA19 BA47 BC03 BC13 BC14 BC15 CA02 DA09 FA01 FA11 FA12 GA02 5J090 AA04 AA41 AA63 AA64 CA02 CA27 CA36 CA86 FA04 FA16 FN14 HA06 HA25 HA29 HA33 KA09 KA12 KA29 KA48 KA65 MA22 QA02 SA14 TA01 TA02 TA06 5J091 AA04 AA41 AA63 AA64 CA02 CA27 CA36 CA86 FA04 FA16 HA06 HA25 HA29 HA33 KA09 KA12 KA29 KA48 KA65 MA22 QA02 SA14 TA01 TA02 TA06 UW08 5J092 AA04 AA41 AA63 AA64 CA02 CA27 CA36 CA86 FA04 FA16 GR09 HA06 HA25 HA29 HA33 KA09 KA12 KA29 KA48 KA65 MA22 QA02 SA14 TA01 TA02 TA06

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 電力増幅用エミッタ接地バイポーラトラ
    ンジスタと、このトランジスタにべ一ス電圧を供給する
    バイポーラトランジスタにより構成されるカレントミラ
    ー回路と、このカレントミラー回路を構成する前記バイ
    ポーラトランジスタに前記電力増幅用エミッタ接地バイ
    ポーラトランジスタの接合温度を伝達する手段とを備え
    た半導体装置。
  2. 【請求項２】 前記電力増幅用エミッタ接地バイポーラ
    トランジスタおよび前記カレントミラー回路を構成する
    バイポーラトランジスタは、ヘテロ接合化合物半導体ト
    ランジスタで構成され、かつ、同一の半導体基板上にモ
    ノリシックに集積化されていることを特徴とする請求項
    １記載の半導体装置。
  3. 【請求項３】 前記接合温度を伝達する手段は、前記電
    力増幅用エミッタ接地バイポーラトランジスタ上面に積
    層された層間絶縁膜と、この層間絶縁膜上に積層され、
    この層間絶縁膜に形成されたコンタクトホールを介して
    前記電力増幅用エミッタ接地バイポーラトランジスタの
    エミッタ電極および接地間を電気的に接続するととも
    に、前記カレントミラー回路を構成するバイポーラトラ
    ンジスタ近傍に延長され金属配線とにより構成されてい
    ることを特徴とする請求項２記載の半導体装置。
  4. 【請求項４】 前記接合温度を伝達する手段は、前記電
    力増幅用エミッタ接地バイポーラトランジスタおよび前
    記カレントミラー回路を構成するバイポーラトランジス
    タ上面に積層された層間絶縁膜と、この層間絶縁膜に形
    成されたコンタクトホールを介して前記電力増幅用エミ
    ッタ接地バイポーラトランジスタのエミッタ電極、前記
    カレントミラー回路を構成するバイポーラトランジスタ
    のエミッタ電極および接地間を電気的に接続するよう
    に、前記層間絶縁膜上に積層された金属配線とにより構
    成されていることを特徴とする請求項１または２記載の
    半導体装置。
  5. 【請求項５】 前記接合温度を伝達する手段は、前記電
    力増幅用エミッタ接地バイポーラトランジスタおよび前
    記カレントミラー回路を構成するバイポーラトランジス
    タ上面に積層された層間絶縁膜と、この層間絶縁膜に形
    成されたコンタクトホールを介して前記電力増幅用エミ
    ッタ接地バイポーラトランジスタのエミッタ電極および
    接地間を電気的に接続するとともに、前記カレントミラ
    ー回路を構成するバイポーラトランジスタの上面と電気
    的に絶縁して前記層間絶縁膜上に積層された金属配線と
    により構成されていることを特徴とする請求項１または
    ２記載の半導体装置。
  6. 【請求項６】 前記接合温度を伝達する手段は、前記カ
    レントミラー回路を構成するバイポーラトランジスタを
    前記電力増幅用エミッタ接地バイポーラトランジスタの
    近傍に配置することにより構成されていることを特徴と
    する請求項１または２記載の半導体装置。
  7. 【請求項７】 前記電力増幅用エミッタ接地バイポーラ
    トランジスタは、複数個の要素トランジスタから構成さ
    れるマルチフィンガートランジスタにより構成され、前
    記接合温度を伝達する手段は、前記カレントミラー回路
    を構成するバイポーラトランジスタを前記電力増幅用エ
    ミッタ接地バイポーラトランジスタのフィンガー間に配
    置することにより構成されていることを特徴とする請求
    項６記載の半導体装置。
  8. 【請求項８】 前記接合温度を伝達する手段は、さら
    に、前記電力増幅用エミッタ接地バイポーラトランジス
    タおよび前記カレントミラー回路を構成するバイポーラ
    トランジスタ上面に積層された層間絶縁膜と、この層間
    絶縁膜に形成されたコンタクトホールを介して前記電力
    増幅用エミッタ接地バイポーラトランジスタのエミッタ
    電極および接地間を電気的に接続するとともに、前記カ
    レントミラー回路を構成するバイポーラトランジスタの
    近傍に延長された金属配線とにより構成されていること
    を特徴とする請求項７記載の半導体装置。
  9. 【請求項９】 前記電力増幅用エミッタ接地バイポーラ
    トランジスタはＢ級またはＡＢ級にバイアスされた高周
    波増幅トランジスタであることを特徴とする請求項１乃
    至８のいずれかに記載の半導体装置。
  10. 【請求項１０】 前記金属配線層は厚さが２μｍ以上の
    金属層で構成され、前記エミッタ接地型バイポーラトラ
    ンジスタのエミッタ電極と前記カレントミラー回路を構
    成するバイポーラトランジスタのエミッタ電極とを相互
    に接続するように配線されていることを特徴とする特許
    請求項１乃至９のいずれかに記載の半導体装置。
  11. 【請求項１１】 複数のエミッタフィンガーを有し、Ｂ
    級またはＡＢ級にバイアスされたエミッタ接地バイポー
    ラトランジスタ回路によって高周波の増幅が行われ、こ
    のエミッタ接地バイポーラトランジスタ回路の直流ベー
    ス電位が、バイポーラトランジスタによって構成された
    カレントミラー回路によって供給される高周波電力増幅
    器において、少なくとも前記高周波増幅を行うエミッタ
    接地バイポーラトランジスタと前記カレントミラー回路
    を構成するバイポーラトランジスタが、同一の半導体基
    板にモノリシックに集積化され、かつ、この高周波増幅
    を行うエミッタ接地バイポーラトランジスタおよび前記
    カレントミラー回路を構成するバイポーラトランジスタ
    の接合温度の差を縮小するために、前記カレントミラー
    回路を構成するバイポーラトランジスタが、前記高周波
    増幅を行うエミッタ接地バイポーラトランジスタの複数
    のエミッタフィンガーから、半導体チップの厚みよりも
    小さい距離の範囲に配置されていることを特徴とする半
    導体装置。
  12. 【請求項１２】 エミッタ接地トランジスタを増幅段と
    する高周波増幅器と、このエミッタ接地トランジスタの
    直流べ一ス電圧を供給するカレントミラー回路とが、同
    一半導体チップ内にモノリシックに集積化され、前記カ
    レントミラー回路を構成する全部または一部のトランジ
    スタが、高周波増幅を行うエミッタ接地トランジスタの
    エミッタ電極に接続された金属層で覆われていることを
    特徴とする半導体装置。
  13. 【請求項１３】 前記金属層は厚さが2μm以上であるこ
    とを特徴とする請求項１２記載の半導体装置。
  14. 【請求項１４】 前記カレントミラー回路を構成する全
    部または一部のトランジスタは、このトランジスタと前
    記金属層との間に薄い絶縁層を挟んでいることを特徴と
    する請求項１２または１３記載の半導体装置。
  15. 【請求項１５】 前記エミッタ接地トランジスタは複数
    個の要素トランジスタからなるフィンガーを有し、前記
    カレントミラー回路を構成する全部または一部のトラン
    ジスタは、前記エミッタ接地トランジスタの複数のフィ
    ンガー間に配置されていることを特徴とする請求項１２
    乃至１４のいずれかに記載の半導体装置。
JP11280672A 1999-03-18 1999-09-30 半導体装置 Pending JP2000332124A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11280672A JP2000332124A (ja) 1999-03-18 1999-09-30 半導体装置
US09/531,227 US6344775B1 (en) 1999-03-18 2000-03-20 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-73279 1999-03-18
JP7327999 1999-03-18
JP11280672A JP2000332124A (ja) 1999-03-18 1999-09-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2000332124A true JP2000332124A (ja) 2000-11-30

Family

ID=26414435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11280672A Pending JP2000332124A (ja) 1999-03-18 1999-09-30 半導体装置

Country Status (2)

Country Link
US (1) US6344775B1 (ja)
JP (1) JP2000332124A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289835A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 高周波パワーアンプ装置
US6661290B2 (en) 2001-01-19 2003-12-09 Kabushiki Kaisha Toshiba High-frequency power amplifier
JP2005508580A (ja) * 2001-07-02 2005-03-31 フェアチャイルド・セミコンダクター・コーポレーション モノリシックマイクロ波集積回路用補助回路
JP2006509458A (ja) * 2002-12-09 2006-03-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 拡張ウィルソン電流ミラー自己バイアス昇圧回路を有する増幅回路
JP2006094184A (ja) * 2004-09-24 2006-04-06 Mitsubishi Electric Corp 高周波増幅装置
JP2006517751A (ja) * 2002-11-13 2006-07-27 クゥアルコム・インコーポレイテッド デシベル利得制御特性においてリニアを有する連続可変利得無線周波数ドライバ増幅器
US7154336B2 (en) 2003-10-14 2006-12-26 Matsushita Electric Industrial Co., Ltd. High-frequency power amplifier
US7259615B2 (en) 2004-02-16 2007-08-21 Sony Corporation Bias voltage supply circuit and radio-frequency amplification circuit
JP2013009440A (ja) * 2003-12-23 2013-01-10 Agere Systems Inc バイアス回路を一体化した金属酸化膜半導体デバイス
US11863128B2 (en) 2020-02-05 2024-01-02 Murata Manufacturing Co., Ltd. Power amplifier circuit

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151969A (ja) * 2000-11-15 2002-05-24 Rohm Co Ltd 半導体装置
US6414553B1 (en) * 2001-08-30 2002-07-02 Koninklijke Philips Electronics N.V. Power amplifier having a cascode current-mirror self-bias boosting circuit
WO2003081771A1 (en) * 2002-03-20 2003-10-02 Roke Manor Research Limited A bias circuit for a bipolar transistor
US7286016B2 (en) * 2002-10-30 2007-10-23 Nxp B.V. Amplifier bias circuit, method for biasing an amplifier and integrated circuit comprising an amplifier bias circuit
JP2005020518A (ja) * 2003-06-27 2005-01-20 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品並びにその製造方法
JP2007060616A (ja) * 2005-07-29 2007-03-08 Mitsubishi Electric Corp 高周波電力増幅器
US7525384B2 (en) * 2006-10-17 2009-04-28 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Transmission line amplifier
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
US7990223B1 (en) * 2010-05-31 2011-08-02 Kabushiki Kaisha Toshiba High frequency module and operating method of the same
JP5835056B2 (ja) * 2012-03-28 2015-12-24 Tdk株式会社 高周波増幅器
JP5939404B2 (ja) * 2013-03-19 2016-06-22 株式会社村田製作所 無線周波数増幅回路及び電力増幅モジュール
US20140368268A1 (en) * 2013-06-18 2014-12-18 Auriga Measurement Systems, LLC Load Tuning Circuit For Pulse-Width / Pulse-Position Modulation Amplifier And Related Techniques
US10473530B2 (en) * 2017-08-18 2019-11-12 Qualcomm Incorporated Apparatus and method for generating temperature-indicating signal using correlated-oscillators
CN110739921B (zh) * 2019-11-20 2022-09-27 厦门市三安集成电路有限公司 功率放大单元和功率放大器
CN113225034A (zh) 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389619A (en) * 1981-02-02 1983-06-21 Rca Corporation Adjustable-gain current amplifier for temperature-independent trimming
DE3329665A1 (de) * 1983-08-17 1985-03-07 Telefunken electronic GmbH, 7100 Heilbronn Schaltungsanordnung zur verstaerkung elektrischer signale

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661290B2 (en) 2001-01-19 2003-12-09 Kabushiki Kaisha Toshiba High-frequency power amplifier
JP2002289835A (ja) * 2001-03-28 2002-10-04 Toshiba Corp 高周波パワーアンプ装置
JP2005508580A (ja) * 2001-07-02 2005-03-31 フェアチャイルド・セミコンダクター・コーポレーション モノリシックマイクロ波集積回路用補助回路
JP2006517751A (ja) * 2002-11-13 2006-07-27 クゥアルコム・インコーポレイテッド デシベル利得制御特性においてリニアを有する連続可変利得無線周波数ドライバ増幅器
JP2006509458A (ja) * 2002-12-09 2006-03-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 拡張ウィルソン電流ミラー自己バイアス昇圧回路を有する増幅回路
US7154336B2 (en) 2003-10-14 2006-12-26 Matsushita Electric Industrial Co., Ltd. High-frequency power amplifier
JP2013009440A (ja) * 2003-12-23 2013-01-10 Agere Systems Inc バイアス回路を一体化した金属酸化膜半導体デバイス
US7259615B2 (en) 2004-02-16 2007-08-21 Sony Corporation Bias voltage supply circuit and radio-frequency amplification circuit
KR101113972B1 (ko) 2004-02-16 2012-03-05 소니 주식회사 바이어스 전압 공급 회로 및 고주파 증폭회로
JP2006094184A (ja) * 2004-09-24 2006-04-06 Mitsubishi Electric Corp 高周波増幅装置
JP4672320B2 (ja) * 2004-09-24 2011-04-20 三菱電機株式会社 高周波増幅装置
US11863128B2 (en) 2020-02-05 2024-01-02 Murata Manufacturing Co., Ltd. Power amplifier circuit

Also Published As

Publication number Publication date
US6344775B1 (en) 2002-02-05

Similar Documents

Publication Publication Date Title
JP2000332124A (ja) 半導体装置
US7026876B1 (en) High linearity smart HBT power amplifiers for CDMA/WCDMA application
JP3641184B2 (ja) バイポーラトランジスタを用いた高周波電力増幅器
Noh et al. PCS/W-CDMA dual-band MMIC power amplifier with a newly proposed linearizing bias circuit
Yoshimasu et al. An HBT MMIC power amplifier with an integrated diode linearizer for low-voltage portable phone applications
US7928804B2 (en) Power amplifier
Hau et al. A highly efficient linearized wide-band CDMA handset power amplifier based on predistortion under various bias conditions
US7477108B2 (en) Thermally distributed integrated power amplifier module
US6661290B2 (en) High-frequency power amplifier
KR20040022454A (ko) 선형 전력 증폭기용 바이어스 회로 및 바이어싱 방법
JP2004516737A (ja) コンパクトなカスコード無線周波数ｃｍｏｓ電力増幅器
US20050218990A1 (en) Power amplifier
TW201545470A (zh) 具有並聯射極隨耦器的改良功率放大器偏壓電路
CN113054915B (zh) 一种应用于射频功率放大器的温度补偿偏置电路
CN212518921U (zh) 一种具有谐波抑制的高增益功率放大器芯片
US6861906B2 (en) High-frequency semiconductor device
Nikandish et al. A broadband fully integrated power amplifier using waveform shaping multi-resonance harmonic matching network
US7605648B2 (en) Power amplifier
US11281245B1 (en) Bias circuits and improved linearity bias schemes for RF power devices
JP2001196865A (ja) 無線通信装置及び半導体装置
US6583673B2 (en) Stability enhanced multistage power amplifier
CN113994590B (zh) 功率放大装置
US10892714B2 (en) Power amplifier circuit
CN110971199B (zh) 功率放大器
JP2002171143A (ja) 高周波用電力増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061010