CN110739921B - 功率放大单元和功率放大器 - Google Patents

Abstract

本申请实施例提供一种功率放大单元和功率放大器，包括衬底、设置在衬底上呈阵列排布的多个双极型晶体管和设置在各双极型晶体管上的导电层。其中，每相邻两个双极型晶体管的发射极电极之间的导电层在纵向方向上形成孔壁由该导电层构成的过孔。各双极型晶体管的基极电极连接至单元输入端、集电极电极通过导电层连接至单元输出端。而其中，各双极型晶体管的发射极电极，在纵向方向上通过与该双极型晶体管相邻的导电层所形成的过孔后接地、在横向方向上经由导电层后接地。如此，各个双极型晶体管的发射极电极采用双路径到地结构，可提高电流通过能力，降低由于电流聚集造成的温度升高的问题，实现有效散热。

Description

功率放大单元和功率放大器

技术领域

本申请涉及半导体器件技术领域，具体而言，涉及一种功率放大单元和功率放大器。

背景技术

异质结双极型晶体管(Heterojunction Bipolar Transistor，HBT)是目前射频功率放大器最重要的组成部分，其广泛应用在例如手机、小型基站、无线路由器等通讯设备中。因其具有高截止频率、高电子迁移率、高功率密度等特性为业界所欢迎。应用时，要求射频功率放大器能提供大功率输出，且具有良好的线性与效率。但是，异质结双极型晶体管其衬底散热系数较低，若芯片工作时产生的热无法及时耗散，将直接影响到芯片的性能，严重时甚至导致烧毁。因此，需要提供一种有效的散热布局方式，以实现芯片的有效散热。

发明内容

本申请的目的包括，例如，提供了一种功率放大单元和功率放大器，其能够有效降低器件温度，进而增大器件饱和输出功率、峰值效率。

本申请的实施例可以这样实现：

第一方面，本申请实施例提供一种功率放大单元，包括：

衬底；

设置在所述衬底上呈阵列排布的多个双极型晶体管；

设置在各所述双极型晶体管上的导电层；

其中，每相邻两个双极型晶体管的发射极电极之间的导电层在纵向方向上形成孔壁由该导电层构成的过孔；各所述双极型晶体管的基极电极连接至单元输入端；

各所述双极型晶体管的集电极电极通过所述导电层连接至单元输出端；

各所述双极型晶体管的发射极电极，在纵向方向上通过与该双极型晶体管相邻的由导电层所形成的过孔后接地，在横向方向上经由所述导电层后接地，其中，所述横向方向为与所述衬底的表面平行的平面上的方向，所述纵向方向为垂直于所述衬底的表面的方向。

作为一种可能的实施方式，上述功率放大单元中，所述导电层包括层叠设置的多层金属层，相邻两层金属层之间设置有钝化介质层，每相邻两个双极型晶体管的发射极电极之间的钝化介质层上开设有通孔，所述通孔的孔壁被所述多层金属层覆盖以形成所述过孔。

作为一种可能的实施方式，上述功率放大单元中，所述多层金属层包括层叠设置的第一金属层、第二金属层以及第三金属层，所述第一金属层、第二金属层及第三金属层由银、金、铜、铝中的任意一种材料构成。

作为一种可能的实施方式，上述功率放大单元中，各所述双极型晶体管的集电极电极通过所述第二金属层、第三金属层连接至所述单元输出端。

作为一种可能的实施方式，上述功率放大单元中，每相邻的两列双极型晶体管之间的衬底上开设有一组地孔，每组地孔包括一个或多个地孔。

作为一种可能的实施方式，上述功率放大单元中，所述单元输入端包括射频信号输入端和偏压输入端，所述功率放大单元还包括多个电容及多个镇流电阻，每个所述双极型晶体管的基极电极连接其中一个电容的一端、该电容的另一端连接至所述射频信号输入端，每个所述双极型晶体管的基极电极连接其中一个镇流电阻的一端、该镇流电阻的另一端连接至所述偏压输入端。

第二方面，本申请实施例提供一种功率放大器，包括：

输入匹配电路、保护电路和上述任一实施方式中的功率放大单元；

所述输入匹配电路的输入端连接至射频输入端口、输出端连接至所述功率放大单元的单元输入端；

所述功率放大单元的单元输出端连接至射频输出端口；

所述保护电路的一端连接至所述功率放大单元的单元输出端、另一端接地。

作为一种可能的实施方式，上述功率放大器中，所述功率放大器还包括偏置电路，所述偏置电路的一端连接至电源、另一端连接至所述功率放大单元的单元输入端。

作为一种可能的实施方式，上述功率放大器中，所述功率放大器还包括谐波抑制电路；

所述谐波抑制电路的一端连接至所述功率放大单元的单元输出端、另一端接地。

作为一种可能的实施方式，上述功率放大器中，所述功率放大器还包括射频扼流电路；

所述射频扼流电路的一端连接至所述功率放大器的单元输出端、另一端连接电源。

本申请实施例的有益效果包括，例如：

本申请实施例提供一种功率放大单元和功率放大器，包括衬底、设置在衬底上呈阵列排布的多个双极型晶体管、设置在各双极型晶体管上的导电层。其中，每相邻两个双极型晶体管的发射极电极之间的导电层在纵向方向上形成孔壁由该导电层构成的过孔。各双极型晶体管的基极电极连接至单元输入端、集电极电极通过导电层连接至单元输出端。而其中，各双极型晶体管的发射极电极，在纵向方向上通过与该双极型晶体管相邻的由导电层所形成的过孔后接地、在横向方向上经由导电层后接地。如此，各个双极型晶体管的发射极电极采用双路径到地结构，可提高电流通过能力，降低由于电流聚集造成的温度升高的问题，实现有效散热。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的功率放大单元的电路示意图；

图2为本申请实施例提供的功率放大单元的俯视图；

图3为本申请实施例提供的功率放大器的电路连接图。

图标：0-功率放大器；1-功率放大单元；20-双极型晶体管；211-集电极电极；221-基极电极；231-发射极电极；2-输入匹配电路；3-保护电路；4-偏置电路；5-谐波抑制电路；6-射频扼流电路。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。

目前，3.5GHz作为5G商用频段之一已越来越备受关注，5G所使用的调制信号由于其更高的峰值比，因此对于射频功率放大器的功率和线性度具有更高的要求。

目前常用的提高输出功率的方式包括，一种是通过提高电流密度和放大器的发射极面积，但是这种方式由于放大器的衬底本身的热导率较低，增大电流会显著增加热的产生，使功率及效率达不到预期效果。并且，还存在增加器件烧毁的风险的问题。而通过增大发射极面积的方式，由于增大面积而不利于降低量产成本。

另一种常用方式是采用放大器共射共基或差分输入输出模式，此类方式的电路设计复杂、匹配难度高，且需要占用更大的芯片面积。

因此，如何实现器件的有效散热，从而有效提高放大器饱和输出功率及峰值效率等是目前3.5GHz下射频功率放大器急需解决的技术问题。

请参阅图1，本申请实施例提供一种功率放大单元1，该功率放大单元1包括衬底，其中，该衬底可为砷化镓(GaAs)衬底，当然，也可以采用其他适宜的衬底材料，本实施例中不作具体限制。在所述衬底上形成有呈阵列排布的多个双极型晶体管20。例如可设置呈6排×8列排布的共48个双极型晶体管20，当然也可以设置其他数目及排布方式的双极型晶体管20，在本实施例中不作限制，可根据实际需求进行设置。

其中，每相邻两行的双极型晶体管20之间的间隔距离可大约为30um，而每两列双极型晶体管20之间的间隔距离可大约为47um。如此设置，可降低相邻的双极型晶体管20之间的热耦合效应。

其中，多列双极型晶体管20中，每相邻两列双极型晶体管20之间的衬底上开设有一组地孔，该组地孔可供该相邻两列双极型晶体管20共用，以实现接地。每组地孔可包括一个或多个，例如3个或4个等不限。每个地孔的尺寸可为例如直径20um，长度40um，每相邻两个地孔之间的距离可为例如68um。应当理解，上述的具体数值仅为列举说明，在实施时可根据具体情况进行相应设置，本实施例对此不作具体限制。

本实施例中，所述双极型晶体管20可为异质结双极型晶体管。异质结双极型晶体管由于具有不同能带结构的半导体材料，相处时的界面将因为能带形成独特的过渡层，因此多一个自由度，从而具有优异的高速特性。

请结合参阅图2，在形成的双极型晶体管20之上，制作有导电层，该导电层可实现电流传导及热传导。其中，在呈阵列排布的多个双极型晶体管20中，每相邻两个双极型晶体管20的发射极电极231之间的导电层在纵向方向上形成有孔壁由该导电层构成的过孔。其中，纵向方向为垂直于衬底的表面的方向。

针对每个双极型晶体管20，该双极型晶体管20的基极电极221连接至单元输入端、集电极电极211通过上述导电层连接至单元输出端。

每个双极型晶体管20的发射极电极231采用双路径到地架构，具体地，在纵向方向上，双极型晶体管20的发射极电极231通过与该双极型晶体管20相邻的由导电层所形成的过孔后接地，在横向方向上，双极型晶体管20的发射极电极231经由导电层后接地。其中，横向方向即为与衬底的表面平行的平面上的方向。即在未形成过孔的区域，则双极型晶体管20通过横向方向上的导电层实现电流传导及热传导，而在形成过孔的位置处，双极型晶体管20可通过该纵向方向上的过孔实现电流传导及热传导。

如此，各个双极型晶体管20的发射极采用双路径到地的结构，可提高电流通过能力，降低由于电流聚集造成的温度升高的问题，使功率放大单元1的功放效率和韧性得到提升。同时，发射极对地电阻大大降低，降低了功耗耗散，提升了效率。

本实施例中，上述导电层包括层叠设置的多层金属层，例如两层、三层或四层等不限。其中，相邻两层金属层之间设置有钝化介质层，所述钝化介质层可由氮化硅等材料构成。每相邻两个双极型晶体管20的发射极电极231之间的钝化介质层上开设有通孔，而该通孔的孔壁被多层金属层覆盖以形成所述过孔。从而将各层金属层连接，用于实现电流传导及热传导。

如图2所示，在本实施例中，作为一种可能的实施方式，所述多层金属层包括层叠设置的第一金属层、第二金属层和第三金属层，所述第一金属层、第二金属层和第三金属层分别由银、金、铜、铝等导电金属材料中的任意一种构成。当然，第一金属层、第二金属层和第三金属层也可以采用除此之外的其他导电金属材料制成，本实施例中不作具体限制。此外，第一金属层、第二金属层和第三金属层的厚度可以设置为相同，也可以不同，本实施例中不作具体限制。

在纵向方向上，第一金属层、第二金属层和第三金属层形成可实现电流传导及热传导的过孔，如图2中所示。可根据过孔在纵向方向所处的深度位置将其进行区别，例如，在第一金属层和第二金属层之间的过孔可为第一过孔，该第一过孔可实现第一金属层和第二金属层的连接，在第二金属层和第三金属层之间的过孔可为第二过孔，该第二过孔可实现第二金属层和第三金属层的连接。应当理解，第一过孔和第二过孔连通，其在纵向方向上的位置以及其尺寸大小均一致。

除过孔之外的其他位置，第一金属层、第二金属层和第三金属层被层级之间的钝化介质层所隔离。

具体地，针对各个双极型晶体管20，该双极型晶体管20的集电极电极211通过第二金属层和第三金属层连接至单元输出端。多行多列的多个双极型晶体管20中，每列的双极型晶体管20的发射极电极231相连，且在纵向方向上，每个双极型晶体管20的发射极电极231再通过与其相邻的由第一金属层、第二金属层和第三金属层所形成的过孔后接地，将电流输出到地孔，如图2中的路径一。在横向方向上，每个双极型晶体管20的发射极电极231经由第一金属层、第二金属层和第三金属层后连接至地孔的第一金属层以接地，将电流输出至地孔，如图2中的路径二。

如此，采用三层金属层且双路径到地的结构，可大大提高电流通过能力，提高散热效能。

请再次参阅图1，本实施例中，功率放大单元1还包括多个电容C和多个镇流电阻R1。电容C和镇流电阻R1的数量分别与双极型晶体管20的数量相同。

功率放大单元1的单元输入端包括射频信号输入端及偏压输入端。对每个双极型晶体管20，该双极型晶体管20的基极电极221连接其中一个电容C的一端、该电容C的另一端连接至射频信号输入端。且每个双极型晶体管20的基极电极221连接其中一个镇流电阻R1的一端、该镇流电阻R1的另一端连接至偏压输入端。

所述的电容C可为MIM(metal insulator metal)电容，MIM电容为金属-绝缘体-金属结构，MIM电容通过采用金属作为两个电极，有效降低了寄生电容和电容电极的接触电阻，具有导电性强、无损耗、高电容密度等特性。

所述的镇流电阻R1可采用方块阻值为50欧姆的薄膜电阻，其整体阻值可在500欧姆左右。薄膜电阻具有较低的温度系数和更精确的公差，因此，被广泛应用在半导体领域。

在本实施例中，所采用的双极型晶体管20可为EBE(Emitter-Base-Emitter，发射极-基极-发射极)类型，其尺寸可为2×20×2，即发射极长度为22m、发射极宽度为20um、指数为2。在本实施例中，采用上述阻值的镇流电阻R1配置该尺寸的双极型晶体管20，可在输出功率及效率上达到良好平衡，提高器件整体性能。

请参阅图3，在上述基础上，本申请另一实施例还提供一种功率放大器0，该功率放大器0包括上述任一实施方式中的功率放大单元1。该功率放大器0还包括输入匹配电路2以及保护电路3。该输入匹配电路2的输入端连接至射频输入端口、输出端连接至功率放大单元1的单元输入端。功率放大单元1的单元输出端连接至射频输出端口，而保护电路3的一端连接至功率放大单元1的单元输出端、另一端接地。

功率放大单元1从射频输入端口接收射频输入信号，并对其进行放大处理之后，通过射频输出端口进行输出。

其中，输入匹配电路2用于功率放大单元1的输入阻抗与系统欧姆阻抗之间的匹配，可将系统阻抗50欧姆匹配至功率放大单元1的输入阻抗。输入匹配电路2可包括第一电容C1及第一电感L1，其中，第一电容C1的一端连接射频输入端口、另一端连接在功率放大单元1的输入端。第一电感L1的一端接地、另一端连接至功率放大单元1的输入端。

所述的保护电路3为ESD(Electro-Static Discharge，静电放电)保护电路3，ESD保护电路3可采用例如ESD保护二极管进行静电防护。ESD保护二极管是一种新型集成化的静电放电保护器件，可实现钳位保护。

进一步地，所述功率放大器0还包括偏置电路4，所述偏置电路4的一端连接至电源、另一端连接至功率放大单元1的单元输入端。偏置电路4可为功率放大单元1提供偏置电压，使功率放大单元1处于放大状态。

本实施例中，偏置电路4可由提供输出电流的供电三极管，以及与二极管级联的三极管组成。其中，供电三极管的数量可为两个，如此，可以更加平衡的提供直流电流，减小若存在其中一个供电三极管特性变异所造成的整体性能降低的风险。而二极管级联的三极管可作为钳位电路，并且具有温度补偿的特性。

本实施例中，功率放大器0还包括谐波抑制电路5，其中，谐波抑制电路5的一端连接至功率放大单元1的单元输出端、另一端接地。

该谐波抑制电路5包括第二电容C2及第二电感L2，其中，第二电容C2的一端接地、另一端与第二电感L2连接，第二电感L2的另一端连接至功率放大单元1的单元输出端。通过谐波抑制电路5可抑制由非线性电流所产生的谐波，避免谐波造成热量升高、噪声增大等问题。

本实施例中，功率放大器0还包括射频扼流电路6，其中，射频扼流电路6的一端连接至功率放大器0的单元输出端、另一端连接电源。所述的射频扼流电路6即为无源低通电路，可使直流偏置信号(低频信号)能够传输至射频信号通路上，而功率放大单元1的射频信号无法进入直流偏置。可选地，可采用电感来构成射频扼流电路6，即图3中的第三电感L3。当然，也可以其他的器件来构成射频扼流电路6，本实施例中不作具体限制。

为了进一步说明本申请实施例提供的功率放大器0的优良性能，利用本申请提供的功率放大器0在3.5GHz、Vcc＝5V的条件下进行试验。最终得到的试验结果中，功率放大器0的最大饱和输出功率达到35.82dBm左右，最大峰值效率达到73％左右，而功率密度达到0.99mV/um²左右。相比传统的功率放大器件而言，本申请实施例提供的功率放大器0具有更大的饱和输出功率、更高的峰值效率。并且，简化了传统的需要多级功率放大器件实现放大处理所存在的设计复杂的问题。

在具体实施时，可基于本申请提供的功率放大器0，提供相应的输出阻抗负载牵引示意图以及电路中各点的功率和效率，如此可以直接以此为依据设计功率放大器0的输出匹配网络，从而可以将该功率放大器0直接应用到相关的产品中。避免了仿真和测试造成性能差异，降低了完整产品的设计难度、缩短了产品设计周期。

综上所述，本申请实施例提供一种功率放大单元1和功率放大器0，包括衬底、设置在衬底上呈阵列排布的多个双极型晶体管20以及设置在各双极型晶体管20上的导电层。其中，每相邻两个双极型晶体管20的发射极电极231之间的导电层在纵向方向上形成孔壁由该导电层构成的过孔。各双极型晶体管20的基极电极221连接至单元输入端、集电极电极211通过导电层连接至单元输出端。而其中，各双极型晶体管20的发射极电极231，在纵向方向上通过与该双极型晶体管20相邻的由导电层所形成的过孔后接地、在横向方向上经由导电层后接地。如此，各个双极型晶体管20的发射极电极231采用双路径到地结构，可提高电流通过能力，降低由于电流聚集造成的温度升高的问题，降低发射极电极231到地电阻，进而增大器件饱和输出功率、峰值效率。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种功率放大单元，其特征在于，包括：

衬底；

设置在所述衬底上呈阵列排布的多个双极型晶体管；

设置在各所述双极型晶体管上的导电层；

其中，每相邻两个双极型晶体管的发射极电极之间的导电层在纵向方向上形成孔壁由该导电层构成的过孔；

各所述双极型晶体管的基极电极连接至单元输入端；

各所述双极型晶体管的集电极电极通过所述导电层连接至单元输出端；

各所述双极型晶体管的发射极电极，在纵向方向上通过与该双极型晶体管相邻的由导电层所形成的过孔后接地，在横向方向上经由所述导电层后接地，其中，所述横向方向为与所述衬底的表面平行的平面上的方向，所述纵向方向为垂直于所述衬底的表面的方向。

2.根据权利要求1所述的功率放大单元，其特征在于，所述导电层包括层叠设置的多层金属层，相邻两层金属层之间设置有钝化介质层，每相邻两个双极型晶体管的发射极电极之间的钝化介质层上开设有通孔，所述通孔的孔壁被所述多层金属层覆盖以形成所述过孔。

3.根据权利要求2所述的功率放大单元，其特征在于，所述多层金属层包括层叠设置的第一金属层、第二金属层以及第三金属层，所述第一金属层、第二金属层及第三金属层由银、金、铜、铝中的任意一种材料构成。

4.根据权利要求3所述的功率放大单元，其特征在于，各所述双极型晶体管的集电极电极通过所述第二金属层、第三金属层连接至所述单元输出端。

5.根据权利要求1所述的功率放大单元，其特征在于，每相邻的两列双极型晶体管之间的衬底上开设有一组地孔，每组地孔包括一个或多个地孔。

6.根据权利要求1所述的功率放大单元，其特征在于，所述单元输入端包括射频信号输入端和偏压输入端，所述功率放大单元还包括多个电容及多个镇流电阻，每个所述双极型晶体管的基极电极连接其中一个电容的一端、该电容的另一端连接至所述射频信号输入端，每个所述双极型晶体管的基极电极连接其中一个镇流电阻的一端、该镇流电阻的另一端连接至所述偏压输入端。

7.一种功率放大器，其特征在于，包括：

输入匹配电路、保护电路和权利要求1-6任意一项所述的功率放大单元；

所述输入匹配电路的输入端连接至射频输入端口、输出端连接至所述功率放大单元的单元输入端；

所述功率放大单元的单元输出端连接至射频输出端口；

所述保护电路的一端连接至所述功率放大单元的单元输出端、另一端接地。

8.根据权利要求7所述的功率放大器，其特征在于，所述功率放大器还包括偏置电路，所述偏置电路的一端连接至电源、另一端连接至所述功率放大单元的单元输入端。

9.根据权利要求8所述的功率放大器，其特征在于，所述功率放大器还包括谐波抑制电路；

所述谐波抑制电路的一端连接至所述功率放大单元的单元输出端、另一端接地。

10.根据权利要求8所述的功率放大器，其特征在于，所述功率放大器还包括射频扼流电路；

所述射频扼流电路的一端连接至所述功率放大器的单元输出端、另一端连接电源。

Images