CN212518921U - 一种具有谐波抑制的高增益功率放大器芯片 - Google Patents

Abstract

本实用新型公开了一种具有谐波抑制的高增益功率放大器芯片。该功率放大器芯片包括依次连接的输入匹配电路、驱动级功率放大单元、级间匹配电路、输出级功率放大单元和输出匹配电路。本实用新型采用多级放大和功率单元设计，有效的增加功放的增益，输出功率和效率。偏置电路采用包含改进型威尔逊电流镜的有源偏置电路设计，使直流供电可以随着功放工作功率的改变而改变，改善了功放的增益和线性度，同时有效的抑制了放大器直流工作点随温度变化而漂移的情况发生。输出匹配电路增加谐波抑制网络，使得谐波得到有效的抑制。采用多层结构设计，并采用对称排列的方式，有效的减小了功率放大器芯片的面积。

Description

一种具有谐波抑制的高增益功率放大器芯片

技术领域

本实用新型属于射频技术领域,具体涉及一种具有谐波抑制的高增益功率放大器芯片。

背景技术

21世纪是信息技术高度发展的时代，以微电子为基础的电子技术是推动信息技术发展的物质基础，而集成电路又是微电子的核心和主体。近年来，随着射频功率放大器在雷达、无线通信、导航、卫星通讯、电子对抗设备等系统中广泛的应用，使得功率放大器成为现代无线通信的关键设备，射频功率放大器的性能面临更高的要求。随着半导体工艺的快速发展，电路的集成度越来越高，电路的尺寸越来越小，设计一个高效率，高增益和高线性度的小型化射频功率放大器已经成为人们急需解决的一个难题。

现有的功率放大器技术中，具有以下缺陷：(1)现有功率放大器往往采用功率合成技术，通过将多个功率放大器的输出功率叠加起来，给负载提供足够大的输出功率。然而这使得设计者不得不进行多次匹配电路设计，大大增加了设计的工作量。(2)传统的晶体管偏置电路一般由两个电阻串联分压组成，但这种分压结构对于电源电压和温度的变化非常敏感。当偏压变化在一定范围内变化时，射频晶体管的偏置电流变化可能很大，所以在实际的应用中，假如电源电压不稳定或环境温度有了较大变化，射频功率放大器就会工作在异常的状态。(3)传统的功率放大器为了获得较高效率，功放管通常会工作于饱和状态，这时将有大量的谐波分量产生。如果不对谐波分量加以回收和抑制，这不单会造成能量的浪费，降低了其效率，还会对其他信道的信号造成干扰。

实用新型内容

本实用新型所要解决的技术问题在于提供一种具有谐波抑制的高增益功率放大器芯片，采用多层结构设计，并采用对称排列的方式，有效的减小了功率放大器芯片的面积。

本实用新型是这样实现的，

一种具有谐波抑制的高增益功率放大器芯片，该功率放大器包括金属层M1，金属层M2，在金属层M1和金属层M2之间为聚酰亚胺层、氮化物层构成MIM电容，金属层M1走线的微带线为M1层微带线，金属层M2走线的微带线为M2层微带线，通过MIM电容、M1层微带线以及M2层微带线将电路连接，在电路结构上包括：输入匹配电路、驱动级功率放大单元、级间匹配电路、输出级功率放大单元和输出匹配电路；其中，

输入匹配电路实现信号源和输入端的匹配使源端无反射；

驱动级功率放大单元和输出级功率放大单元依次对信号进行放大；

级间匹配电路将驱动级功率放大单元输出和输出级功率放大单元输入进行匹配；

输出匹配电路对输出级功率放大单元的输出端与负载之间的匹配。

进一步地，其中，驱动级功率放大单元包括第一偏置电路和驱动级功率放大电路；第一偏置电路改善驱动级功率放大电路的增益和线性度，同时有效的抑制直流工作点随温度变化而漂移；经过第一偏置电路的信号经由驱动级功率放大电路为输出级功率放大电路提供需要的电压幅度。

进一步地，所述驱动级功率放大单元的第一偏置电路为含有第一改进型威尔逊电流镜的有源偏置电路，包括第一温度补偿电路和第一线性补偿电路。第一温度补偿电路包括第一改进型威尔逊电流镜和电阻R4～R7；其中，第一改进型威尔逊电流镜包括异质结双极型晶体管Q1、异质结双极型晶体管Q2、异质结双极型晶体管Q3、异质结双极型晶体管Q4、电阻R1、电阻R2，其中异质结双极型晶体管Q1基极与异质结双极型晶体管Q2基极相连且异质结双极型晶体管Q1发射极与异质结双极型晶体管Q2发射极相连并接地，异质结双极型晶体管Q1集电极与异质结双极型晶体管Q3发射极相连；所述的异质结双极型晶体管Q2集电极与异质结双极型晶体管Q2的基极、异质结双极型晶体管Q4的发射极相连；所述的异质结双极型晶体管Q3基极与所述的异质结双极型晶体管Q4的基极相连；所述的异质结双极型晶体管Q3的集电极与异质结双极型晶体管Q3的基极相连，并通过电阻R2连接至第一焊盘；所述异质结双极型晶体管Q4集电极通过电阻R1连接至第一焊盘、通过电阻R3连接至有第一线性补偿电路；所述的电阻R4～R7一端通过M1层微带线与异质结双极型晶体管Q5发射极相连，另一端与通过M1层微带线分别与异质结双极型晶体管Q6～Q9基极相连；

所述的第一线性补偿电路包含电容C1和异质结双极型晶体管Q5，其中，异质结双极型晶体管Q5基极通过电阻R3与第一改进型威尔逊电流镜相连，且异质结双极型晶体管Q5基极通过电容C1接地；所述的异质结双极型晶体管Q5集电极与第一焊盘相连，所有电容采用MIM电容。

进一步地，输出级功率放大单元包括第二偏置电路和输出级功率放大电路；第二偏置电路改善了输出级功率放大电路的增益和线性度，同时有效的抑制直流工作点随温度变化而漂移的情况发生；经由第二偏置电路后信号至输出级功率放大电放大路为负载提供足够的信号；所述输出级功率放大单元的第二偏置电路为含有第二改进型威尔逊电流镜的有源偏置电路，包括第二温度补偿电路和第二线性补偿电路，第二线性补偿电路改善功放的线性度，第二温度补偿电路有效的抑制了放大器直流工作点随温度变化而漂移。

进一步地，所述的输出级功率放大单元包括异质结双极型晶体管Q10～Q26；电阻R8～R22；电容C6～C18；第二焊盘和第三焊盘；其中，第二偏置电路包括异质结双极型晶体管Q10～Q14、电阻R8～R22和电容C6；第二温度补偿电路包括第二改进型威尔逊电流镜和电阻R11～R22；其中，第二改进型威尔逊电流镜由异质结双极型晶体管Q10～Q13、电阻R8、电阻R9构成；异质结双极型晶体管Q10基极与异质结双极型晶体管Q11基极相连且异质结双极型晶体管Q10发射极与异质结双极型晶体管Q11发射极相连并接地；异质结双极型晶体管Q10集电极与所述的异质结双极型晶体管Q12发射极相连；所述的异质结双极型晶体管Q11集电极与异质结双极型晶体管Q11基极、异质结双极型晶体管Q13发射极相连；所述的异质结双极型晶体管Q12基极与所述的异质结双极型晶体管Q13基极相连；所述的异质结双极型晶体管Q12集电极与异质结双极型晶体管Q13基极相连，并通过电阻R9连接至第二焊盘；所述的异质结双极型晶体管Q13集电极通过电阻R8连接至第二焊盘、通过电阻R10连接至第二线性补偿电路；所述的电阻R11～R22一端通过M1微带线与异质结双极型晶体管Q14发射极相连，另一端通过M1层微带线与异质结双极型晶体管Q15～Q26相连；所述的第二线性补偿电路由电容C6和异质结双极型晶体管Q14构成；其中，异质结双极型晶体管Q14基极通过电阻R10与第二改进型威尔逊电流镜相连，且异质结双极型晶体管Q14基极通过电容C6接地；所述的异质结双极型晶体管Q14集电极与第二焊盘；所述的输出级功率放大电路电路包括异质结双极型晶体管Q15～Q26、电容C7～C18；其中，异质结双极型晶体管Q15～Q26的基极通过M1层微带线与电容C7～C18相连，电容C7～C18通过M2微带线相连并连接至级间匹配电路；异质结双极型晶体管Q15～Q26发射极接地；异质结双极型晶体管Q15～Q26的集电极通过M2微带线相连并连接至输出匹配电路和第三焊盘；第二焊盘、和第三焊盘连接外部电源，为输出级放大器提供偏置电压，所有电容采用MIM电容。

进一步地，输出匹配电路包括两个第一谐波抑制电路与第二谐波抑制电路；其中，第一谐波抑制电路输出端与第二谐波抑制电路输入端相连并通过第二谐波抑制电路接地。

进一步地，输入匹配电路包括电容C19，电容C20，电感L1，所述电容C20一端为输入端且与电容C19并联接地，另一端与驱动级功率放大单元的电容C2～电容C5相连且与电感L1并联接地，所有电容采用MIM电容。

进一步地，级间匹配电路包括电感L2、第三电感L3、电容C21、电容C22、第四焊盘；所述电容C21一端与异质结双极型晶体管集电极Q7～Q9串联连接至驱动级功率放大单元，并与电感L2并联；另一端与输出级功率放大单元的电容C7～电容C18串联、并与电感L3并联接地；所述的电感L2一端与电容C21并联，另一端与第四焊盘相连、并通过电容C 22接地，所有电容采用MIM电容。

进一步地，输出匹配电路包括谐振电容C23、匹配电容C24、匹配电容C25、匹配电感L4、谐振电感L5，所述输出匹配电路包括两个谐波抑制电路和匹配电容C25，其中，第一谐波抑制电路包括匹配电感L4和谐振电容C23，匹配电感L4一端与输出级功率放大单元的异质结双极型晶体管集电极Q15～Q26相连；另一端与匹配电容C25相连且电感L4串联；另一谐波抑制电路包括匹配电容C24、第五谐振电感L5；其中，匹配电容C24一端与匹配电感L4、匹配电容C25并联；另一端通过谐振电感L5接地，匹配电容C25另一端为射频输出端，所有电容采用MIM电容。

本实用新型与现有技术相比，有益效果在于：本新型通过对功率放大单元设计、多级放大技术、改进型威尔逊电流镜技术、有源偏置技术以及谐波抑制技术实现谐波抑制、高效率、高增益和高线性度的同时减少了匹配电路设计的次数，并通过多层结构、对称排列在保证功率放大器指标情况下减小了芯片的面积。本发明在提高功放的增益的同时，提高了功率放大器芯片的效率且具有良好的谐波抑制效果。

附图说明

图1为本发明具有谐波抑制的高增益功率放大器芯片的整体电路结构。

图2为本发明中的功率放大器芯片的侧视示意图。

图3为本发明中的功率放大器的芯片的驱动级功率放大单元。

图4为本发明中的功率放大器的芯片的输出级功率放大单元。

图5为本发明中的功率放大器的芯片的偏置电路结构。

图6为本发明中的功率放大器的芯片的输出匹配电路结构。

图7为本发明在2.4GHz的EM模拟效率(a)和增益(b)。

图8为本发明在2.4GHz的EM模拟1dB压缩点的谐波抑制情况。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不限于下面公开的具体实施例的限制。

参见图1所示，一种具有谐波抑制的高增益功率放大器芯片，包括：输入匹配电路、驱动级功率放大单元、级间匹配电路、输出级功率放大单元和输出匹配电路；其中，

输入匹配电路实现信号源和输入端的匹配使源端无反射；

驱动级功率放大单元和输出级功率放大单元依次对信号进行放大；

级间匹配电路将驱动级功率放大单元输出和输出级功率放大单元输入进行匹配；

输出匹配电路对输出级功率放大单元的输出端与负载之间的匹配。

其中，驱动级功率放大单元包括第一偏置电路和驱动级功率放大电路；第一偏置电路改善驱动级功率放大电路的增益和线性度，同时有效的抑制直流工作点随温度变化而漂移；经过第一偏置电路的信号经由驱动级功率放大电路为输出级功率放大电路提供需要的电压幅度。

所述驱动级功率放大单元的第一偏置电路为含有第一改进型威尔逊电流镜的有源偏置电路，包括第一温度补偿电路和第一线性补偿电路。第一温度补偿电路包括第一改进型威尔逊电流镜和电阻R4～R7；其中，第一改进型威尔逊电流镜包括异质结双极型晶体管Q1、异质结双极型晶体管Q2、异质结双极型晶体管Q3、异质结双极型晶体管Q4、电阻R1、电阻R2，其中异质结双极型晶体管Q1基极与异质结双极型晶体管Q2基极相连且异质结双极型晶体管Q1发射极与异质结双极型晶体管Q2发射极相连并接地，异质结双极型晶体管Q1集电极与异质结双极型晶体管Q3发射极相连；所述的异质结双极型晶体管Q2集电极与异质结双极型晶体管Q2的基极、异质结双极型晶体管Q4的发射极相连；所述的异质结双极型晶体管Q3基极与所述的异质结双极型晶体管Q4的基极相连；所述的异质结双极型晶体管Q3的集电极与异质结双极型晶体管Q3的基极相连，并通过电阻R2连接至第一焊盘；所述异质结双极型晶体管Q4集电极通过电阻R1连接至第一焊盘、通过电阻R3连接至有第一线性补偿电路；所述的电阻R4～R7一端通过M1层微带线与异质结双极型晶体管Q5发射极相连，另一端与通过M1层微带线分别与异质结双极型晶体管Q6～Q9基极相连；

所述的第一线性补偿电路包含电容C1和异质结双极型晶体管Q5，其中，异质结双极型晶体管Q5基极通过电阻R3与第一改进型威尔逊电流镜相连，且异质结双极型晶体管Q5基极通过电容C1接地；所述的异质结双极型晶体管Q5集电极与第一焊盘相连。

输出级功率放大单元包括第二偏置电路和输出级功率放大电路；第二偏置电路改善了输出级功率放大电路的增益和线性度，同时有效的抑制直流工作点随温度变化而漂移的情况发生；经由第二偏置电路后信号至输出级功率放大电放大路为负载提供足够的信号；所述输出级功率放大单元的第二偏置电路为含有第二改进型威尔逊电流镜的有源偏置电路，包括第二温度补偿电路和第二线性补偿电路，第二线性补偿电路改善功放的线性度，第二温度补偿电路有效的抑制了放大器直流工作点随温度变化而漂移。

所述的输出级功率放大单元包括异质结双极型晶体管Q10～Q26；电阻R8～R22；电容C6～C18；第二焊盘和第三焊盘；其中，第二偏置电路包括异质结双极型晶体管Q10～Q14、电阻R8～R22和电容C6；第二温度补偿电路包括第二改进型威尔逊电流镜和电阻R11～R22；其中，第二改进型威尔逊电流镜由异质结双极型晶体管Q10～Q13、电阻R8、电阻R9构成；异质结双极型晶体管Q10基极与异质结双极型晶体管Q11基极相连且异质结双极型晶体管Q10发射极与异质结双极型晶体管Q11发射极相连并接地；异质结双极型晶体管Q10集电极与所述的异质结双极型晶体管Q12发射极相连；所述的异质结双极型晶体管Q11集电极与异质结双极型晶体管Q11基极、异质结双极型晶体管Q13发射极相连；所述的异质结双极型晶体管Q12基极与所述的异质结双极型晶体管Q13基极相连；所述的异质结双极型晶体管Q12集电极与异质结双极型晶体管Q13基极相连，并通过电阻R9连接至第二焊盘；所述的异质结双极型晶体管Q13集电极通过电阻R8连接至第二焊盘、通过电阻R10连接至第二线性补偿电路；所述的电阻R11～R22一端通过M1微带线与异质结双极型晶体管Q14发射极相连，另一端通过M1层微带线与异质结双极型晶体管Q15～Q26相连；所述的第二线性补偿电路由电容C6和异质结双极型晶体管Q14构成；其中，异质结双极型晶体管Q14基极通过电阻R10与第二改进型威尔逊电流镜相连，且异质结双极型晶体管Q14基极通过电容C6接地；所述的异质结双极型晶体管Q14集电极与第二焊盘。所述的输出级功率放大电路电路包括异质结双极型晶体管Q15～Q26、电容C7～C18；其中，异质结双极型晶体管Q15～Q26的基极通过M1层微带线与电容C7～C18相连，电容C7～C18通过M2微带线相连并连接至级间匹配电路；异质结双极型晶体管Q15～Q26发射极接地；异质结双极型晶体管Q15～Q26的集电极通过M2微带线相连并连接至输出匹配电路和第三焊盘。第二焊盘、和第三焊盘连接外部电源，为输出级放大器提供偏置电压。

输出匹配电路包括两个第一谐波抑制电路与第二谐波抑制电路；其中，第一谐波抑制电路输出端与第二谐波抑制电路输入端相连并通过第二谐波抑制电路接地。

输入匹配电路包括电容C19，电容C20，电感L1，所述电容C20一端为输入端且与电容C19并联接地，另一端与驱动级功率放大单元的电容C2～电容C5相连且与电感L1并联接地。

级间匹配电路包括电感L2、第三电感L3、电容C21、电容C22、第四焊盘；所述电容C21一端与异质结双极型晶体管集电极Q7～Q9串联连接至驱动级功率放大单元，并与电感L2并联；另一端与输出级功率放大单元的电容C7～电容C18串联、并与电感L3并联接地；所述的电感L2一端与电容C21并联，另一端与第四焊盘相连、并通过电容C 22接地。

输出匹配电路包括谐振电容C23、匹配电容C24、匹配电容C25、匹配电感L4、谐振电感L5，所述输出匹配电路包括两个谐波抑制电路和匹配电容C25，其中，第一谐波抑制电路包括匹配电感L4和谐振电容C23，匹配电感L4一端与输出级功率放大单元的异质结双极型晶体管集电极Q15～Q26相连；另一端与匹配电容C25相连且电感L4串联；另一谐波抑制电路包括匹配电容C24、第五谐振电感L5；其中，匹配电容C24一端与匹配电感L4、匹配电容C25并联；另一端通过谐振电感L5接地，匹配电容C25另一端为射频输出端。

实施例

本实用新型的具有谐波抑制的高增益功率放大器芯片通过对功率放大单元设计、多级放大技术、改进型威尔逊电流镜技术、有源偏置技术以及谐波抑制技术相结合，使用GaAs工艺的异质结双极型晶体管(HBT)，在2.4GHz下实现了一种高增益高效率具有谐波抑制的功率放大器芯片。GaAs HBT器件在RF频段能够提供良好的増益、效率、线性度以及强度，目前广泛应用于高频及无线通信设备，尤其适用于集成的射频功率放大器中。

如图1所示，本发明的具有谐波抑制的高增益功率放大器芯片包括输入匹配电路、驱动级功率放大单元、级间匹配电路、输出级功率放大单元、输出匹配电路。所述的输入匹配电路、驱动级功率放大单元、级间匹配电路、输出级功率放大单元、输出匹配电路依次串联连接。其中驱动级功率放大单元包括第一偏置电路和驱动级功率放大电路。第一偏置电路为含有第一改进型威尔逊电流镜的有源偏置电路，包含第一温度补偿电路和第一线性补偿电路。输出级功率单元包括第二偏置电路和功率放大电路。其中第二偏置电路为含有第二改进型威尔逊电流镜的有源偏置电路，包含第二温度补偿电路和第二线性补偿电路。输出级匹配电路包括第一谐波抑制电路、第二谐波抑制电路。所述的输入匹配电路的输入端构成射频输入端RFin，所述输出匹配电路的输出端构成功率放大器的射频输出端RFout。

如图2，3，4，7所示，如图2所示芯片在层状结构上包括：金属层M1，金属层M2，在金属层M1和金属层M2之间为聚酰亚胺层、氮化物层构成MIM电容，金属层M1走线的微带线为M1层微带线，金属层M2走线的微带线为M2层微带线。具有谐波抑制的高增益功率放大器芯片的驱动级功率放大单元、和输出级功率放大单元。所述的第一偏置电路为含有改进型威尔逊电流镜的有源偏置电路，包含第一温度补偿电路和第一线性补偿电路。它为放大管提供一个合适的静态工作点确保其正常工作，还对放大管进行线性补偿和温度补偿，使功率放大器充分发挥GaAs HBT技术出色的射频性能。驱动级放大电路采用4晶体管并联结构，电容C2、电容C3、电容C4、电容C5采用经过M1、M2层的MIM电容，电容C2、电容C3、电容C4、电容C5在M2层相连并连接至输入匹配电路；在M1层与分别与电阻R4、电阻R5、电阻R6、电阻R7，异质结双极型晶体管Q1～Q4基极相连。电阻R4、电阻R5、电阻R6、电阻R7采用薄膜电阻，一端通过M1层微带线与异质结双极型晶体管Q5发射极相连，另一端通过M1层微带线分别与异质结双极型晶体管Q1～Q4基极相连。异质结双极型晶体管采用GaAs HBT工艺，异质结双极型晶体管Q1～Q4基极通过M1层微带线分别与电容C1～C4相连，电容C1～C4通过M2层微带线相连，连接至输入匹配电路。异质结双极型晶体管Q1～Q4发射极接地，集电极通过M2层微带线相连并连接至级间匹配电路。利用两层微带线的设计，有效的减小功率放大单元的面积，减小芯片尺寸。输出级放大电路采用12晶体管并联结构，使用经过M1、M2层的MIM电容、薄膜电阻、GaAs HBT晶体管以及M1层、M2层微带线，与驱动级放大电路采用相似的电路结构。通过功率放大单元以及两次放大的设计，有效的增加了功率放大器芯片的增益。经过版图仿真，在2.4GHz增益可达到35dB以上，效率达到50％左右。

如图5所示，电阻R1、电阻R2、异质结双极型晶体管Q1～Q4构成改进型威尔逊电流镜，改进型威尔逊电流镜通过电阻R3与异质结双极型晶体管Q5基极相连。异质结双极型晶体管Q5的发射极与镇流电阻R4相连，集电极与第一焊盘1相连。第一焊盘1连接外部电源，为驱动级放大器提供偏置电压。

偏置的作用是在特定的工作条件下为有源器件提供适当的静态直流工作点，并抑制晶体管参数的离散性和温度变化的影响，从而保持恒定的工作特性。由于HBT晶体管基射结的二极管整流特性，基极电流随输入信号的增大而增大，从而导致Vbe的减小，所以需要考虑偏置对静态工作点的补偿。同时功率放大器具有大量热损耗，其射频性能会随晶体管温度升高而恶化，所以还需考虑偏置对温度的补偿。本发明的第一偏置电路中改进型威尔逊电流镜和电阻R4～R7构成温度补偿电路，电容C1和异质结双极型晶体管Q5构成第二线性补偿电路，从而抑制了增益压缩，使各级功率放大器工作在线性度较高的工作状态。

如图6、8所示，给出具有谐波抑制的高增益功率放大器芯片的输出匹配电路，电容C23、电容C24、电容C25采用经过M1、M2层MIM电容。电感L4、电感L5采用圆形电感。采用无源元件匹配保证了功率放大器增益的平坦度，引入两谐波抑制网络，有效的对谐波进行抑制，防止对其他信道的信号造成干扰。工作在2.4GHz时，功率放大器芯片1dB压缩点的二次谐波抑制达到-45.780dBc、三次谐波抑制达到-54.323dBc、四次谐波抑制到达-31.463dBc、五次谐波抑制达到-43.663dBc。

本实施中功率放大器芯片采用GaAs HBT工艺，工作在2.4GHz频率下，异质结双极型晶体管Q6～Q9采用完全相同的晶体管；异质结双极型晶体管Q1～Q4、异质结双极型晶体管Q10～Q13采用完全相同的晶体管；异质结双极型晶体管Q15～Q26采用完全相同的晶体管。基极偏置、集电极偏置电压均为5V。

所述的电阻R1、电阻R2采用相同的薄膜电阻，阻值为2155.83Ω，电阻采用薄膜电阻R3，阻值为102.71Ω；电阻R4～R7、电阻R10～R20采用相同的薄膜电阻，阻值为254.65Ω；电阻R8、电阻R9采用相同的薄膜电阻，阻值为847.81Ω；电阻R10采用薄膜电阻，阻值为102.71Ω。

所述的电容C1、电容C6采用MIM电容，容值为93.2fF；电容C2～C5采用相同的MIM电容，容值为636.7fF；电容C7～C18采用相同的MIM电容，容值为399.6fF；

电容C19为采用MIM电容，容值为：1.916pF。电容C20为采用经过M1、M2层的MIM电容，容值为：1.679pF；电容C21为采用经过M1、M2层的MIM电容，容值为：2.055pF；电容C22为采用经过M1、M2层的MIM电容，容值为：32.168pF；谐振电容C23为采用经过M1、M2层的MIM电容，容值为：531.15fF；匹配电容C24为采用经过M1、M2层的MIM电容，容值为：1.265pF；匹配电容C25为采用经过M1、M2层的MIM电容，容值为：1.79pF。

电感L1为采用经过M1、M2层的圆形电感，感值为：1.88nH；第二电感L2为采用经过M1、M2层的圆形电感，感值为：1.545nH；电感L3为采用经过M1、M2层的圆形电感，感值为：0.922nH；电感L4为采用经过M1、M2层的圆形电感，感值为：2.349nH；电感L5为采用经过M1、M2层的圆形电感，感值为：0.569nH。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (9)

1.一种具有谐波抑制的高增益功率放大器芯片，其特征在于，该功率放大器包括金属层M1，金属层M2，在金属层M1和金属层M2之间为聚酰亚胺层、氮化物层构成MIM电容，金属层M1走线的微带线为M1层微带线，金属层M2走线的微带线为M2层微带线，通过MIM电容、M1层微带线以及M2层微带线将电路连接，在电路结构上包括：输入匹配电路、驱动级功率放大单元、级间匹配电路、输出级功率放大单元和输出匹配电路；其中，

输入匹配电路实现信号源和输入端的匹配使源端无反射；

驱动级功率放大单元和输出级功率放大单元依次对信号进行放大；

级间匹配电路将驱动级功率放大单元输出和输出级功率放大单元输入进行匹配；

输出匹配电路对输出级功率放大单元的输出端与负载之间的匹配。

2.按照权利要求1所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，其中，驱动级功率放大单元包括第一偏置电路和驱动级功率放大电路；第一偏置电路改善驱动级功率放大电路的增益和线性度，同时有效的抑制直流工作点随温度变化而漂移；经过第一偏置电路的信号经由驱动级功率放大电路为输出级功率放大电路提供需要的电压幅度。

3.按照权利要求2所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，所述驱动级功率放大单元的第一偏置电路为含有第一改进型威尔逊电流镜的有源偏置电路，包括第一温度补偿电路和第一线性补偿电路，第一温度补偿电路包括第一改进型威尔逊电流镜和电阻R4～R7；其中，第一改进型威尔逊电流镜包括异质结双极型晶体管Q1、异质结双极型晶体管Q2、异质结双极型晶体管Q3、异质结双极型晶体管Q4、电阻R1、电阻R2，其中异质结双极型晶体管Q1基极与异质结双极型晶体管Q2基极相连且异质结双极型晶体管Q1发射极与异质结双极型晶体管Q2发射极相连并接地，异质结双极型晶体管Q1集电极与异质结双极型晶体管Q3发射极相连；所述的异质结双极型晶体管Q2集电极与异质结双极型晶体管Q2的基极、异质结双极型晶体管Q4的发射极相连；所述的异质结双极型晶体管Q3基极与所述的异质结双极型晶体管Q4的基极相连；所述的异质结双极型晶体管Q3的集电极与异质结双极型晶体管Q3的基极相连，并通过电阻R2连接至第一焊盘；所述异质结双极型晶体管Q4集电极通过电阻R1连接至第一焊盘、通过电阻R3连接至有第一线性补偿电路；所述的电阻R4～R7一端通过M1层微带线与异质结双极型晶体管Q5发射极相连，另一端与通过M1层微带线分别与异质结双极型晶体管Q6～Q9基极相连；

所述的第一线性补偿电路包含电容C1和异质结双极型晶体管Q5，其中，异质结双极型晶体管Q5基极通过电阻R3与第一改进型威尔逊电流镜相连，且异质结双极型晶体管Q5基极通过电容C1接地；所述的异质结双极型晶体管Q5集电极与第一焊盘相连，所有电容采用MIM电容。

4.按照权利要求1所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，输出级功率放大单元包括第二偏置电路和输出级功率放大电路；第二偏置电路改善了输出级功率放大电路的增益和线性度，同时有效的抑制直流工作点随温度变化而漂移的情况发生；经由第二偏置电路后信号至输出级功率放大电放大路为负载提供足够的信号；所述输出级功率放大单元的第二偏置电路为含有第二改进型威尔逊电流镜的有源偏置电路，包括第二温度补偿电路和第二线性补偿电路，第二线性补偿电路改善功放的线性度，第二温度补偿电路有效的抑制了放大器直流工作点随温度变化而漂移。

5.按照权利要求4所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，所述的输出级功率放大单元包括异质结双极型晶体管Q10～Q26；电阻R8～R22；电容C6～C18；第二焊盘和第三焊盘；其中，第二偏置电路包括异质结双极型晶体管Q10～Q14、电阻R8～R22和电容C6；第二温度补偿电路包括第二改进型威尔逊电流镜和电阻R11～R22；其中，第二改进型威尔逊电流镜由异质结双极型晶体管Q10～Q13、电阻R8、电阻R9构成；异质结双极型晶体管Q10基极与异质结双极型晶体管Q11基极相连且异质结双极型晶体管Q10发射极与异质结双极型晶体管Q11发射极相连并接地；异质结双极型晶体管Q10集电极与所述的异质结双极型晶体管Q12发射极相连；所述的异质结双极型晶体管Q11集电极与异质结双极型晶体管Q11基极、异质结双极型晶体管Q13发射极相连；所述的异质结双极型晶体管Q12基极与所述的异质结双极型晶体管Q13基极相连；所述的异质结双极型晶体管Q12集电极与异质结双极型晶体管Q13基极相连，并通过电阻R9连接至第二焊盘；所述的异质结双极型晶体管Q13集电极通过电阻R8连接至第二焊盘、通过电阻R10连接至第二线性补偿电路；所述的电阻R11～R22一端通过M1微带线与异质结双极型晶体管Q14发射极相连，另一端通过M1层微带线与异质结双极型晶体管Q15～Q26相连；所述的第二线性补偿电路由电容C6和异质结双极型晶体管Q14构成；其中，异质结双极型晶体管Q14基极通过电阻R10与第二改进型威尔逊电流镜相连，且异质结双极型晶体管Q14基极通过电容C6接地；所述的异质结双极型晶体管Q14集电极与第二焊盘；所述的输出级功率放大电路电路包括异质结双极型晶体管Q15～Q26、电容C7～C18；其中，异质结双极型晶体管Q15～Q26的基极通过M1层微带线与电容C7～C18相连，电容C7～C18通过M2微带线相连并连接至级间匹配电路；异质结双极型晶体管Q15～Q26发射极接地；异质结双极型晶体管Q15～Q26的集电极通过M2微带线相连并连接至输出匹配电路和第三焊盘；第二焊盘、和第三焊盘连接外部电源，为输出级放大器提供偏置电压，所有电容采用MIM电容。

6.按照权利要求1所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，输出匹配电路包括两个第一谐波抑制电路与第二谐波抑制电路；其中，第一谐波抑制电路输出端与第二谐波抑制电路输入端相连并通过第二谐波抑制电路接地。

7.根据权利要求6所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，输入匹配电路包括电容C19，电容C20，电感L1，所述电容C20一端为输入端且与电容C19并联接地，另一端与驱动级功率放大单元的电容C2～电容C5相连且与电感L1并联接地，所有电容采用MIM电容。

8.根据权利要求1所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，

级间匹配电路包括电感L2、第三电感L3、电容C21、电容C22、第四焊盘；所述电容C21一端与异质结双极型晶体管集电极Q7～Q9串联连接至驱动级功率放大单元，并与电感L2并联；另一端与输出级功率放大单元的电容C7～电容C18串联、并与电感L3并联接地；所述的电感L2一端与电容C21并联，另一端与第四焊盘相连、并通过电容C 22接地，所有电容采用MIM电容。

9.根据权利要求1所述的具有谐波抑制的高增益功率放大器芯片，其特征在于，

输出匹配电路包括谐振电容C23、匹配电容C24、匹配电容C25、匹配电感L4、谐振电感L5，所述输出匹配电路包括两个谐波抑制电路和匹配电容C25，其中，第一谐波抑制电路包括匹配电感L4和谐振电容C23，匹配电感L4一端与输出级功率放大单元的异质结双极型晶体管集电极Q15～Q26相连；另一端与匹配电容C25相连且电感L4串联；另一谐波抑制电路包括匹配电容C24、第五谐振电感L5；其中，匹配电容C24一端与匹配电感L4、匹配电容C25并联；另一端通过谐振电感L5接地，匹配电容C25另一端为射频输出端，所有电容采用MIM电容。

Images