KR20040022454A

KR20040022454A - 선형 전력 증폭기용 바이어스 회로 및 바이어싱 방법

Info

Publication number: KR20040022454A
Application number: KR10-2004-7000628A
Authority: KR
Inventors: 졸리크리스토프; 키난리차드; 후그존제이
Original assignee: 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-07-16
Filing date: 2002-07-16
Publication date: 2004-03-12
Also published as: US6788150B2; US20030020545A1; US20030016083A1; JP2004537212A; WO2003010885A1; KR100977954B1; EP1410499A1; US6778018B2

Abstract

바이폴라 트랜지스터의 정지 전류에서 차이가 나는 복수의 동작 모드 중 하나를 선택하기 위한 입력단, 온도를 측정하는 열 반응 소자, 전체 온도 범위에 걸쳐서 모드 각각의 선형 성능을 유지하기 위해, 출력 트랜지스터를 바이어싱하고, 선택 입력단을 수용하며, 열 반응 소자를 포함하는 회로, 선형 전력 증폭기 내에서 생성된 노이즈를 감쇄시키는 필터(6, 41, 42, 43)를 구비한, 고주파 선형 전력 증폭기용 바이어스 회로가 개시된다. 컬렉터 전류를 처리할 수 있는 인덕터를 구비하며, 설계 주파수로 캐패시터를 공진시키는 탱크 회로를 전력 고주파 트랜지스터의 컬렉터에서 사용함으로써 원하는 인덕턴스로 감소시키고, 집적도의 레벨을 더 향상시킨다. 캐패시터의 자치 인덕턴스를 포함하는 탱크 회로는 설계 주파수의 제 2 고조파로 공진되도록 설계되어서 개선된 선형성을 제공하는 것이 바람직하다. 바이어스 회로는 노이즈를 감소시키고 위상 마진을 개선하도록 대역폭이 제한될 수 있다. 개선된 바이어스 회로는 낮은 정지 전류를 유지하면서도 온도 Hfe 및 전압의 변화에 대해서, 고주파 전력 증폭기를 선형 동작 범위에서 동작시키는 효율을 증가시킨다. 바이어스 회로는 낮은 노이즈 레벨을 유지한다.

Description

선형 전력 증폭기용 바이어스 회로 및 바이어싱 방법{IMPROVED LINEAR POWER AMPLIFIER}

분류 "A" 또는 "AB"의 고주파 전력 증폭기 설계에 따라서, 전력 출력 트랜지스터의 컬렉터의 신호는 전력 공급기(Vcc)로부터 절연되어야 하며, 따라서 출력단에 전력을 공급하는 동안, 동작 대역에서 높은 임피던스를 제공하기에 충분히 큰 인덕터가 선택된다. 전형적으로, 큰 인덕턴스를 위해서는 길이가 긴 도체가 필요하기 때문에, 물리적으로 큰 디바이스를 필요로 한다. 또한, 이러한 인덕터는 트랜지스터를 지나는 전체 전류를 처리할 수 있어야 하므로 매우 큰 도체를 필요로 한다. 따라서 알려진 시스템들은 큰 인덕터를 필요로 하며, 이런 큰 인덕터는 전력 증폭기 모듈, 궁극적으로는 집적 회로에 집적되기 어렵다. 따라서, 종래의 기술에서의 한가지 어려움은 높은 절연성(isolation)을 유지하면서도, 필요한 인덕턴스 및 이에 따른 인덕터의 크기를 효율적으로 최소화하는 것이다. 각각이 본 발명에 참조로 포함되는 미국 특허 제 6,333,677 호 및 제 6,313,705 호를 참조한다. 또한, 분류 AB 동작에서, RF 증폭 디바이스는 더 효율적이지만 비선형이기 때문에 선형성을 개선하기 위해서 제 2 고조파에서 쇼트 또는 의사 쇼트(quasi-short)가 나타나길 원한다. 이는 컬렉터에서 인덕턴스(쵸크)를 사용하는 경우에는 제공될 수 없다. 그리고, 전형적으로 쇼트는 추가 구성 요소 및/또는 더 복잡한 정합 네트워크를 사용해서 제공되어야 한다.

다른 방안의 기술은 전송 라인을 사용해서 컬렉터를 절연시킨다. 이러한 기술은 대형 인덕터의 사용은 피하지만, 전송 라인 자체의 물리적인 크기가 커서 유사한 딜레마를 제공한다.

많은 고주파 동작 LPA에서, 실리콘 반도체 기술은 필요한 조건을 충족시키기 위해 전형적으로 불충분한 이득, 효율, 선형성 및 높은 노이즈를 갖는다. 따라서,GaAs (AlGaAs 또는 InGaP), InP, SiGe 등과 같은 다른 반도체 기술이 제안되었으며, 점점 더 많이 채택된다. 전형적으로, 이들은 헤테로 접합 바이폴라 트랜지스터(HBT)이지만, MESFET(Metal Silicon Field Effect Transistors) 또는 HEMT(High Electron Mobility Transistors)가 될 수도 있다.

전형적으로, 선형 전력 증폭기(LPA)는 바이어싱 회로를 사용해서 동작 포인트에 대해 바이어싱됨으로써, 입력 신호와 증폭된 출력 신호 사이의 선형 관계를 유지할 수 있다. 분류 "A" 또는 "AB"의 선형 동작에서, 이러한 바이어스로 인해서 전력 트랜지스터를 지나는 정지 전류(a quiescent current)가 성립되는 것이 일반적이다. 이론적으로는 다른 증폭기 모드도 가능하지만, 이는 다양한 신호의 왜곡을 생성한다. 따라서, 비용과 복잡성을 모두 고려하면 분류 "A" 또는 "AB" 증폭기 토폴로지가 적합하다. 본 발명에 참조로서 포함되는 미국 특허 제 6,333,677 호 및 제 6,043,714 호를 참조한다.

E. Jarvinen, S. Kalajo, M. Matilainen의 "Bias Circuits for GaAs HBT Power Amplifiers", 2001 IEEE MTT-S에는 일반적으로 알려진 전력 증폭기 설계가 개시되어 있다.

도 1은 본 발명에 따른 예시적인 디바이스의 이득, PAE, 평균 I total 대 Pout, 및 온도를 도시하는 도면,

도 2는 본 발명에 따른 예시적인 디바이스의 ACPR(인접 채널 전력 비:Adjacent Channel Power Ratio), 및 ALT 대 온도를 도시하는 도면,

도 3a, 3b, 3c는 바이어스된 트랜지스터의 온도에 대해 비교적 안정적인 정지 전류를 제공하는 본 발명에 따른 듀얼 모드 바이어스 회로의 예를 도시하는 도면,

도 4는 본 발명에 따른 컬렉터 절연 회로의 제 1 실시예를 도시하는 도면,

도 5는 노이즈 플로어 대 에미터 폴로워 안정 저항의 값의 그래프를 도시하는 도면,

도 6은 사용되는 전력 대 공급 전력의 차트를 도시하는 도면,

도 7은 CDMA 2000 대 IS95 ACPR, 및 ALT 대 Pout, 및 신호 생성기의 타입의 그래프를 나타내는 도면,

도 8은 CDMA 2000 대 IS95 이득, PAE, 평균 Itotal 대 Pout, 및 신호 생성기 타입을 나타내는 도면,

도 9는 AlGaAs 및 InGaP의 Rcesat 대 온도의 그래프,

도 10은 AlGaAs 및 InGaP의 P1dB 대 온도의 그래프,

도 11은 AlGaAs 및 InGaP의 계산된 IS95 ACPR 대 온도를 도시하는 도면,

도 12는 본 발명에 따른 멀티 모드 바이어스 회로의 제 2 실시예를 도시하는 도면,

도 13은 필터 캐패시터를 가지고 노이즈 성능 및 안정성을 개선하는 개선된 도 12에 도시된 회로를 도시하는 도면,

도 14는 도 12 및 도 13의 회로의 측정된 노이즈의 성능의 그래프.

따라서, 본 발명의 목적은 동작 대역, 기저대 및 제 2 고조파를 포함한 넓은 주파수 범위에 걸쳐서 원하는 임피던스를 제공하는 구성 요소의 네트워크를 형성함으로써, 감소된 컬렉터 절연 인덕터 최대 크기 및/또는 인덕턴스를 가진 LPA(선형 전력 증폭기)를 제공하는 것이다.

바람직하게는, 이는 동작 대역에 대응하는 공진 주파수 및 동작 대역의 2차 고조파에 대응하는 제 2 공진 주파수를 가진, 기본적인 쵸크 회로를 제공함으로써 컬렉터에서 이루어져서 구성 요소의 수 및 복잡성을 감소시키되, 위의 2차 고조파는 예컨대 탱크 회로 캐패시터의 인덕턴스와 같이, 기생하는 것으로 생각되었을 회로의 인덕턴스에 따라 달라진다. 이로써, 주 인덕터의 크기를 감소시킬 수 있으며, 이는 LPA 모듈에서 더 높은 레벨의 집적을 가능하게 한다. 또한 적절한 제 2 고조파 부하를 제공함으로써 효율 및 선형성 성능동 상당히 증가시킨다.

본 발명의 다른 목적은 동작 디바이스에 기초해서 복수의 동작 모드를 가진 LPA용 바이어스 회로를 제공하는 것이며, 각각의 모드는 서로 다른 정지 전류의 동작으로 구별되며, 여기서 더 높은 전류 모드는 더 높은 선형성 및 더 높은 동작 전력 레벨의 이득을 제공할 것이고, 낮은 전류 모드는 베터리로부터 유입되는 전류를 낮춤으로써 효율을 증가시킬 것이다. 바이어스 회로는 저 노이즈 성능을 유지하고 양호한 전력 증폭기 선형성을 제공하면서, 온도(이상적으로는 일정한 디바이스 전류)로 인한 변화를 보상받는다.

전형적인 바이어스 회로는 선형성 성능, 온도 보상과 노이즈 사이의 균형을 맞춘다. 또한, 멀티 모드 통신 디바이스에서, 바이어스 회로는 또한 전력 레벨과 버스티니스(burstiness)와 같은 다양한 동작 레벨을 조정할 필요가 있다. 예컨대, 전형적인 CDMA 시스템에서, 동적 범위는 60dB 정도이다.

LPA의 주요 전력 트랜지스터는 Vbe 및 Hfe가 모두 온도에 따라 변한다는 단점이 있다. Vbe의 변화를 보상하기 위해, 바이어스 회로는 반도체 정션의 스택을 포함할 수 있지만, 그러나 3.2V 최소 베터리 공급(Vcc)으로 동작하는 GaAs 디바이스의 경우에, 이 스택은 2·Vbe로 한정되어서 결론적으로 바이어스 회로는 상당히 심플하게 유지되어야 한다. Hfe(전류 이득)에서의 변화를 보상하기 위해, HBT 베이스로 흐르는 전류가 제어되어야 한다. 본 발명에 따라서, 에미터 폴로워 회로와 바이어스 다이오드 사이의 임피던스(일반적으로 저항의 형태임)는 전체 온도의 범위에 걸쳐서 성능의 균형을 맞추는데 필수적이라는 것을 알았으며, 그 값은 PA의 출력단에서의 노이즈 플로어(noise floor)와 직접적으로 상호 연관된다.

바람직하게는, 에미터 폴로워 회로의 베이스로 전류를 피드백시켜서 온도 반응 동작을 개선하기 위해 전류 미러가 제공된다. 이렇게 함으로써, 모든 기본적인 조건(예컨대, 노이즈, 선형성 및 온도 보상)이 전형적으로 동시에 만족될 수 있다.

PA가 매우 넓은 동적인 범위에 걸쳐서 동작되어야 하기 때문에, 동작 모드를 선택하고, LPA의 정지 전류를 조정함으로써, 용이하게 성능이 조정될 수 있는 것으로 보인다. 온도 변화에 기초해서 동작 포인트를 자동적으로 조정함으로써 선택된 모드에서 이득이 유지될 수 있다.

IS95의 사양에 따라서, ACPR(인접 채널 전력 비:Adjacent Channel Power Ratio)은 약 -45dBc/30KHz 이하로 한정되어야 한다. 본 발명에 따라서, 적절한 선형 동작은 스테이지의 적절한 디커플링 및 여기서 설명되는 바이어스 회로의 구현을 통해서 달성된다.

수신기의 감도와 특히 관련이 있는, 수신 대역의 출력 노이즈 플로어는 약 -136dBm/Hz이하여야 한다. 바이어스 회로는 특히 노이즈 감쇄 저항의 선택과 같은 이러한 설계상의 파라미터를 이루도록 최적화된다.

저항 선택이 충분하지 않거나(즉, 폐루프 바이어스 회로에 대해), 다른 노이즈 감소 방안에 따라서, 바이어스 회로의 대역폭은 전송 대역으로부터 분리된 수신 대역 이하의 주파수로, 그러나 기저대 주파수 이상으로 더 한정되어야 한다. 높은 대역폭의 바이어스 회로는 이후에 수신 대역에서 혼합되는 주파수에 과도한 노이즈를 생성해서, LPA의 출력단에서 생성될 노이즈를 한정한다. 그러나 LPA의 선형성에 어떤 영향도 미치지 않도록, 대역폭이 기저대 주파수 이하로 감소되어서는 안 된다. 대역폭 제한 디바이스(전형적으로 캐패시터)의 위치는 특별히 노이즈를 제한하도록 선택되어야 하며, 성공적으로 노이즈 감소시키는 데 중요하다. 두가지 방법을 모두 사용하거나 어느 한 방법을 사용해서, 바이어스 회로에 의해 생성된노이즈가 증폭 소자에 의해 생성된 노이즈 이하로 제거될 수 있고, 예컨대 2 스테이지 30dB LPA의 노이즈는 10dB 이상 -140dBm/Hz 이하로 개선된다.

바이어스 회로의 대역폭을 제한하는 것의 이점은 전반적인 설계 안정성을 개선한다는 점이다. 제어 루프의 위상 마진의 증가로 인해서, 중간 주파수의 오실레이션은 존재하지 않을 것이 확실하다.

바람직하게는, 온도 변화에 따른 출력 트랜지스터 바이어스를 보상하는 회로의 이득은 기저대 신호 대역폭 이상인 컷 오프 주파수, 및 송신 주파수와 수신 주파수 사이의 차이하인 통합 이득 주파수에 의해 감쇄된다.

휴대 셀룰러의 전파용으로 사용되는 전형적인 증폭기에서, 회로는 기본 장착 상태에서 -30℃ 내지 +110℃의 온도 범위에서 성능을 유지해야 한다. 본 발명에 따라서, 바이어스 회로는 전체 온도 범위에 걸쳐서 원하는 허용 범위 내에서 적절한 동작을 유지하도록 Icq값을 온도에 대해 조정한다. 만약 확장된 온도 범위에서 동작될 필요가 있다면, Icq는 가능한 한 더 복잡한 방안을 사용해서 더 큰 범위에 걸쳐서 보상될 수 있으며, 이는 통상의 온도 범위에서는 필요없다.

본 발명의 다른 특성은 고 효율의 성능, 즉 소위 "CDG"(CDMA Development Group) 곡선상에서, 예컨대 Nc>33%+@28dBm, Icq<50mA과 같은 낮은 전류 소비를 제공한다. 본 발명에 따라서, 다양한 동작 모드는 Icq를 감소시킬 많은 기회를 제공할 수 있다는 것을 알 수 있다. 따라서, 본 발명의 이러한 특성에 따라서, 입력 신호에 의해 제어 가능한 두개의 동작 모드를 가진 전력 증폭기 바이어스 회로가 제공된다. 물론 그 이상의 동작 모드가 제공될 수도 있다.

PA와 안테나 사이에 절연체가 없기 때문에, 전력 증폭기는 VSWR가 더 높은 경우에도 사용될 수 있다. 이 바이어스 회로는 디바이스가 Bvce0가 아닌 BvceR 또는 BvceS에서 동작하는 것을 가능하게 한다.

AMPS(Advanced Mobile Phone Service) 모드에서는 고조파가 제어되어야 한다. 예컨대, 제 2 및 제 3 고조파(H2, H3)는 -35dBc 미만으로 유지되어야 한다. 본 발명에 따라서, 선형성을 개선하고 고조파 방사를 감소시키기 위해 고조파 부하 및 트랩이 제공된다.

본 발명의 이러한 특성은 이하의 설명을 참조하면서 더욱 자명하게 될 것이다.

본 발명에 따른 대표적인 설계에서, 도 3에 도시된 바와 같이 에미터 폴로워 트랜지스터 구성으로 RF 전력 트랜지스터의 바이어스를 생성한다. 이 회로에서, 노이즈는 중요한 요소가 된다. 그러나, 에미터 폴로워와 다이오드 사이의 버퍼링 레지스터의 값을 적절하게 조정함으로써, 도 5에 도시된 바와 같이 노이즈의 영향을 감소시킬 수 있다. 이 저항의 값이 증가함에 따라서, 선형성 성능이 감소되고, 바이어스 회로의 온도 성능 특성에 악영향을 미친다. 따라서, 원하는 노이즈, 선형성 및 온도 성능에 기초해서 최적의 저항값이 선택된다.

표 1은 28dBm, 836MHz에서의 계산된 시뮬레이션을 사용해서 만들어지고 계산된 두개의 디바이스를 나타내고 있다. 측정된 노이즈 플로어는 시뮬레이션된 값에 매우 가깝다.

본 발명의 제 1 실시예에 따라서, AlGaAs 기술을 사용하며, 28dB 이득(셀룰러) 및 25dB 이득(PCS)을 가진 28dBm의 선형 전력을 3.2V 이상(통상적으로 3.2-4.2V, 예컨대 리튬 이온 베터리의 방전 수명 동안 제공됨)의 전력 공급기에 제공하는 셀룰러 및 PCS IS95 애플리케이션용 선형 전력 증폭기가 제공된다. 이 선형 전력 증폭기는 LGA(Land Grid Array) 접속부를 가진 하이브리드 50옴 단말기를 구비한 모듈로서, 6×6×1.7mm³의 형태로 제공된다. 0402SMD(표면 실장 부품)을 구비한 LTCC(저온 동시 소성 세라믹) 또는 라미네이트가 사용된다. GaAs 다이 크기는 1.25×1.25mm²이다. 도 1 및 도 2는 이러한 디바이스에 대해서 측정된 고주파 성능을 도시한다.

도 4는 두개의 연속 동작 스테이지를 구비한 본 발명에 따른 전력 증폭기를, 모듈 및 다이 상에서 정합되는 디바이스와 함께 도시하고 있다. 전력 증폭기의 이러한 실시예는 제 2 고조파 트랩을 포함하며, 이는 유익한 인접 채널 전력 비(ACPR) 성능을 제공하는 것으로 알려져 있다. 본 발명의 일 특성에 따라서, 이러한 제 2 고조파 트랩은 캐패시터의 기생 인덕턴스를 사용해서 회로 동작의 실제 파라미터를 규정한다. 이 장치는 두가지 이점을 제공한다. 우선 주요 인덕터의 필요 인던턱스를 감소시켜서 크기를 감소시키며 이로써 전력 증폭기 모듈 내의 트랩을 용이하게 통합시키며, 잠재적으로는 집적 회로 내로의 전력 증폭기의 집적을 가능하게 한다. 두번째로, 제 2 고조파 트랩은 시스템의 ACPR을 개선한다. 유사하게, 바이어스 회로를 최적화시키려는 노력으로 수용가능한 선형성을 보장한다.

도 3a, 3b, 3c는 본 발명에 따른 최적의 바이어스 회로를 도시한다. 선형성 성능, 온도 보상 및 노이즈 사이의 최적의 절충안을 제공한다. 이들 바이어스 회로는 고전력 동작 및 저전력 동작의 다수의 동작 모드도 수용한다. 다수의 동작 모드는 넓은 전력 레벨의 범위에서 효율적인 동작을 하는데 바람직하다. 따라서, 저전력 모드 및 고전력 모드를 구별함으로써 이들은 개별적으로 최적화되고, 각각이 하나의 모드의 설계에서 보다 비교적 적은 절충안을 갖는다.

전력 증폭기 회로를 설계하는데 있어서, 몇 가지 중요 요소로 설계 파라미터를 나타낸다. 예컨대 Vbe와 hfe는 모두 온도에 따라 변하며, 이득 및 동작 포인트의 온도에 따른 변화의 바이어스 회로에 의한 보상이 요구된다. 더욱이, GaAs 반도체의 밴드갭으로 인해서, 3.2V의 전력을 공급받는 2개의 순방향 바이어스된 트랜지스터(Vbe)를 스택하는 것만이 가능하다. 따라서, 바이어스 회로의 복잡성은 일반적으로 그 구조적인 제한에 의해 한정되며, 따라서 디자인은 비교적 간단한 회로 토폴로지를 사용해서 구현되어야 한다.

본 발명에 따라서, 도 3a에 도시된 바와 같이, 에미터 폴로워와 다이오드 사이의 저항은 모든 온도에서 균형있는 성능을 유지하는데 중요하다는 것을 알았다. 본 발명의 전형적인 실시예는 전류를 에미터 폴로워 회로의 베이스에 피드백하는 추가적인 전류 미러를 제공해서, 온도 성향의 범위에서 더 양호한 성능을 가져서 동시에 모든 조건을 만족시키는데 어려움이 없다.

도 3a에 도시된 바이어스 회로의 제 1 스테이지에서, 전류를 RF 트랜지스터에 공급하는 에미터 폴로워 트랜지스터는 노이즈를 발생시킨다. 에미터 폴로워와 다이오드 사이의 버퍼링 저항의 값을 적절하게 조정함으로써 도 5에 도시된 바와 같이 노이즈의 영향을 감소시키는 것이 가능하다. 그러나, 이 저항을 너무 많이 증가시키면 선형성 수행에 악영향을 미치고, 또한 바이어스 회로의 온도 특성에도 영향을 미친다. 따라서, 임피던스는 원하는 온도 범위에서 동작 사양을 만족시키면서도, 노이즈와 선형성의 균형을 맞추도록 최적화되는 것이 바람직하다.

도 3은, 출력 바이폴라 트랜지스터(1)를 바이어싱하는 고주파 선형 전력 증폭기용 바이어스 회로를 도시하고 있다. 이 회로는 바이폴라 트랜지스터(1)의 정지 전류에 차이가 있는 한쌍의 독립적인 동작 모드 중 하나를 선택하기 위한 입력단(2)을 가지고 있다. 도 3a에서, 트랜지스터(36, 37)는 열 센서의 역할을 한다.트랜지스터(36, 37)를 지나는 전류가 트랜지스터(1)를 지나는 전류에 비례하기 때문에, 바이어스 전류는 에미터 폴로워(18)의 베이스를 지나는 전류의 수정을 통해서 온도에 맞게 조정된다. 도 3b 및 3c에서, 전류 미러가 제공되지 않고, 트랜지스터(58, 59, 60, 61)에 연결된 저항(45, 46, 47, 48) 및 에미터 저항(51, 52, 53, 54)의 값으로 온도 보상 및 정지 전류값을 성립한다. 트랜지스터(38)는 출력 바이폴라 트랜지스터(1)를 붕괴 전압(breakdown voltage)에서 보호하고, 바이어싱 회로(4)에 의해 제공되는 임피던스가 기저대 주파수에서 낮게 유지되는 것을 보장한다(이로써 선형성을 보장한다). 바이어스 회로(4)는 온도 범위에 걸쳐서 사용가능한 동작 모드 각각에 대해 선형 수행을 유지한다.

도 4는 선형 전력 증폭기의 출력 바이폴라 트랜지스터의 컬렉터 바이어싱 회로를 도시하고 있다. 이 경우에, 증폭기는 2스테이지로 설계되며, 각각의 출력 트랜지스터는 대응하는 베이스 바이어스 회로를 가지고 있다. 제 2 스테이지 출력 트랜지스터(1')에 제 2 고조파 트랩(6)이 제공되어서 입력 신호의 제 2 고조파를 감쇄시킨다. 캐패시터(7) 및 인덕터(12)가 기본 주파수에서 동작하는 트랩 회로의 역할을 하는 반면에 내부 인덕턴스, 및 예컨대 바이패스 캐패시터(13)의 인덕턴스와 결합 배선의 기여 인덕턴스(14)와 같은 기타 회로 인덕턴스를 가지고 있는 캐패시터(7)는 제 2 고조파 트랩(6)의 역할을 한다. 트랜지스터(1)를 사용하는 증폭기의 제 1 단의 제 2 고조파 트랩이 제공될 수도 있지만, 이는 그다지 중요한 것이 아니다. 인덕터(11) 및 캐패시터(15)는 두개의 스테이지 사이에서 스테이지간 정합 회로의 역할을 한다. 캐패시터(16) 및 인덕터(17)를 제외하면, 다른 도시된 모든 소자가 기본 주파수에서 정합 회로의 일부로, 선택적인 다른 제 2 또는 그 이상의 고조파 트랩 회로를 형성한다.

트랜지스터(36, 37)는 온도 변화에 대해 안정적인 전류를 컬렉터 또는 출력 바이폴라 트랜지스터(1)에 제공하는 전류 미러를 형성한다.

트랜지스터(18, 19)는 각각 바이어스 회로에 의해 제공되는 전류를 사용하고, 베이스 바이어스 저항(10)을 통해서 출력 트랜지스터(1)에 저 임피던스를 제공하는, 고이득 에미터 폴로워로서 구성된다.

도 6의 막대 그래프에 도시된 바와 같이, CDMA 시스템에서 전력 증폭기에 의해 생성된 전력은 대부분의 시간 동안 로우 상태이며, 전력 레벨 모드가 0~5dBm를 중심으로 모여있다. 지속적으로 높은 평균 효율을 획득하기 위해서, 일반 동작시의 Icq는 로우 상태로 유지되어야 한다. 본 발명에 따라서, 다양한 동작 모드를 가진 전력 증폭기의 바이어스 회로가 제공되어서 낮은 평균 Icq가 ACPR을 만족시키면서 낮은 전력 레벨로 유지될 수 있게 한다.

낮은 전력 레벨에서의 손실을 감소시키기 위해 사용될 수 있는 다른 방법은, 전력 레벨의 기능을 하는 Vcc를 조정하는 DC/DC 다운 컨버터를 사용하는 것이다. 도 6에 도시된 바와 같이, 낮은 전력 레벨에서의 손실은 일정한 배터리 전압(제공되는 측정값에서 3.2V)으로 동작하는 것에 비해서 DC/DC 컨버터를 사용할 때 훨씬 낮다. 결과적인 손실되는 평균 전력의 감소로 인해서 표 2에 나타나는 바와 같이 핸드셋 통화 시간이 상당히 개선될 수 있다. 표 2에서, 더 높은 30dBm 전력 레벨에서 최적화되고, 테스트된 전력 증폭기가 사용된다. 배터리 수명 증가가 가정되며, 전력 증폭기 없이 핸드셋 손실은 1W로 계산된다.

현재의 셀룰러 통신 네트워크가 더 높은 대역폭 수행을 추구한다는 것에 주목해야 한다. 예컨대, 1XRTT는 CDMA 2000(미국에서 2.5G)의 제 1 시기이다. 이는 IS95와 같은 확산율을 사용하는 CDMA 시스템으로, 따라서 더 새로운 기준의 이점 중 일부를 제공하면서 현재의 시스템과의 호환성을 제공한다. 본 발명에 따른 전력 증폭기는, 이들 시스템에서 선형성과 전력 효율이 연관되어 있으므로, 더 새로운 시스템 및 기준에도 적용할 수 있다.

1XRTT의 특성 중 하나는 전력 증폭기가 IS95에서 음성은 물론 데이터 전송을 가능하게 하는데 사용 가능하다는 점이다. 따라서, 양호한 배터리 수명을 달성하기 위해 Icq를 감소시키는 중요성이 크게 증가할 것이다. 다른 특성은 HPSK(Hybrid phase shift keying)를 사용하는 것으로, 어떤 조건에서는 더 높은 첨두치 대 평균치 비(peak-to-average ratio)를 갖는다. 전용 채널에서, IS95의 3.8dB에 대한 첨두치 대 평균치 비는 5.4dB(@99%)이다. 첨두치 대 평균치의 비가 더 높으면, 더 높은 효율과 동시에 원하는 ACPR을 만족시키는 것이 어렵게 되며, 따라서 본 설계의 다른 이점을 강조한다. 이러한 두가지 특성은 본 설계에서 나타나는 바와 같이, 더 향상된 특성을 사용해서 Icq에 대한 제어를 개선하고, ACPR, 효율을 개선하기 위해 전력 증폭기를 필요로 할 것이다.

도 7 및 도 8은 IS95 및 1XRTT(전용) 신호에 대한, 본 발명에 따른 전력 증폭기의 각각의 성능을 도시하고 있다. 예상하는 바와 같이, 1XRTT ACPR 성능은 더 높은 첨두치 대 평균치 비를 반영해서 IS95 전력율의 2dB이하로 맞춰진다.

대부분의 GaAs 제조업체가 AlGaAs 디바이스를 제조하는 것에서 InGaP 디바이스를 제조하는 것으로 변경해왔거나, 변경하고 있다. 비용 효율을 고려할 때, 예상되는 InGaP의 다음 단계는 InP로, 더 높은 열 성능을 제공할 것이며, 더 높은 신뢰성, 전류 밀도 및 더 작은 다이 크기를 제공할 것이며, 또한 더 낮은 Vbe를 제공할 것이다. AlGaAs에서 InGaP로 변경하는 주된 이유는 증가된 이득, 증가된 신뢰성 및 온도에 대해서 일정하게 유지되는 hfe이다. 온도에 대해 hfe를 일정하게 유지하는 것은 더 양호한 Icq 바이어스 제어를 가능하게 한다는 점에서 분명히 유익하다. 그러나, 이는 AlGaAs의 Rcesat가 온도에 크게 의존한다는 더 중요한 효과를 가지고 있다. 이는 hfe에 대한 Rcesat의 의존성 때문이며, 주어진 Vbe에서 hfe가 감소하면, Vcesat 및 Icesat는 증가할 것이다. hfe가 온도에 따라 낮아지거나, 원래 낮다면, 증폭기의 포화가 더 빨리 발생해서 P1dB을 감소시킨다. 이는 고온에 있는 일반적인 AlGaAs에서 확인할 수 있으며, Icq를 일정하게 유지함으로써 낮은 P1dB로 인해서 ACPR 및 효율을 감소시킨다. 도 9는 AlGaAs 및 InGaP의 온도 변화에 따라서 Vcesat가 사실상 어떻게 달라지는지를 나타낸다. 이들 곡선은 GaAs 디바이스의 제조업체의 두가지 모델로부터 나온 것이다.

도 10 및 도 11을 참조하면, AlGaAs를 P1dB 및 ACPR에 사용할 때의 특징이 분명하며, 수행에 필요한 최소 Icq를 소비한다. 곡선은 28dBm IS95 전력 증폭기를 시뮬레이션해서 획득한 것이며, 전체 출력 에미터 영역인 5,800제곱㎛를 사용한다. 출력 스테이지 Icq는 75mA에 가깝게 유지된다. InGaP의 낮은 전체 Vcesat는 동일한 부하 라인에 대해서 더 높은 전력 성능을 가능하게 한다. 따라서, InGaP는 더 높은 온도에서도 모든 사양을 만족시키면서 Icq의 감소를 가능하게 하며, 이로써 영구 증가 디바이스의 통화 시간 요구를 만족시킬 때 도움이 될 것이다.

도 3을 참조하면, 선형 동작을 위해 트랜지스터를 바이어싱하는데 통상적으로 사용되는 회로는 모두 웨이퍼에서 웨이퍼로의 hfe 및 Vref(Vbb)의 변화, 및 디바이스 내의 서로 다른 위치에서 Vbe 및 hfe의 온도 변화에 민감하다는 결점을 가지고 있다. GaAs는 실리콘만큼 좋은 열 도체가 아니기 때문에, 실리콘에 적합한 바이어스 회로가 GaAs에서는 성공적으로 구현되기 어렵다.

특성 전압 강하가 ~1.3V이기 때문에, AlGaAs 및 InGaP 회로를 모두 사용해서, 두개 이상의 Vbe를 적층하는 것은 불가능하다. 특성 Vbe 전압 강하가 낮기 때문에 InP 기술은 이런 점에 유익하다. 본 발명의 특성에 따라서, 바이어스 회로는 연산 증폭기 회로에 찾을 수 있는 전류 미러와 유사한 피드백 제어 회로에 사용되는 전류 미러를 사용한 전류 판독에 제공된다. 이들 회로는 GaAs 회로에 직접 구현될 수 있고, 또는 모듈 구현의 경우에는 혼합식 기술 디바이스에 사용될 수도 있다. AlGaAs의 경우에, hfe가 온도에 따라 변하고, 다이오드의 온도와 RF 트랜지스터의 온도가 다르기 때문에, InGaP를 사용하는 것보다 이런 회로를 구현하는 것이비교적 더 어렵다. 2.5G 시스템이 전력 레벨 및 온도에 대해서 노이즈, Icq, ACPR 및 효율의 전력 증폭기의 성능 기대치를 증가시키고 있다. Rcesat의 분석 결과에 기초해서, InGaP가 2.5G 핸드셋 전력 증폭기의 바람직한 기술이다. 본 발명에 따라서 제공되는 개선된 바이어싱 기술은 이러한 새로운 조건을 만족시키는 데 도움을 줄 것이다.

따라서, 본 발명에 따른 전력 증폭기가 다양한 반도체 기술을 사용해서 유익하게 구현될 수 있으며, GaAs에 근본적으로 제한되지 않는다는 것이 분명하다.

Ⅲ-Ⅴ족 반도체에 더해서, 실리콘 게르마늄(SiGe)과 같은 변형된 격자 반도체(strained lattice semiconductor)가 사용될 수 있다. SiGe는 낮은 Vbe를 가지고 있기 때문에 유익하고, 더 복잡한 공정에도 사용될 수 있으며, 다라서 더 복잡한 바이어스 회로를 제조하는 데 용이하다. 그러나, SiGe는 GaAs보다 훨씬 더 낮은 Bvce0를 가져서 다이오드를 더 중요하게 만든다. 따라서, 에미터 안정 저항이 베이스 안정 저항 대신에 또는 더해서 사용될 필요가 있다.

도 12에 도시된 회로는 초기 설계(E. Jarvinen, S. Kalajo, M. Matilainen, "Bias Circuits for GaAs HBT Power Amplifiers", 2001 IEEE MTT-S)에서의 개선점을 나타내고 있으며, hfe 및 Vbb로부터 바이어스 전류를 독립시킨다. 또한, 높은 전력 레벨 및 낮은 전력 레벨의 두가지 모드를 제공하며, 전체 온도 보상을 제공한다. 추가 다이오드를 제공해서, 바이어스 회로에 의해 RF 디바이스에 제공되는 기저대 임피던스를 낮춤으로써 모든 전력 레벨에서 ACPR 성능을 개선한다. 이 다이오드는 루프 이득을 낮춤으로써 바이어스 회로의 안정성을 증가시킬 것이다. 더높은 VSWR의 동작하에서, 동작 BV(Breakdown voltage)의 증가에 의해 디바이스의 신뢰성 및 선형성을 증가시킨다. 이 디바이스는 다이오드를 사용해서 BvceR 하에서 또는 Bvce0이 아닌 BvceS 조건하에서 동작할 수 있다. 즉 이는 변조된 피크 전압이 강하 영역으로 유입됨으로써 종종 야기되는 높은 VSWR 왜곡 및/또는 디바이스 오류의 가능성을 감소시킨다. 전형적으로, 최대 배터리 공급의 두배(4.2V 따라서 8.4V)인 강하 전압은 디바이스 포화보다 낮은 레벨에서 신호를 클리핑함으로써 추가적인 비선형성을 생성한다. 이 조건은 추가 회로없이 GaAs에 적용되는 것이 통상적이다. 동작 강하 전압은 더 높은 VSWR에서의 보호를 위해서 더 높아져야 한다. InGaP-GaAs기술에서, Bvce0=12V 및 BvceS=21V일 때, 약 3.5:1에서 약 16:1 VSWR까지 보호 범위가 확대된다.

종래의 시스템에 비교한 다른 개선점은 본 발명이 다수의 동작 모드에 대해서 정지 전류를 개별적으로 변화시키는 방법을 제공한다는 점이다. 이는 다른 쌍의 감지 측에 저항을 접속시키는 하나 이상의 스위칭 트랜지스터를 추가함으로써 달성되며, 비례해서 감지 트랜지스터를 지나는 전류 및 RF 동작 디바이스의 정지 전류를 저소비형 저 전력 동작에 적합한 낮은 안정 레벨로 수정시킨다. 이 방법은 아날로그 조정 기술에 적합하며, 시판중인 대부분의 CDMA 폰과 호환가능한 개별적인 (로직) 전류 조정을 사용한다.

도 12에 도시된 바와 같이, 바이어스 회로(5)는 이득 소자(20, 21)를 포함하는 네거티브 피드백 제어 루프를 구비한 차동 트랜지스터 쌍(8)을 포함한다. 차동 트랜지스터 쌍(8)의 포지티브 입력단에서, 소자(31)는 전류 미러로서트랜지스터(1)를 지나는 전류를 판독한다. 트랜지스터(31)의 컬렉터에서의 저항은 전류를 전압 판독값으로 변환한다. 차동 트랜지스터 쌍(8)의 출력단은 에미터 폴로워(20)를 구동해서 트랜지스터(31) 및 트랜지스터(1)에 의해 한정되는 미러의 베이스에 전류를 공급한다. 트랜지스터(32)는 출력 바이폴라 트랜지스터(1)에 강하 전압 보호를 제공하며, 바이어싱 회로(5)에 의해 제공되는 임피던스가 기저대 주파수에서 낮게 유지되는 것을 보장한다(따라서 선형성을 보장한다). 고 이득 네거티브 피드백 제어로 인해서, 감지 트랜지스터(31)와 조합해서 바이어스 회로(5)는 온도에 대해서 바이어스 회로의 정확한 제어를 유지하며, 도 3a의 바이어스 회로(4)에 의해 제공되는 근사치를 개선한다. 디바이스(1)에서의 동작 정지 전류는 대응하는 트랜지스터를 스위칭하는 모드 제어 신호(2a, 2b)에 의해 제어된다. 더 많은 수의 제어 입력이 추가 전류 모드를 위해 제공될 수 있다. 본 구성에서, 2가지 모드 입력(2a, 2b)이 존재하기 때문에, 회로는 4가지의 개별적인 동작 모드를 제공할 수 있다.

도 13은 도 12에 따른 바이어스 회로의 개정판을 도시하고 있으며, 트랜지스터(20, 31, 55)에 대해서 캐패시터(41, 42, 43)가 각각 추가된다. 도 14에 도시된 바와 같이, 캐패시터는 10dB정도 노이즈를 감소시킨다. 최대 성능을 제공하도록 캐패시터의 위치가 선택되며, 여기서는 노이즈가 증폭되거나 생성되지 않는다. 캐패시터(41, 42, 43)의 위치 결정을 통해서, 바이어스 회로의 위상 마진이 증가하고 바이어스 회로의 대역폭을 크게 감소하므로, 바이어스 회로의 전체 안정성을 증가시킨다. 따라서 제공된 실시예에서, 캐패시터는 위상 마진을 약 20에서 60도로 증가시켰고, 회로 대역폭은 80MHz로 제한되었다(캐패시터가 없으면, 약 800MHz). 이렇게 제한된 대역폭은 WCDMA와 같은 광대역 변조 시스템에서 매우 중요하며 수신 대역에서 노이즈를 한정시키는데 적합하다.

위에 설명된 바이어스 회로의 개선점은 유용하지만, 앞으로의 2.5G 및 3G 통신 기준의 모든 조건을 만족시키기에는 충분하지 않을 수 있다. 예컨대 Icq 및 효율은 전화기 제조업자의 조건을 만족시키기 위해 다른 개선점을 필요로 할 수 있다. 이들 조건을 만족시키도록 성능을 개선하기 위해 사용되는 다른 몇 가지 실시예는 이득 스위칭, 전력 증폭기 바이패스(즉, 매우 낮은 전력 출력 모드에서 전력 증폭기를 함께 사용하는 것을 피한다), 낮은 Icq용 제 2 Vmode의 제공(즉 두개 이상의 전력 증폭기 모드를 제공), 적절한 바이어스(예컨대 동작 상태에 따른 비례 제어와 같은, 증폭기 바이어스 회로가 출력 조건을 결정하고 전력 증폭기 바이어스를 제공하는 것을 가능하게 함) 및 DC/DC 변환기를 구비한 전력 증폭기를 연결해서 전력 증폭기에 제공되는 Vcc 전압을 감소시키는 것 등이 있다.

도 3a, 3b, 3c에는 저항(10), 단자 Vcc, Vref, Vmode, RFin, Vccbias, Vmode1, Vmode2, RFout, BiasQ1 및 BiasQ2와 같은 추가 소자 및 단자가 도시된다.

본 발명은 도면에 도시되지 않은 다른 네트워크 시스템에도 분명히 적용되며 여기 설명된 실시예에 한정되는 것은 아니다. 본 발명의 다른 수정은 즉, 더 상세하게는 동등한 기술 수단으로 대치함으로써 당업자에게는 자명할 것이며, 이러한 수정은 본 발명의 범주를 벗어나지 않는다.

Claims

출력 트랜지스터를 구비하고, 출력 주파수 대역에서 동작하는 고주파 선형 전력 증폭기용 바이어스 회로에 있어서,

(a) 적어도 상기 출력 트랜지스터의 정지 전류(a quiescent current)에서 차이가 나는 복수의 동작 모드 중 하나를 선택하는 입력단과,

(b) 온도를 측정하는 열 반응 소자와,

(c) 전체 온도 범위에 걸쳐서 상기 모드 각각의 선형 성능을 유지하기 위해, 상기 출력 트랜지스터를 바이어싱하고, 상기 선택 입력단을 수용하며, 상기 열 반응 소자를 포함하는 회로와,

(d) 상기 출력 주파수 대역 밖의 주파수를 감쇄시키는 필터

를 포함하는 바이어스 회로.
제 1 항에 있어서,

트랜지스터 바이어스 임피던스가 최적화되어서 선형성을 유지하면서 노이즈를 감소시키는

바이어스 회로.
제 1 항에 있어서,

상기 필터는 상기 출력 트랜지스터에 의해 증폭되는 신호의 제 2 고조파를 감쇄시키는 제 2 고조파 트랩을 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 필터는 그 동작 특성이 캐패시터의 자체 인덕턴스에 의존하는 회로를 포함하는 제 2 고조파 트랩을 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 필터는 주파수가 주 인덕터와 공조된 캐패시터의 자체 인덕턴스에 의존하는 제 2 고조파 트랩을 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 열 반응 소자는 하나 이상의 바이폴라 반도체 접합을 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 바이어싱 회로는 전류 미러를 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 바이어싱 회로는 저항을 통해서 바이어스 다이오드에 접속된 에미터 폴로워(an emitter follower)를 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 바이어싱 회로는 피드백 제어 모드에서 사용되는 차동 증폭기를 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 필터는 그 특성이 기생 인덕턴스에 따라 달라지는 제 2 고조파 트랩을 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 열 반응 소자는 선택된 모드에 대응해서 열 보상 신호를 생성하는

바이어스 회로.
제 1 항에 있어서,

상기 모드들 중 첫번째 모드는 높은 전력 출력을 낮은 왜곡으로 제공하며, 상기 모드들 중 두번째 모드는 낮은 정지 전력 소비를 제공하는

바이어스 회로.
제 1 항에 있어서,

상기 필터는 상기 바이어스 회로의 대역폭을 제한하는 적어도 하나의 수동소자를 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 필터는 상기 바이어스 회로의 위상 마진을 증가시키는

바이어스 회로.
제 1 항에 있어서,

상기 열 반응 소자는 소정의 전류비를 가지도록 구성된 한쌍의 트랜지스터를 포함하되, 상기 전류의 값은 온도에 의존하는

바이어스 회로.
제 1 항에 있어서,

상기 필터는 베이스 전류에 기초해서 그 전압이 달라지는 트랜지스터의 에미터 또는 컬렉터와 베이스사이에 연결된 캐패시터를 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 바이어스 회로는 변형된 격자 반도체(strained lattice semiconductor)를 포함하는

바이어스 회로.
제 1 항에 있어서,

상기 바이어스 회로는 실리콘 게르마늄 반도체를 포함하는

바이어스 회로.
출력 트랜지스터를 구비하고, 출력 주파수 대역을 가진 고주파 선형 전력 증폭기를 바이어싱하는 방법에 있어서,

(a) 적어도 상기 출력 트랜지스터의 정지 전류에서 차이가 나는 복수의 동작 모드 중 하나를 선택하는 단계와,

(b) 온도를 측정하는 단계와,

(c) 전체 온도 범위에 걸쳐서 상기 모드 각각의 선형 성능을 유지하기 위해, 상기 선택된 모드 및 측정된 온도에 기초해서 상기 출력 트랜지스터를 바이어싱하는 단계와,

(d) 상기 출력 주파수 대역 밖의 주파수 성분을 감쇄시키는 단계

를 포함하는 바이어싱 방법.