CN113225034A - 功率放大电路、半导体器件 - Google Patents

功率放大电路、半导体器件 Download PDF

Info

Publication number
CN113225034A
CN113225034A CN202110153807.9A CN202110153807A CN113225034A CN 113225034 A CN113225034 A CN 113225034A CN 202110153807 A CN202110153807 A CN 202110153807A CN 113225034 A CN113225034 A CN 113225034A
Authority
CN
China
Prior art keywords
transistor
emitter
current
metal member
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110153807.9A
Other languages
English (en)
Inventor
德矢浩章
佐藤秀幸
播磨史生
嶋本健一
田中聪
河野孝透
敷岛稜纪
黑川敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020132359A external-priority patent/JP2021125870A/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113225034A publication Critical patent/CN113225034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供功率放大电路、半导体器件，缓和由热应力引起的对功率放大电路的影响。具备：晶体管(101)，形成在半导体基板(301)上；晶体管(111)，形成在半导体基板(301)上，向晶体管(101)供给基于控制电流(Ic)的一部分的偏置电流(Ib)；晶体管(112)，形成在半导体基板(301)上，该晶体管(112)的集电极被供给控制电流(Ic)的一部分，从该晶体管(112)的发射极输出基于电流(I2)的电流(I3)；凸块(201)，与晶体管(101)的发射极电连接，设置为在俯视半导体基板(301)时与配置有晶体管(101)的配置区域(A1)重叠；以及凸块(202)，设置为在俯视时与配置有晶体管(112)的配置区域(A2)重叠。

Description

功率放大电路、半导体器件
技术领域
本发明涉及功率放大电路以及半导体器件。
背景技术
移动体通信中的无线频率(Radio Frequency：RF)信号的放大使用功率放大电路。功率放大电路形成为半导体芯片，安装于模块基板。在倒装安装功率放大电路的半导体芯片的情况下，对晶体管施加应力。关于对晶体管施加的应力，在专利文献1中公开了在晶体管动作时缓和由发射极层与柱状凸块的热膨胀系数之差引起的热应力的半导体装置。
专利文献1：日本专利第5967317号公报
在对晶体管施加的热应力中，具有由覆盖被倒装安装的半导体芯片的树脂模具与被树脂模具覆盖的凸块的热膨胀系数之差引起的热应力。
树脂模具所使用的材料的热膨胀系数比凸块所使用的金属材料的热膨胀系数小。因此，在外部温度上升的情况下，与凸块的热膨胀相比，树脂模具的热膨胀变小。通过树脂模具，周围被树脂模具包围的凸块的膨胀被抑制。另一方面，想要进行与温度相应的热膨胀的凸块向凸块的周围施加应力(热应力)。
在设置为将功率放大电路的晶体管与模块基板连接的情况下，凸块根据外部温度的变动对功率放大电路的晶体管施加应力。我们研究的结果是能够确认：若对晶体管施加应力，则产生由压电效应引起的压电电荷，晶体管的基极－发射极间电压以良好的再现性变化。(推断为基极－发射极间电压的变化可能是由应力引起的压电带电的产生等。)基极－发射极间电压的变化使晶体管的工作偏置点变动，所以例如给功率放大电路的线性度带来影响。由此，功率放大电路的性能降低。
发明内容
本发明是鉴于这样的情况而完成的，其目的在于缓和由热应力引起的对功率放大电路的影响。
本发明的一个方面所涉及的功率放大电路具备：第一晶体管，形成在半导体基板上；第二晶体管，形成在半导体基板上，该第二晶体管的基极被供给作为控制电流的一部分的第一电流，该第二晶体管向第一晶体管供给基于第一电流的偏置电流；第三晶体管，形成在半导体基板上，该第三晶体管的集电极被供给作为控制电流的一部分的第二电流，从该第三晶体管的发射极输出基于第二电流的第三电流；第一金属部件，与第一晶体管的发射极电连接，设置为在俯视半导体基板时与配置有第一晶体管的第一配置区域重叠；以及第二金属部件，设置为在俯视时与配置有第三晶体管的第二配置区域重叠。
本发明的另一方面所涉及的功率放大电路具备：第一晶体管，形成在半导体基板上；偏置电路，被供给控制电流，向第一晶体管供给基于控制电流的偏置电流；第一金属部件，与第一晶体管的发射极电连接，设置为在俯视半导体基板时与配置有第一晶体管的第一配置区域重叠；控制电路，与偏置电路连接，向偏置电路供给控制电流；二极管，形成在半导体基板上，阳极与控制电路连接，阴极与接地连接；以及第三金属部件，设置为在俯视时与配置有二极管的第三配置区域重叠，控制电路检测二极管的特性变动，向偏置电路供给被基于特性变动控制的控制电流。
根据本发明，能够缓和由热应力引起的对功率放大电路的影响。
附图说明
图1是第一实施方式所涉及的功率放大电路的电路图。
图2是第一实施方式所涉及的功率放大电路的布局图。
图3是图2的切断线III―III上的剖视图。
图4是图2的切断线IV－IV上的剖视图。
图5是安装有半导体芯片的半导体器件的剖视图。
图6是第二实施方式所涉及的功率放大电路的剖视图。
图7是第三实施方式所涉及的功率放大电路的电路图。
图8是第三实施方式所涉及的功率放大电路的布局图。
图9是第三实施方式所涉及的功率放大电路的变形例的布局图。
附图标记说明
10…功率放大电路，101、111、112、112A、113、701…晶体管，2001、2002…单位晶体管，201、202、202A、203、204、205、206、207、208、801、802、803…凸块，3221、4221…开口部，301…半导体基板，50…半导体器件，501…半导体芯片，502…模块基板，503…树脂模具，702…控制电路，703…偏置电路。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。此外，对于相同的要素标注相同的附图标记，尽可能省略重复的说明。
对第一实施方式所涉及的功率放大电路10进行说明。在图1示出功率放大电路10的电路图。功率放大电路10具有：晶体管101、晶体管111、112、113、电阻元件121、电容器131、匹配电路141、151以及电感器161。
晶体管101构成为通过将多个单位晶体管(指状物)并联连接并排列而作为一个晶体管发挥作用。在以下的说明中，晶体管101的基极、发射极以及集电极分别意味着各单位晶体管的基极、发射极以及集电极。晶体管101例如是异质结双极晶体管(HBT：Heterojunction Bipolar Transistor)等晶体管。
晶体管101(第一晶体管)设置在半导体基板(未图示)上的配置区域A1。晶体管101的基极与电容器131以及电阻元件121连接，集电极与匹配电路151连接，发射极与接地连接。晶体管101的集电极被通过电感器161供给电源电压Vcc1。
晶体管101放大从输入端171输入的信号RFin。晶体管101基于由后述的晶体管111(第二晶体管)输出的偏置电流Ib，放大输入至基极的信号。被晶体管101放大后的信号通过匹配电路151作为信号RFout输出。信号RFin的频率为几GHz左右。
晶体管111的基极与电流源181连接，集电极与电源连接，发射极与电阻元件121连接。晶体管111的集电极被供给电源电压Vcc0。电流源181表示从控制电路供给的控制电流Ic。晶体管111通过基于控制电流Ic被供给至基极的电流I1，而切换导通状态和截止状态。晶体管111若成为导通状态，则输出偏置电流Ib。
晶体管112(第三晶体管)是二极管连接的晶体管，集电极与晶体管113的发射极连接，发射极与接地连接。晶体管112的集电极被供给电流I2。晶体管112基于电流I2从集电极输出电流I3。晶体管112设置于半导体基板上的配置区域A2。
晶体管113是二极管连接的晶体管，集电极与电流源181以及晶体管111的基极连接，发射极与晶体管112的集电极连接。晶体管113根据基于控制电流Ic在集电极中流动的电流I4，向晶体管112的集电极输出电流I2。
通过晶体管111、112、113构成偏置电路。
匹配电路141的一端与输入端171连接，另一端与电容器131连接。匹配电路141使输入端171与电容器131之间的阻抗匹配。
匹配电路151的一端与晶体管101的集电极连接，另一端与输出端191连接。匹配电路151使晶体管101的集电极与输出端191之间的阻抗匹配。
参照图2，对半导体基板的俯视时的第一实施方式所涉及的功率放大电路10的布局进行说明。
在配置区域A1配置有晶体管101。晶体管101具有包括单位晶体管2001、2002在内的多个单位晶体管。单位晶体管2001具有：集电极2111、基极2121、发射极2131。单位晶体管2002具有：集电极2111、基极2122、发射极2131。单位晶体管2001、2002共享集电极2111。
晶体管101的基极被通过凸块203供给信号RFin。晶体管101的集电极被通过凸块206供给电源电压Vcc1。被晶体管101放大后的信号通过凸块207以及凸块208输出到外部。
在晶体管101的上侧即z轴正方向侧设置凸块201。凸块201设置为与配置区域A1重叠。具体而言，凸块201覆盖构成晶体管101的多个单位晶体管的发射极。通过凸块201，晶体管101与模块基板(未图示)电连接。
在配置区域A2配置有晶体管112。在晶体管112的上侧即z轴正方向侧设置凸块202。凸块202设置为与配置区域A2重叠。
晶体管112与晶体管113的发射极连接。晶体管113与凸块204连接。控制电流Ic被从凸块204输入。
晶体管113与晶体管111连接。电源电压Vcc0通过凸块205供给至晶体管111。
参照图3，对晶体管101的剖面结构进行说明。在这里，对晶体管101所包含的单位晶体管2001、2002进行说明。单位晶体管2001、2002形成在半导体基板301上。对于详细结构而言，对单位晶体管2002进行说明。在半导体基板301上形成有子集电极层302。半导体基板301的材料例如为半绝缘性的GaAs。子集电极层302的材料例如是高浓度的n型GaAs。子集电极层302的厚度例如为0.5μm。
在子集电极层302上有形成集电极层303。集电极层303的材料例如为n型GaAs。集电极层303的厚度例如为1μm。在集电极层303上形成有基极层304。基极层304的材料例如为p型GaAs。基极层304的厚度例如为100nm。
在基极层304上形成有发射极层305。发射极层305具有本征发射极层305A和发射极台面层305B。本征发射极层305A形成在基极层304上。在本征发射极层305A上形成有发射极台面层305B。本征发射极层305A的材料例如为n型InGaP。本征发射极层305A的厚度例如为30nm以上且40nm以下。发射极台面层305B的材料例如是高浓度的n型GaAs以及高浓度的n型InGaP。在发射极台面层305B中，例如，在厚度100nm的高浓度的n型GaAs层上形成有厚度100nm的高浓度的n型InGaP的层。
在基极层304的上表面的未形成发射极层305的区域形成有凸缘层306。凸缘层306与本征发射极层305A同时成膜，具有与本征发射极层305A相同的组成。由于在凸缘层306上未形成发射极台面层305B，所以凸缘层306被耗尽。因此，不作为晶体管的发射极来发挥作用。因此，将本征发射极层305A和发射极台面层305B称为发射极层305，凸缘层306与发射极层305相区分。
由集电极层303、基极层304以及发射极层305构成单位晶体管2002。对于单位晶体管2001也相同。
基极电极331设置在基极层304上。基极电极331通过设置于凸缘层306的开口与基极层304欧姆接触。基极电极331在单位晶体管2001、2002中设置于各个晶体管的发射极层305之间。
集电极电极332设置在子集电极层302上。集电极电极332与子集电极层302欧姆接触。集电极电极332在x轴方向上设置于单位晶体管2001与单位晶体管2002之间。集电极电极332通过子集电极层302与集电极层303连接。集电极电极332被单位晶体管2001和单位晶体管2002共同地使用。
发射极电极333设置在发射极层305上。发射极电极333与发射极层305欧姆接触。
基极电极331通过在基极层304上依次层叠例如Ti膜、Pt膜、Au膜而形成。集电极电极332例如通过在子集电极层302上依次层叠AuGe膜、Ni膜、Au膜而形成。发射极电极333例如由厚度50nm的Ti膜形成。
在子集电极层302的在图3中未示出的区域设置隔离区域，该隔离区域用于进行元件间的隔离。隔离区域例如通过使用离子注入技术将子集电极层302的一部分绝缘化而形成。
第一绝缘膜321设置为覆盖单位晶体管2001、2002。第一绝缘膜321例如具有SiN层与树脂层的层叠结构。此外，也可以仅由SiN层形成第一绝缘膜321。
在第一绝缘膜321设置第一层的集电极布线341。第一层的集电极布线341设置为穿过第一绝缘膜321并连接至集电极电极332。
在第一绝缘膜321设置第一层的发射极布线351。第一层的发射极布线351设置于各个单位晶体管2001、2002。第一层的发射极布线351连接各晶体管的发射极电极333。第一层的集电极布线341以及发射极布线351例如具有由厚度为10nm以上且50nm以下的Ti膜、和厚度为1μm以上且2μm以下的Au膜构成的层叠结构。
在第一绝缘膜321上设置第二绝缘膜322，以覆盖第一层的集电极布线341以及第一层的发射极布线351。第二绝缘膜322例如具有SiN层与树脂层的层叠结构。此外，也可以仅由SiN层形成第二绝缘膜322。
在第二绝缘膜322上设置发射极布线361。发射极布线361通过设置于第二绝缘膜322的开口部3221与第一层的发射极布线351连接。在x轴方向上排列的单位晶体管2001、2002的第一层的发射极布线351通过发射极布线361连接。发射极布线361例如具有由厚度为10nm以上且50nm以下的Ti膜和厚度为2μm以上且4μm以下的Au膜构成的层叠结构。
在发射极布线361上设置第三绝缘膜323，以覆盖发射极布线361。第三绝缘膜323例如具有由SiN层和树脂层构成的层叠结构。此外，也可以仅由SiN膜形成第三绝缘膜323。第三绝缘膜323作为保护单位晶体管2001、2002的保护膜发挥作用。
在第三绝缘膜323上设置凸块201。凸块201通过第三绝缘膜323的开口与发射极布线361连接。凸块201具有依次层叠下凸块金属层3111、金属柱3112以及焊料层3113而成的层叠结构。
下凸块金属层3111例如使用厚度为50nm以上且100nm以下的Ti膜。下凸块金属层3111具有提高凸块201对第三绝缘膜323的紧贴性的功能。
金属柱3112例如使用厚度为30μm以上且50μm以下的Cu膜。焊料层3113例如使用厚度为10μm以上且30μm以下的Sn或者SnAg合金的膜。
此外，也可以在金属柱3112与焊料层3113之间配置由Ni等构成的防止相互扩散用的阻挡金属层。
参照图4，对晶体管112的剖面结构进行说明。在半导体基板301上形成有子集电极层402。在子集电极层402上形成有集电极层403。在集电极层403上形成有基极层404。在基极层404上形成有发射极层405和凸缘层406。发射极层405具有本征发射极层405A和发射极台面层405B。本征发射极层405A、发射极台面层405B以及凸缘层406的关系与本征发射极层305A、发射极台面层305B以及凸缘层306的关系相同。
由集电极层403、基极层404以及发射极层405构成晶体管112。
晶体管112通过与单位晶体管2001、2002的形成相同的工序而形成。因此，晶体管112根据应力，特性与单位晶体管2001、2002相同地变化。
基极电极431设置在基极层404上。基极电极431通过设置于凸缘层406的开口与基极层404欧姆接触。集电极电极432设置在子集电极层402上。集电极电极432与子集电极层402欧姆接触。集电极电极432通过子集电极层402与集电极层403连接。发射极电极433设置在发射极层405上。发射极电极433与发射极层405欧姆接触。
基极电极431、集电极电极432以及发射极电极433分别通过与形成基极电极431、集电极电极432以及发射极电极433各个的工序相同的工序来形成。
晶体管112的基极电极431和集电极电极432通过设置于本剖面所示的区域外的布线短路，通过基极层404和发射极层405构成PN二极管。
第一绝缘膜421设置为覆盖晶体管112。第一绝缘膜421例如具有SiN层与树脂层的层叠结构。此外，也可以仅由SiN层形成第一绝缘膜421。
在第一绝缘膜421设置第一层的集电极布线441。第一层的集电极布线441设置为穿过第一绝缘膜421并连接至集电极电极332。第一层的集电极布线441设置为穿过第一绝缘膜421并连接至集电极电极432。
在第一绝缘膜421设置第一层的发射极布线451。
在第一绝缘膜421上设置第二绝缘膜422，以覆盖第一层的集电极布线441以及第一层的发射极布线4511。第二绝缘膜422例如具有SiN层与树脂层的层叠结构。此外，也可以仅由SiN层形成第二绝缘膜422。
在第二绝缘膜422上设置金属层461。金属层461通过设置于第二绝缘膜422的开口与第一层的发射极布线451连接。
集电极布线441、第一层的发射极布线451、金属层461的材料以及构造与集电极布线341、第一层的发射极布线351以及发射极布线361相同。
在金属层461上设置第三绝缘膜423，以覆盖金属层461。第三绝缘膜423例如具有由SiN层和树脂层构成的层叠结构。此外，也可以仅由SiN膜形成第三绝缘膜423。第三绝缘膜323作为保护晶体管112的保护膜发挥作用。
在第三绝缘膜423上设置凸块202。凸块202具有依次层叠下凸块金属层4111、金属柱4112以及焊料层4113而成的层叠结构。
下凸块金属层4111、金属柱4112以及焊料层4113的材料以及尺寸与下凸块金属层3111、金属柱3112以及焊料层3113相同。因此，凸块201和凸块202的z轴方向上的厚度几乎相同。
此外，也可以在金属柱4112与焊料柱4113之间配置由Ni等构成的防止相互扩散用的阻挡金属层。
在功率放大电路10中，第一绝缘膜321和第一绝缘膜421、第二绝缘膜322和第二绝缘膜422以及第三绝缘膜323和第三绝缘膜423分别通过相同的工序形成，但分离地设置。第一绝缘膜321和第一绝缘膜421、第二绝缘膜322和第二绝缘膜422以及第三绝缘膜323和第三绝缘膜423也可以形成为不分离而分别成为一体。
在功率放大电路10中，发射极布线361和金属层461通过相同的工序形成，但分离地设置。发射极布线361和金属层461也可以形成为不分离而成为一体。即，金属层461也可以形成为发射极布线361的一部分，以使发射极布线361延伸到晶体管112的上部。
图5中示出半导体器件50的剖视图。图5的剖视图是在图2中以yz平面切断的剖视图。半导体器件50具有半导体芯片501、模块基板502以及树脂模具503。
在半导体芯片501设置功率放大电路10。晶体管101以及晶体管112通过各自的凸块201以及凸块202与模块基板502连接。凸块201以及凸块202与焊料5041以及焊料5042连接。
模块基板502具有基板电极5021以及基板电极5022。基板电极5021以及基板电极5022分别与焊料5041以及焊料5042连接。
树脂模具503设置在模块基板502上，以覆盖半导体芯片501、焊料5041、5042以及基板电极5021、5022。
对半导体器件50中的热应力进行说明。在半导体器件50中，凸块201、202与树脂模具503的热膨胀系数不同。凸块201、202的热膨胀系数比树脂模具503的热膨胀系数大。
若半导体器件50的外部温度上升，则凸块201、202以及树脂模具503热膨胀。由于凸块201的热膨胀系数较大，所以凸块201中的相对于某温度变化的尺寸变化比树脂模具503大。此时，由于凸块201被树脂模具503包围，所以凸块201的热膨胀被树脂模具503约束。被约束位移的凸块201不仅对树脂模具503施加应力，还对与凸块201接触的晶体管101以及焊料5041施加应力。
其结果是，例如，在单位晶体管2001等晶体管101的各单位晶体管中，由于热应力使各单位晶体管的基极－发射极间电压偏移。若各晶体管的基极－发射极间电压偏移，则各单位晶体管的工作点变动。
在半导体器件50中，设置凸块202。若凸块202热膨胀，则凸块202与凸块201同样地对晶体管112施加热应力。因此，在晶体管112中，也由于热应力，晶体管112的基极－发射极间电压偏移。若晶体管112的基极－发射极间电压偏移，则晶体管112的工作点变动。
晶体管101的各单位晶体管的特性由于热应力而变动，以使得各单位晶体管的阈值电压增加。由于阈值电压的增加，晶体管101的各单位晶体管的集电极电流减少。若晶体管101的各单位晶体管的集电极电流减少，则产生与所希望的放大特性的偏差，即功率放大电路的性能的劣化。
晶体管112的特性也由于热应力而变动，以使得各单位晶体管的阈值电压增加。由于阈值电压的增加，在晶体管112的集电极中流动的电流I2减少。若电流I2减少，则由于控制电流Ic中的电流I2减少，所以电流I1增加。若电流I1增加，则来自晶体管111的偏置电流Ib增加。
向晶体管101的各晶体管供给的偏置电流Ib的增加使各单位晶体管的集电极电流增加。因此，通过偏置电流Ib的增加来补偿由热应力引起的晶体管101的各单位晶体管中的集电极电流的减少。
在功率放大电路10中，通过偏置电流Ib的增加来补偿集电极电流的减少，从而能够缓和由热应力引起的对功率放大电路的影响。
此外，在功率放大电路10中，对晶体管101的各单位晶体管或者晶体管112施加应力的部件不限于凸块201、202。在安装有功率放大电路10的情况下，是被设置为根据与树脂模具503的热膨胀系数的差异，来对晶体管101的各单位晶体管以及晶体管112施加应力的金属部件即可。
另外，作为第一实施方式的变形例，也可以是以下的结构。在图2中，在晶体管112的上部形成有凸块202。与此相对，也可以在晶体管112的上部不形成凸块，而在晶体管113的上部形成凸块202。晶体管113根据凸块202的应力使偏置电流Ib变化的机制与原来的结构相同。
对第二实施方式进行说明。在第二实施方式及以后，省略有关与第一实施方式共用的事项的描述，仅对不同点进行说明。特别是，对于由相同的结构起到的相同的作用效果，不在每个实施方式中依次提及。
在第二实施方式的功率放大电路中，设置与第一实施方式相同的晶体管列以及晶体管。图6是第二实施方式所涉及的功率放大电路中的包含晶体管112A的平面上的剖视图。图6是从与图4相同的方向观察到的剖视图。
在第二实施方式所涉及的功率放大电路中，在第二绝缘膜422A设置开口部4221。金属层461A穿过开口部4221并朝向第一层的发射极布线451延伸。金属层461A与第一层的发射极布线451欧姆接触。金属层461A通过第一层的发射极布线451与发射极电极433电连接。另外，凸块202A的下凸块金属层4111A、金属柱4112A的形状也根据金属层461A的形状而变化。凸块202A与发射极电极433电连接。
在第二实施方式所涉及的功率放大电路中，在从外部施加由热应力引起的应力的情况下，基于第二绝缘膜422的弹性变形的应力的吸收变小。因此，能够对晶体管112A进一步施加应力。因此，针对由起因于热应力的应力引起的晶体管101的各单位晶体管的特性变动，晶体管112A的变动的灵敏度提高。因此，能够更适当地补偿晶体管101的各单位晶体管的特性变动
另外，在第二实施方式所涉及的功率放大电路中，由于能够将金属层461作为布线来使用，所以布线的拉绕区域减少。由于布线的拉绕区域减少，所以能够使设置有功率放大电路的半导体芯片小型化。
对第三实施方式进行说明。在图7中示出第三实施方式所涉及的功率放大电路70的电路图。功率放大电路70除了功率放大电路10的各要素以外，还具备晶体管701以及控制电路702。但是，功率放大电路70在不具备电流源181的点上与功率放大电路10不同。
另外，在这里，将具有晶体管111、112、113以及电阻元件121的偏置电路称为偏置电路703。此外，偏置电路703的内部的电路结构不限定于图7所示的结构。偏置电路703只要是基于控制电流Ic向晶体管101供给偏置电流Ib的偏置电路，则可以采取其它的电路结构。
在本实施方式中，设置二极管作为被二极管连接的晶体管701。晶体管701设置于半导体基板(未图示)上的配置区域A3。晶体管701的集电极与控制电路702连接，基极与集电极连接，发射极与接地连接。由于晶体管701的基极与集电极二极管连接，所以能够视为具有两个端子的元件。
晶体管701的基极以及集电极作为阳极与控制电路702连接，发射极作为阴极与接地连接。晶体管701作为具有使电流从控制电路702侧向接地侧流动的整流作用的二极管发挥作用。另外，晶体管701也能够用二极管来置换。在用二极管置换的情况下，二极管的阳极与控制电路702连接，阴极与接地连接。
控制电路702与晶体管701以及偏置电路703连接。具体而言，控制电路702的某个端子与晶体管701的集电极连接，其他的端子与晶体管111的基极以及晶体管113的集电极连接。控制电路702是控制功率放大电路70的功率放大的电路(PAC：Power AmplifierController)。在本发明中，控制电路702和功率放大电路70可以在一个半导体芯片上构成，也可以在多个半导体芯片上构成。
控制电路702向功率放大电路70的偏置电路703供给控制电流Ic。另外，控制电路702对晶体管701施加电压，监视晶体管701的基极－发射极间电压即晶体管701的正向电压。控制电路702例如通过检测晶体管701的正向电压相对于某个基准电压的变动，来检测晶体管701的特性变动。控制电路702基于该特性变动，使控制电流Ic的电流量增减。此外，在本实施方式中，对电流控制的情况进行说明，但控制电路702除了电流控制外也可以进行电压控制。
参照图8，对半导体基板的俯视时的第三实施方式所涉及的功率放大电路70的布局进行说明。
在配置区域A1配置有晶体管101的点以及在晶体管101的上侧设置有凸块201的点与功率放大电路10相同。另外，晶体管101的剖面结构与功率放大电路10相同。另外，在功率放大电路70中，与功率放大电路10不同，在晶体管112的上部未设置凸块。晶体管112的发射极与凸块803连接。
在配置区域A3配置晶体管701。在晶体管701的上侧即z轴正方向侧设置凸块801。凸块801设置为与配置区域A3重叠。
晶体管701与凸块802连接。凸块802与控制电路702(未图示)连接。另外，晶体管701通过未图示的凸块与接地连接。晶体管701的剖面结构与图6所示的晶体管112A的剖面结构相同。另外，晶体管701的剖面结构可以与图4所示的晶体管112的剖面结构相同，也可以通过凸块801接地。
连接有晶体管113的凸块204与控制电路702连接。来自控制电路702的控制电流Ic从凸块204输入。
在功率放大电路70包含于如第一实施方式的图5那样模块化的半导体器件的情况下，与第一实施方式相同地，晶体管101的各单位晶体管的特性由于热应力而变动，以使各单位晶体管的阈值电压增加。由于阈值电压的增加，晶体管101的各单位晶体管的集电极电流减少。若晶体管101的各单位晶体管的集电极电流减少，则产生与所希望的放大特性的偏离，即功率放大电路的性能的劣化。
在功率放大电路70中，从凸块801也对配置于晶体管101的附近的晶体管701施加热应力。若对晶体管701施加热应力，则晶体管701的特性变动，以使晶体管701的阈值电压增加。由于晶体管701设置在晶体管101的附近，所以晶体管701的阈值电压与由对晶体管101施加的热应力引起的特性变动连动地变动。
若晶体管701的阈值电压增加，则晶体管701的正向电压增加。另外，晶体管701的集电极电流即晶体管701的正向电流减少。
控制电路702由于监视晶体管701的正向电压，所以能够检测晶体管701的特性变动，作为由热应力引起的正向电压的增加。控制电路702通过检测晶体管701的特性变动，能够检测产生晶体管101的各单位晶体管的集电极电流的减少的情况。
控制电路702使向偏置电路703供给的控制电流Ic增加，以补偿晶体管101的各单位晶体管的集电极电流的减少。若控制电流Ic增加，则电流I1增加。若电流I1增加，则来自晶体管111的偏置电流Ib增加。因此，通过偏置电流Ib的增加来补偿由热应力引起的晶体管101的各单位晶体管中的集电极电流的减少。因此，在功率放大电路70中，能够缓和由热应力引起的对功率放大电路的影响。
此外，控制电路702也可以监视晶体管701的正向电流，检测晶体管701的特性变动作为由热应力引起的正向电流的减少。例如，控制电路702通过检测晶体管701的正向电流相对于某个基准电流的变动，来检测晶体管701的特性变动。在该情况下，控制电路702通过检测晶体管701的特性变动，能够检测晶体管101的各单位晶体管的集电极电流减少的情况。
此外，在功率放大电路70中，对晶体管101的各单位晶体管或者晶体管701施加应力的部件不限于凸块201、801。在与图5相同地安装功率放大电路70的情况下，是设置为根据与树脂模具503的热膨胀系数的差异，对晶体管101的各单位晶体管或者晶体管701施加应力的金属部件即可。
另外，作为第三实施方式的变形例，也可以是以下的结构。在图8中，分离地形成凸块201和凸块801。与此相对，如图9所示，也可以形成为使凸块201和凸块801一体化，凸块201与配置区域A1以及配置区域A3重叠。来自凸块201的应力施加给晶体管101以及晶体管701。由来自凸块201的应力引起的晶体管101的集电极电流的减少作为由来自凸块201的应力引起的晶体管701的正向电压的增加由控制电路702检测。使用控制电路702来补偿晶体管101的集电极电流的减少的点与原来的结构相同。
以上，对本发明的例示性的实施方式进行了说明。第一实施方式所涉及的功率放大电路10具备：晶体管101，形成在半导体基板301上；晶体管111，形成在半导体基板301上，晶体管111的基极被供给作为控制电流Ic的一部分的电流I1，向晶体管101供给基于电流I1的偏置电流Ib；晶体管112，形成在半导体基板301上，晶体管112的集电极被供给作为控制电流Ic的一部分的电流I2，从晶体管112的发射极输出基于电流I2的电流I3；凸块201，与晶体管101的发射极电连接，设置为在俯视半导体基板301时与配置有晶体管101的配置区域A1重叠；以及凸块202，设置为在俯视时与配置有晶体管112的配置区域A2重叠。
由此，在将功率放大电路10通过倒装连接安装于基板的情况下，由外部温度引起的热应力通过凸块201以及凸块202施加给晶体管101和晶体管112。
若热应力施加给晶体管101，则晶体管101的基极－发射极间电压变动，晶体管101的工作点变动。通过将热应力也施加于晶体管112，能够使晶体管112的工作点与晶体管101的工作点的变动相同地变动。
若使晶体管112的工作点变动，则电流I2变动。由于电流I2的变动，向晶体管111的基极供给的电流I1变动。由于电流I1的变化，向晶体管101的基极供给的偏置电流Ib变动。由于偏置电流Ib变动，晶体管101的工作点变动。
因此，通过由对晶体管112施加热应力引起的特性变动来补偿由热应力引起的晶体管101的特性变动。因此，能够缓和由热应力引起的对功率放大电路的影响。
第二实施方式所涉及的功率放大电路具备：第二绝缘膜322，设置于晶体管101与凸块201之间；以及第二绝缘膜422A，设置于晶体管112A与凸块202之间，凸块201通过形成于第二绝缘膜322的开口部3221与晶体管101的发射极电连接，凸块202A通过形成于第二绝缘膜422A的开口部4221与晶体管112A的发射极电连接。
由此，能够对晶体管112A进一步施加应力。因此，能够更加适当地补偿晶体管101的各单位晶体管的特性变动，所以能够进一步缓和由热应力引起的对功率放大电路的影响。
在功率放大电路10中，凸块202设置为在俯视半导体基板301时，与晶体管112的发射极重叠。由此，能够对更加有助于由晶体管112的应力引起的特性变动的晶体管112的发射极施加由热应力引起的应力。因此，能够更加适当地补偿由热应力引起的晶体管101的各单位晶体管的特性变动。
在功率放大电路10中，凸块201以及凸块202的垂直于半导体基板301的主面的方向上的厚度大致相同。由此，在设置有功率放大电路的半导体器件50中，能够使从凸块201以及凸块202对晶体管101的各单位晶体管以及晶体管112施加的应力的状态均匀。通过对晶体管101的各单位晶体管以及晶体管112施加的应力的状态均匀，能够更加适当地补偿各单位晶体管的特性变动。
另外，半导体器件50具备：半导体芯片501，具有功率放大电路10；模块基板502，安装有半导体芯片；以及树脂模具503，设置于半导体芯片501的周围。在半导体器件50中，能够进行将由树脂模具503与凸块201以及凸块202的热膨胀系数之差引起的热应力适当地施加给晶体管101的各单位晶体管和晶体管112的补偿。通过补偿由热应力引起的特性变动，能够缓和由热应力引起的对功率放大电路的影响。
第三实施方式所涉及的功率放大电路70具备：晶体管101，形成在半导体基板上；偏置电路703，被供给控制电流Ic，向晶体管101供给基于控制电流Ic的偏置电流Ib；凸块201，与晶体管101的发射极电连接，设置为在俯视半导体基板时与配置有晶体管101的配置区域A1重叠；控制电路702，与偏置电路703连接，向偏置电路703供给控制电流Ic；晶体管701，形成在半导体基板上，阳极与控制电路702连接，阴极与接地连接；以及凸块801，设置为在俯视时与配置有晶体管701的配置区域A3重叠，控制电路702检测晶体管701的特性变动，并将被基于特性变动控制的控制电流Ic供给至偏置电路。
在将功率放大电路70通过倒装连接安装于基板的情况下，由外部温度引起的热应力通过凸块201以及凸块801施加给晶体管101和晶体管701。
若对晶体管101施加热应力，则晶体管101的基极－发射极间电压变动，晶体管101的工作点变动。设置于与晶体管101共用的半导体基板的晶体管701的工作点与晶体管101的工作点相同地变动。由热应力引起的晶体管701的特性变动作为晶体管701的正向电压的变化由控制电路702检测。控制电路702基于检测出的特性变动，将控制电流Ic供给至偏置电路。
由于控制电流Ic的变动，向晶体管111的基极供给的电流I1变动。由于电流I1的变化，向晶体管101的基极供给的偏置电流Ib变动。由于偏置电流Ib变动，晶体管101的工作点变动。
因此，基于由对晶体管701施加的热应力引起的特性变动来补偿由热应力引起的晶体管101的特性变动。因此，能够缓和由热应力引起的对功率放大电路的影响。
此外，以上说明的各实施方式是为了容易理解本发明的内容，不是用于限定地解释本发明的内容。本发明可以不脱离其主旨地变更/改进，并且其等价物也包含于本发明。即，本领域技术人员对各实施方式适当地施加设计变更而得到的方式只要具备本发明的特征，也包含于本发明的范围。例如，各实施方式所具备的各要素以及其配置、材料、条件、形状、尺寸等并不限定于例示出的内容，能够适当地变更。另外，各实施方式是例示，当然能够进行在不同的实施方式中示出的结构的部分置换或者组合，这些方式只要包含本发明的特征就包含于本发明的范围内。

Claims (11)

1.一种功率放大电路，具备：
第一晶体管，形成在半导体基板上；
第二晶体管，形成在上述半导体基板上，该第二晶体管的基极被供给作为控制电流的一部分的第一电流，该第二晶体管向上述第一晶体管供给基于上述第一电流的偏置电流；
第三晶体管，形成在上述半导体基板上，该第三晶体管的集电极被供给作为上述控制电流的一部分的第二电流，从该第三晶体管的发射极输出基于上述第二电流的第三电流；
第一金属部件，与上述第一晶体管的发射极电连接，设置为在俯视上述半导体基板时与配置有上述第一晶体管的第一配置区域重叠；以及
第二金属部件，设置为在上述俯视时与配置有上述第三晶体管的第二配置区域重叠。
2.根据权利要求1所述的功率放大电路，其中，具备：
第一绝缘膜，设置于上述第一晶体管与上述第一金属部件之间；以及
第二绝缘膜，设置于上述第二晶体管与上述第二金属部件之间，
上述第一金属部件通过形成于上述第一绝缘膜的第一开口部与上述第一晶体管的发射极电连接，
上述第二金属部件通过形成于上述第二绝缘膜的第二开口部与上述第二晶体管的发射极电连接。
3.根据权利要求1或2所述的功率放大电路，其中，
上述第二金属部件设置为在上述俯视时与上述第二晶体管的发射极重叠。
4.根据权利要求1～3中任一项所述的功率放大电路，其中，
上述第一金属部件以及上述第二金属部件是凸块。
5.根据权利要求1～4中任一项所述的功率放大电路，其中，
上述第一金属部件以及上述第二金属部件的垂直于上述半导体基板的主面的方向上的厚度大致相同。
6.一种半导体器件，具备：
半导体芯片，具有权利要求1～5中任一项所述的功率放大电路；
模块基板，安装有上述半导体芯片；以及
树脂模具，设置于上述半导体芯片的周围。
7.一种功率放大电路，具备：
第一晶体管，形成在半导体基板上；
偏置电路，被供给控制电流，向上述第一晶体管供给基于上述控制电流的偏置电流；
第一金属部件，与上述第一晶体管的发射极电连接，设置为在俯视上述半导体基板时与配置有上述第一晶体管的第一配置区域重叠；
控制电路，与上述偏置电路连接，向上述偏置电路供给上述控制电流；
二极管，形成在上述半导体基板上，该二极管的阳极与上述控制电路连接，该二极管的阴极与接地连接；以及
第三金属部件，设置为在上述俯视时与配置有上述二极管的第三配置区域重叠，
上述控制电路检测上述二极管的特性变动，向上述偏置电路供给被基于上述特性变动控制的上述控制电流。
8.根据权利要求7所述的功率放大电路，其中，具备：
第一绝缘膜，设置于上述第一晶体管与上述第一金属部件之间；以及
第三绝缘膜，设置于上述二极管与上述第三金属部件之间，
上述第一金属部件通过形成于上述第一绝缘膜的第一开口部与上述第一晶体管的发射极电连接，
上述第三金属部件通过形成于上述第三绝缘膜的第三开口部与上述二极管电连接。
9.根据权利要求7或8所述的功率放大电路，其中，
上述第一金属部件以及上述第三金属部件是凸块。
10.根据权利要求7～9中任一项所述的功率放大电路，其中，
上述第一金属部件以及上述第三金属部件的垂直于上述半导体基板的主面的方向上的厚度大致相同。
11.一种半导体器件，具备：
半导体芯片，具有权利要求7～10中任一项所述的功率放大电路；
模块基板，安装有上述半导体芯片；以及
树脂模具，设置于上述半导体芯片的周围。
CN202110153807.9A 2020-02-05 2021-02-04 功率放大电路、半导体器件 Pending CN113225034A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020018150 2020-02-05
JP2020-018150 2020-02-05
JP2020-132359 2020-08-04
JP2020132359A JP2021125870A (ja) 2020-02-05 2020-08-04 電力増幅回路、半導体デバイス

Publications (1)

Publication Number Publication Date
CN113225034A true CN113225034A (zh) 2021-08-06

Family

ID=77062995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110153807.9A Pending CN113225034A (zh) 2020-02-05 2021-02-04 功率放大电路、半导体器件

Country Status (2)

Country Link
US (1) US11601102B2 (zh)
CN (1) CN113225034A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件
US11863128B2 (en) * 2020-02-05 2024-01-02 Murata Manufacturing Co., Ltd. Power amplifier circuit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160315060A1 (en) * 2014-01-10 2016-10-27 Murata Manufacturing Co., Ltd. Semiconductor device
CN109659286A (zh) * 2017-10-11 2019-04-19 株式会社村田制作所 功率放大器模块
CN109887911A (zh) * 2017-12-06 2019-06-14 株式会社村田制作所 半导体装置
CN109994440A (zh) * 2017-12-06 2019-07-09 株式会社村田制作所 半导体装置
CN109994430A (zh) * 2017-12-06 2019-07-09 株式会社村田制作所 半导体元件
CN110197849A (zh) * 2018-02-27 2019-09-03 株式会社村田制作所 半导体装置
JP2019220668A (ja) * 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置
JP2019220669A (ja) * 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置
CN110635771A (zh) * 2018-06-21 2019-12-31 株式会社村田制作所 功率放大电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999029037A1 (fr) 1997-11-28 1999-06-10 Hitachi, Ltd. Circuit d'amplification de puissance haute frequence, et appareil de communication mobile utilisant ledit circuit
JP2000332124A (ja) 1999-03-18 2000-11-30 Toshiba Corp 半導体装置
JP2005295057A (ja) 2004-03-31 2005-10-20 Matsushita Electric Ind Co Ltd 電力増幅器
JP2006270526A (ja) 2005-03-24 2006-10-05 Renesas Technology Corp 半導体装置および高周波電力増幅モジュール
JP2006352241A (ja) 2005-06-13 2006-12-28 Renesas Technology Corp 高周波増幅回路および高周波電力増幅モジュール
US9806674B2 (en) 2015-12-14 2017-10-31 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN111106805B (zh) * 2018-10-26 2023-06-13 株式会社村田制作所 功率放大模块
JP2020096294A (ja) * 2018-12-13 2020-06-18 株式会社村田製作所 電力増幅回路
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160315060A1 (en) * 2014-01-10 2016-10-27 Murata Manufacturing Co., Ltd. Semiconductor device
CN109659286A (zh) * 2017-10-11 2019-04-19 株式会社村田制作所 功率放大器模块
CN109887911A (zh) * 2017-12-06 2019-06-14 株式会社村田制作所 半导体装置
CN109994440A (zh) * 2017-12-06 2019-07-09 株式会社村田制作所 半导体装置
CN109994430A (zh) * 2017-12-06 2019-07-09 株式会社村田制作所 半导体元件
JP2019220668A (ja) * 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置
JP2019220669A (ja) * 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置
CN110197849A (zh) * 2018-02-27 2019-09-03 株式会社村田制作所 半导体装置
CN110635771A (zh) * 2018-06-21 2019-12-31 株式会社村田制作所 功率放大电路

Also Published As

Publication number Publication date
US11601102B2 (en) 2023-03-07
US20210242842A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US7511315B2 (en) Semiconductor device and manufacturing method therefor
US20060157825A1 (en) Semiconductor device and manufacturing the same
CN113225034A (zh) 功率放大电路、半导体器件
CN115527971A (zh) 半导体装置以及功率放大器模块
CN108511411B (zh) 半导体装置
US11863128B2 (en) Power amplifier circuit
JP2022061758A (ja) 半導体モジュール
US10972060B2 (en) Radio frequency power amplifier and power amplifier module
CN113285681B (zh) 高频功率放大元件
US11658180B2 (en) Semiconductor device having a plurality of bipolar transistors with different heights between their respective emitter layers and emitter electrodes
JP2021125870A (ja) 電力増幅回路、半導体デバイス
US11817356B2 (en) Semiconductor device
CN113541617B (zh) 功率放大器、功率放大电路、功率放大设备
US11715788B2 (en) Semiconductor device
US20220199557A1 (en) Semiconductor device
US20220199484A1 (en) Semiconductor device and semiconductor module
US20230299726A1 (en) Semiconductor device
JP2022096842A (ja) 半導体装置
JP2021125874A (ja) 電力増幅回路、半導体デバイス
JP2003274553A (ja) 保護回路及びそれを用いた高周波回路装置
JP2007035809A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination