KR100249497B1

KR100249497B1 - 저잡음 및 고증폭을 위한 능동 발룬 회로

Info

Publication number: KR100249497B1
Application number: KR1019970063184A
Authority: KR
Inventors: 이창석; 이재진; 김민건; 편광의
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1997-11-26
Filing date: 1997-11-26
Publication date: 2000-03-15
Also published as: KR19990042381A

Abstract

본 발명은 신호의 특성을 최대한 증폭하기 위한 고증폭 이득 저잡음 능동 발룬 회로를 제공하고자 하는 것으로, 이를 위해 본 발명은 하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서, 상기 입력신호를 게이트로 입력받는 소스 접지형 제1트랜지스터를 포함하여 상기 제1출력신호를 출력하는 제1캐스코드 증폭부; 및 상기 제1트랜지스터의 드레인단에 게이트가 연결되고 소스가 접지된 제2트랜지스터를 포함하여 상기 제2출력신호를 출력하는 제2캐스코드 증폭부를 포함하여 이루어진다.

Description

저잡음 및 고증폭을 위한 능동 발룬 회로

본 발명은 저잡음 고증폭 이득을 위한 능동 발룬 회로(active balun circuit)에 관한 것이다.

잘 알려진 바와 같이, 발룬 회로는 주파수혼합기 및 평형증폭기 등 서로 상보인 두개의 신호가 필요한 회로에 사용하기 위하여, 하나의 입력신호를 서로 위상이 반대인 두 개의 출력신호로 분리하는데 사용되며 10 GHz 이하의 집적회로에서는 회로의 크기를 감안하여 능동 회로를 많이 사용하고 있다. 현재 사용되고 있는 능동 발룬 회로는 크게 세 종류로 구분할 수 있다. 도 1, 도 2 및 도3은 각각 종래의 능동 발룬 회로를 나타낸다.

첫번째로는 도 1에 도시된 바와 같이, 차동증폭기형 능동 발룬 회로이다. 도면에 도시된 바와 같이, 차동증폭기의 한쪽 입력단(Input)에 입력신호를 가하면서 다른 한쪽 단자를 접지하여 서로 상보인 두 출력신호를 각 출력단(Output-1, Output-2)으로 출력하는 구조이며, 입력단 트랜지스터(101)의 소스단에 임피던스가 큰 정 전류원 트랜지스터(103)와 임피던스가 비교적 작은 다른 쪽 트랜지스터(102)의 소스가 병렬로 연결되어 있어, 등가적으로는 입력단 트랜지스터(101)의 소스단에 저항이 연결되므로 잡음특성이 떨어진다. 입력단 및 출력단의 각 커패시터는 입력 및 출력라인의 기생 커패시턴스를 각각 나타낸다.

두번째로는 도 2에 나타낸 바와 같이, 게이트가 입력단(Input)에 연결된 증폭용 트랜지스터(201)의 소스단과 드레인단에 각각 같은 값의 저항(211, 212)을 연결하여 그 소스단 및 드레인단에서 서로 위상이 반대인 두 출력신호를 각 출력단(Output-1, Output-2)으로 출력하는 구조로서, 전압 증폭도가 1 이하이고 증폭용 트랜지스터(201)의 소스단 저항(211)에 기인하여 잡음특성이 떨어진다.

세번째로는 도 3에 나타낸 바와 같이, 소스 접지형 트랜지스터(302)와 게이트 접지형 트랜지스터(301)의 각 게이트단을 입력단(Input)에 연결하고 각 드레인단에 두 출력단(Output-1, Output-2)을 연결하여 서로 위상이 반대인 두 출력신호를 출력하는 구조로서, 게이트 접지형 트랜지스터(301)의 입력단 임피던스가 작기 때문에 전력 증폭도가 떨어질 뿐 아니라 게이트 접지형 증폭회로 구조는 소스 접지형 증폭회로 구조에 비해 잡음특성이 떨어진다.

본 발명은 신호의 특성을 최대한 증폭하기 위하여 고이득 저잡음 능동 발룬 회로를 제공하는데 그 목적이 있다.

도면 1은 종래의 차동증폭기 회로를 이용한 구조

도면 2는 종래의 소스 단과 드레인 단에 같은 값의 저항을 연결한 구조

도면 3은 종래의 소스 접지와 게이트 접지회로를 혼합한 구조

도면 4는 본 발명의 회로

상기 목적을 달성하기 위한 본 발명의 능동 발룬 회로는, 하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서, 상기 입력신호를 게이트로 입력받는 소스 접지형 제1트랜지스터를 포함하여 상기 제1출력신호를 출력하는 제1캐스코드 증폭부; 및 상기 제1트랜지스터의 드레인단에 게이트가 연결되고 소스가 접지된 제2트랜지스터를 포함하여 상기 제2출력신호를 출력하는 제2캐스코드 증폭부를 포함하여 이루어진다.

도 4는 본 발명의 일실시예에 따른 능동 발룬 회로로서, 이를 참조하여 본 발명의 일실시예를 상세히 설명한다.

도 4에 도시한 바와 같이, 본 발명의 일실시예에 따른 능동 발룬 회로는, 입력단(Input)으로부터의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 각각 제1출력단(Output-1) 및 제2 출력단(Output-2)을 통해 출력하며, 제1캐스코드증폭부(10) 및 제2캐스코드증폭부(20)를 포함한다. 제1 캐스코드 증폭부(10)는, 공급전압(Vdd)이 제1저항(411), 상기 제1출력신호를 출력하는 제1출력단(Output-1), 게이트가 접지된 제1트랜지스터(402) 및 상기 입력신호를 게이트로 입력받는 제2트랜지스터(401)를 통해 접지단에 접속되어 구성된다. 제2캐스코드증폭부(20)는, 공급전압단(Vdd)이 제2저항(412), 상기 제2출력신호를 출력하는 제2출력단(Output-2), 게이트가 접지된 제3트랜지스터(404) 및 상기 제2트랜지스터(401)의 드레인단(N100)에 게이트가 연결된 제4트랜지스터(401)를 통해 접지단에 접속 구성된다. 그리고, 제1, 제2, 제3 및 제4 트랜지스터의 각 게이트 단에는 능동 발룬 회로의 인에이블 및 디스에이블를 결정하는 바이어스회로부가 접속된다. 도면에서 입력단 및 출력단의 각 커패시터는 입력 및 출력라인의 기생 커패시턴스를 각각 나타낸다.

이와 같은 구성을 갖는 본 실시예에 따른 능동 발룬 회로는, 기본적으로 소스 접지형 트랜지스터(401)와 게이트 접지형 트랜지스터(402)를 이용한 제1 캐스코드 증폭 회로(10)를 이용하고 있으며 이러한 캐스코드 증폭 회로(10)는 전력 증폭도가 높고 잡음특성이 우수하다. 위상이 반대인 신호를 출력하기 위하여 제2 캐스코드 증폭 회로(20)를 포함하는데, 이 제2 캐스코드 증폭 회로는 제1 캐스코드 증폭 회로(10)의 소스 접지형 트랜지스터(401)의 드레인단과 게이트 접지형 트랜지스터(402)의 소스단이 서로 연결된 부분에서 취한다. 소스 접지형 트랜지스터(401)의 게이트 전압과 드레인 전압은 서로 위상이 반대이므로 제1 및 제2 캐스코드 증폭회로(10, 20)은 위상이 서로 반대이다. 제1 캐스코드 증폭 회로(10)에서 소스 접지형 트랜지스터(401)의 게이트 폭과 게이트 접지형 트랜지스터(402)의 게이트 폭을 서로 같게 하면, 트랜지스터(401)의 게이트 전압 진폭과 트랜지스터(402)의 입력단 진폭은 서로 위상만 반대이고 크기는 같다. 따라서 도 4의 회로에서 능동 소자인 모든 트랜지스터(401, 402, 403, 404)의 게이트 폭을 같게 설계하면 위상이 반대이고 진폭은 같은 상보의 두 출력신호를 얻을 수 있다. 본 실시예에 따른 회로는 두개의 캐스코드 증폭기로 구성되어 있고 입력단 트랜지스터(401, 403)가 모두 소스 접지형 구조를 하고 있을 뿐 아니라 소스단이 직접 접지되어 있으므로 증폭도가 크고 잡음특성이 우수하다.

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다.

본 발명의 능동 발룬 회로는 고이득 저잡음 특성을 가지므로 주파수혼합기의 입력단에 사용하여 잡음특성을 대폭 개선할 수 있고 저잡음증폭기에 사용하여 회로의 안정도를 향상시킬 수 있을 뿐 아니라 의사 푸쉬풀 회로를 구현할 수 있어 저전력 증폭기를 구현할 수 있다.

Claims

하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서,

상기 입력신호를 게이트로 입력받는 소스 접지형 제1트랜지스터(401)를 포함하는 능동소자로 구성되어 상기 제1출력신호를 출력하는 제1캐스코드 증폭부; 및

상기 제1트랜지스터의 드레인단에 게이트가 연결되고 소스가 접지된 제2트랜지스터(403)를 포함하는 능동소자로 구성되어 상기 제2출력신호를 출력하는 제2캐스코드 증폭부

를 포함하여 이루어진 능동 발룬 회로.
제1항에 있어서,

상기 제1 및 제2 캐스코드 증폭부를 구성하는 트랜지스터 능동소자는 서로 게이트 폭이 동일한 능동 발룬 회로.
하나의 입력신호에 응답하여 서로 위상이 반대인 제1 및 제2 출력신호를 출력하는 능동 발룬 회로에 있어서,

제1전원공급단(Vdd)이 제1저항(411), 상기 제1출력신호를 출력하는 제1출력단(Output-1), 게이트가 접지된 제1트랜지스터(402) 및 상기 입력신호를 게이트로 입력받는 제2트랜지스터(401)를 통해 제2전원공급단에 접속된 제1 캐스코드 증폭부; 및

상기 제1전원공급단(Vdd)이 제2저항(412), 상기 제2출력신호를 출력하는 제2출력단(Output-2), 게이트가 접지된 제3트랜지스터(404) 및 상기 제2트랜지스터(401)의 드레인단에 게이트가 연결된 제4트랜지스터(401)를 통해 상기 제2전원공급단에 접속된 제2 캐스코드 증폭부

를 포함하여 이루어지는 능동 발룬 회로.
제3항에 있어서,

상기 제1, 제2, 제3 및 제4 트랜지스터는 게이트 폭이 서로 동일한 능동 발룬 회로.
제3항 또는 제4항에 있어서,

상기 제1, 제2, 제3 및 제4 트랜지스터의 각 게이트 단에 접속된 바이어스회로부를 더 포함하는 능동 발룬 회로.
제3항 또는 제4항에 있어서,

상기 제1전원공급단은 공급전압단이고, 상기 제2전원공급단은 접지단인 능동 발룬 회로.