KR20020019630A - 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법 - Google Patents

시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법 Download PDF

Info

Publication number
KR20020019630A
KR20020019630A KR1020000046799A KR20000046799A KR20020019630A KR 20020019630 A KR20020019630 A KR 20020019630A KR 1020000046799 A KR1020000046799 A KR 1020000046799A KR 20000046799 A KR20000046799 A KR 20000046799A KR 20020019630 A KR20020019630 A KR 20020019630A
Authority
KR
South Korea
Prior art keywords
signal
pulse width
result
width modulated
field effect
Prior art date
Application number
KR1020000046799A
Other languages
English (en)
Inventor
조병욱
김형식
최평
Original Assignee
주진혁
주식회사 쓰리에스테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주진혁, 주식회사 쓰리에스테크놀로지 filed Critical 주진혁
Priority to KR1020000046799A priority Critical patent/KR20020019630A/ko
Publication of KR20020019630A publication Critical patent/KR20020019630A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications

Abstract

타려 발진 방식 대신에 자려 발진 방식으로 오디오 입력 신호를 증폭하는 시그마-델타 방식을 채택한 디지탈 전력 증폭 장치 및 방법이 개시된다. 오디오 입력 신호를 증폭하여 오디오 출력 신호를 발생하는 이 장치의 펄스 폭 변조 신호 생성부는 오디오 입력 신호와 궤환 신호로부터 시그마-델타 변조 방식을 이용하여 펄스 폭 변조 신호를 생성하고, 전류 증폭부는 펄스 폭 변조 신호를 전류 증폭하여 출력하고, 대 전력 스위칭부는 전류 증폭된 결과에 응답하여 상보적으로 스위칭 동작을 수행하고 스위칭된 결과를 궤환 신호로서 출력하며 저역 통과 필터는 궤환 신호를 저역 통과 필터링하여 오디오 출력 신호로서 출력하는 것을 특징으로 한다. 그러므로, 효율이 크고 외관이 적고 집적화에 유리하며 잡음 특성이 양호한 효과를 갖는다.

Description

시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및 방법{Digital power amplifier adopting the Sigma-Delta type and method thereof}
본 발명은 오디오 신호 증폭에 관한 것으로서, 특히, 시그마-델타 방식을 채택하여 디지털적으로 전력을 증폭하는 장치 및 방법에 관한 것이다.
최근에 에너지를 절감할 수 있고 환경에 친화적인 가전기기의 등장이 급격히 증가하는 상황에서, 높은 효율을 갖는 가정용 또는 산업용 디지털 오디오 증폭 장치에 대한 수요가 늘어나고 있다. 예컨데, 종래의 아날로그 방식의 전력 증폭 장치의 이론적 최대 효율을 살펴보면, A급의 경우 25%, AB급의 경우 25% ~ 78.5%, B급의 경우 78.5%임에 반해, 종래의 디지털 방식의 전력 증폭 장치인 D급은 100%의 효율을 갖기 때문에, 동일한 에너지원으로 최대의 효율을 낼 수 있다. 또한, 종래의 아날로그 방식의 전력 증폭 장치는 일반적으로 증폭 장치내에서 발생하는 열을 소산시키기 위한 히트 싱크를 요구하였다. 결국, 전술한 종래의 아날로그 전력 증폭 장치는 효율이 낮을 뿐만 아니라 히트 싱크의 요구에 따라 외관과 중량이 커지게 되는 문제점을 갖는다.
이하, 저자 'Thedore F. Bogart, Jr.'에 의해 "Electronic Devices and Circuits"라는 제목으로 1993년도에 'Merrill'출판사에 의해 출판된 텍스트의 Chapter 15의 페이지 767∼771에 개시되어 있는 종래의 디지털 전력 증폭 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 1은 종래의 전력 증폭 장치의 블럭도로서, 톱니파 발생기(10), 비교기(12), 드라이버(driver)(14), 출력용 증폭기(16), 저역 통과 필터(18) 및 궤환 회로망(feedback network)(20)으로 구성된다.
도 1에 도시된 종래의 전력 증폭 장치의 동작원리를 개략적으로 살펴보면,톱니파 발생기(10)로부터 발생되는 일정한 진폭을 갖는 톱니파 신호가 비교기(12)로 출력되면, 비교기(12)는 입력단자 IN1을 통해 입력한 오디오 입력 신호를 톱니파 신호와 비교하고, 비교된 결과를 드라이버(14)로 출력한다. 여기서, 비교기(12)는 비교된 결과인 오디오 입력 신호의 레벨에 비례하는 펄스 폭을 갖는 펄스 열을 갖는 펄스 폭 변조(PWM:Pulse Width Modulation) 신호를 드라이버(14)로 출력한다.
드라이버(14)는 펄스 폭 변조 신호를 입력하여 출력용 증폭기(16)를 구동하기에 적합한 신호로 변환하고, 출력용 증폭기(16)는 드라이버(14)의 출력에 응답하여 구동되어 대 전류 드라이빙 동작을 수행한다. 이 때, 저역 통과 필터(18)는 출력용 증폭기(16)에서 증폭된 결과로부터 저역 성분을 필터링하고, 필터링된 결과를 출력단자 OUT1을 통해 스피커(미도시)로 출력한다. 이 때, 궤환 회로망(20)은 왜곡을 줄이기 위해 신호를 부궤환시키는 역할을 한다.
전술한 종래의 디지털 전력 증폭 장치는 일정한 레벨을 갖는 톱니파 신호를 발생시키기 위해 톱니파 발생기(10)를 채택하고 있다. 그러므로, 종래의 디지털 전력 증폭 장치는 톱니파 발생기(10)에 인가되는 클럭 신호를 발생시키기 위한 클럭 발생기(미도시) 예를 들면, 수정 발진기 따위를 별도로 마련하여야 한다.
결국, 도 1에 도시된 종래의 디지털 전력 증폭 장치는 별도의 클럭 발생기를 요구하는 톱니파 발생기(10)를 채택하는 타려 발진 방식을 사용하므로, 집적화되기 어렵고, 용적이 커지며, PWM 신호를 발생함에 있어서의 효율이 저하되고, 내압과 같은 잡음 특성이 저하되는 문제점을 갖는다.
본 발명이 이루고자 하는 기술적 과제는, 타려 발진 방식 대신에 자려 발진 방식으로 오디오 입력 신호를 증폭하는 시그마-델타(sigma-delta) 방식을 채택한 디지털 전력 증폭 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 시그마-델타 방식을 채택한 디지털 전력 증폭 장치에서 수행되는 디지털 전력 증폭 방법을 제공하는 데 있다.
도 1은 종래의 전력 증폭 장치의 블럭도이다.
도 2는 본 발명에 의한 시그마-델타 방식을 채택한 디지털 전력 증폭 장치의 블럭도이다.
도 3은 본 발명에 의한 디지털 전력 증폭 방법을 설명하기 위한 플로우차트이다.
도 4는 일반적인 시그마-델타 변조 방식의 동작 원리를 설명하기 위한 도면이다.
도 5는 도 2에 도시된 디지털 전력 증폭 장치의 본 발명에 의한 바람직한 일실시예의 회로도
도 6a ∼ 6e들은 도 5에 도시된 각 부의 파형도들이다.
도 7의 a ∼ c들은 대 전력 스위칭부의 슈트 쓰루 현상 방지 동작을 설명하기 위한 파형도들이다.
상기 과제를 이루기 위해, 오디오 입력 신호를 증폭하여 오디오 출력 신호를 발생하는 본 발명에 의한 시그마-델타 방식을 채택한 디지털 전력 증폭 장치는, 상기 오디오 입력 신호와 궤환 신호로부터 시그마-델타 변조 방식을 이용하여 펄스 폭 변조 신호를 생성하는 펄스 폭 변조 신호 생성부와, 상기 펄스 폭 변조 신호를 전류 증폭하여 출력하는 전류 증폭부와, 상기 전류 증폭된 결과에 응답하여 상보적으로 스위칭 동작을 수행하고, 스위칭된 결과를 상기 궤환 신호로서 출력하는 대 전력 스위칭부 및 상기 궤환 신호를 저역 통과 필터링하고, 필터링된 결과를 상기 오디오 출력 신호로서 출력하는 저역 통과 필터로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 오디오 입력 신호를 증폭하여 오디오 출력 신호를 구하는 본 발명에 의한 시그마-델타 방식을 채택한 디지털 전력 증폭 방법은, 상기 오디오 입력 신호와 궤환 신호로부터 시그마-델타 변조 방식을 이용하여 펄스 폭 변조 신호를 생성하는 단계와, 상기 펄스 폭 변조 신호를 전류 증폭하는 단계와, 상기 전류 증폭된 결과에 상응하여 상보적으로 스위칭 동작을 수행하여 상기 궤환 신호를 구하는 단계 및 상기 궤환 신호를 저역 통과 필터링하여 상기 오디오 출력 신호를 구하는 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 시그마-델타 방식을 채택한 디지털 전력 증폭 장치의 구성 및 동작과 그 증폭 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 의한 시그마-델타 방식을 채택한 디지털 전력 증폭 장치의 블럭도로서, 펄스 폭 변조 신호 생성부(40), 전류 증폭부(42), 대 전력 스위칭부(44) 및 저역 통과 필터(46)로 구성된다.
도 3은 도 2에 도시된 디지털 전력 증폭 장치에서 수행되는 본 발명에 의한 디지털 전력 증폭 방법을 설명하기 위한 플로우차트로서, 펄스 폭 변조 신호를 구하는 단계(제60 및 제62 단계들), 펄스 폭 변조 신호를 이용하여 궤환 신호를 구하는 단계(제64 및 제66 단계들) 및 궤환 신호를 이용하여 오디오 출력 신호를 구하는 단계(제68 단계)로 이루어진다.
도 2 및 도 3들을 참조하면, 본 발명에 의한 디지털 전력 증폭 장치는 오디오 입력 신호와 궤환 신호로부터 시그마-델타 변조 방식을 이용하여 펄스 폭 변조 신호를 구한다(제60 및 제62 단계). 이를 위해, 펄스 폭 변조 신호 생성부(40)는 입력단자 IN2를 통해 입력한 오디오 입력 신호와 대 전력 스위칭부(44)로부터 출력되는 궤환 신호로부터 시그마-델타 변조 방식을 이용하여 펄스 폭 변조 신호를 생성하고, 생성된 펄스 폭 변조 신호를 전류 증폭부(42)로 출력한다. 제60 및 제62 단계들 각각에 대하여는 상세하게 후술된다.
한편, 시그마-델타 변조 방식에 대해 살펴보면 다음과 같다.
도 4는 일반적인 시그마-델타 변조 방식의 동작 원리를 설명하기 위한 도면으로서, 감산기(70), 적분기(72) 및 가산기(74)로 구성된다.
도 4를 참조하면, 외부로부터의 잡음[N(S)]이 입력되지 않는다고 할 때 신호 전달 함수[T1(S)]와 외부로부터의 신호[X(S)]가 입력되지 않는다고 할 때 잡음 전달 함수[T2(S)]는 다음 수학식들 1 및 2와 같이 표현된다.
도 4에 도시된 일반적인 시그마-델타 변조 방식을 나타내는 회로를 도 2에도시된 시그마-델타 변조 방식을 채택하여 펄스 폭 변조 신호를 발생하는 펄스 폭 변조 신호 생성부(40)에 대응시킨다면, 도 4에 도시된 N(S)=0이라고 가정되었고, X(S)는 입력단자 IN2를 통해 입력되는 오디오 입력 신호에 대응하고, Y(S)는 펄스 폭 변조 신호에 대응한다.
제62 단계후에, 본 발명에 의한 디지털 전력 증폭 장치는 펄스 폭 변조 신호를 전류 증폭한다(제64 단계). 이를 위해, 전류 증폭부(42)는 펄스 폭 변조 신호 생성부(40)로부터 출력되는 펄스 폭 변조 신호를 전류 증폭하고, 전류 증폭된 결과를 대 전력 스위칭부(44)로 출력한다.
제64 단계후에, 전류 증폭된 결과에 상응하여 상보적으로 스위칭 동작을 수행하고, 스위칭된 결과인 궤환 신호를 구한다(제66 단계). 이를 위해, 대 전력 스위칭부(44)는 전류 증폭부(42)에서 전류 증폭된 결과에 응답하여 상보적으로 스위칭 동작을 수행하고, 스위칭된 결과인 펄스 폭 변조된 형태의 신호를 궤환 신호로서 저역 통과 필터(46) 및 펄스 폭 변조 신호 생성부(40)로 출력한다.
제66 단계후에, 궤환 신호를 저역 통과 필터링하여 오디오 출력 신호를 구한다(제68 단계). 이를 위해, 저역 통과 필터(46)는 대 전력 스위칭부(44)로부터 출력되는 궤환 신호를 저역 통과 필터링하고, 필터링된 결과를 오디오 출력 신호로서 출력단자 OUT2를 통해 스피커(미도시) 따위로 출력한다. 즉, 저역 통과 필터(46)는 변조된 신호를 원 신호로 재생하는 중요한 역할을 한다. 그러므로, 저역 통과 필터(46)의 설계는 전력 증폭 장치의 성능에 큰 영향을 미친다. 일반적으로 연산 증폭기등을 이용하는 능동 필터는 성능면에서 상당히 우수하지만 입력 전류의 값이너무 크기 때문에 본 발명에 의한 디지털 전력 증폭 장치에 적용되기 어렵다.
이하, 본 발명에 의한 시그마-델타 변조 방식을 채택한 디지털 전력 증폭 장치의 본 발명에 의한 바람직한 일실시예의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 5는 도 2에 도시된 디지털 전력 증폭 장치의 본 발명에 의한 바람직한 일실시예의 회로도로서, 펄스 폭 변조 신호 생성부(78), 전류 증폭부(84), 대 전력 스위칭부(86) 및 저역 통과 필터(88)로 구성된다.
도 6a ∼ 6e들은 도 5에 도시된 각 부의 파형도들로서, 도 6a는 적분부(80)로부터 출력되는 신호의 파형도를 나타내고, 도 6b는 비교부(102)로부터 출력되는 펄스 폭 변조 신호의 파형도를 나타내고, 도 6c는 P형 전계효과 트랜지스터(MP)의 게이트에 인가되는 신호의 파형도를 나타내고, 도 6d는 N형 전계효과 트랜지스터(MN)의 게이트에 인가되는 신호의 파형도를 나타내고, 도 6e는 대 전력 스위칭부(86)로부터 출력되는 궤환 신호(110)의 파형도 및 저역 통과 필터(88)로부터 출력되는 오디오 출력 신호(112)의 파형도를 각각 나타낸다.
도 5에 도시된 펄스 폭 변조 신호 생성부(78), 전류 증폭부(84), 대 전력 스위칭부(86) 및 저역 통과 필터(88)는 도 2에 도시된 펄스 폭 변조 신호 생성부(40), 전류 증폭부(42), 대 전력 스위칭부(44) 및 저역 통과 필터(46)에 각각 대응하며 동일한 기능을 수행한다.
펄스 폭 변조 신호 생성부(78)는 적분부(80) 및 비교부(82)로 구성된다. 적분부(80)는 도 6a에 도시된 입력단자 IN2를 통해 입력한 오디오 입력 신호(100)와대 전력 스위칭부(86)로부터 출력되는 도 6e에 도시된 궤환 신호(110)를 모두 적분하고, 적분된 결과(102)를 비교부(82)로 출력한다(제60 단계). 이를 위해, 적분부(80)는 적분된 결과를 출력하는 출력 단자 및 대 전력 스위칭부(86)로부터 출력되는 궤환 신호(110)와 연결된 음의 입력 단자를 갖는 제1 연산 증폭기(100), 제1 연산 증폭기(100)의 음의 입력 단자와 입력단자 IN1을 통해 입력되는 오디오 입력 신호(100) 사이에 연결되는 제1 저항(R1) 및 제1 연산 증폭기(100)의 양의 입력 단자와 제1 기준 전압 예를 들면, 접지 사이에 연결되는 제2 저항(R2) 및 제1 연산 증폭기(100)의 음의 입력단자와 출력 단자 사이에 연결되는 제1 커패시터(C1)로 구성된다. 여기서, 궤환 신호(110)의 레벨을 적절하게 감쇄시키기 위해, 적분부(80)는 궤환 신호(110)와 제1 연산 증폭기(100)의 음의 입력단자 사이에 제3 저항(R3)을 더 마련할 수도 있다. 적분부(80)에서 실제로 적분이 일어나는 현상은 제1 커패시터(C1) 양단간의 전압을 이용한다. 즉, 제1 커패시터(C1)를 통해 흐르는 전류 및 전압의 관계식으로부터 입력 저항(R1)과 궤환 저항인 제3 저항(R3)의 저항값들을 결정할 수 있고, 궤환 신호(110)의 주파수로부터 제1 커패시터(C1)의 커패시턴스를 결정할 수 있다.
제60 단계후에, 비교부(82)는 적분부(80)에서 적분된 결과(102)를 히스테리시스 전압(Vhy)과 비교하고, 비교된 결과를 도 6b에 도시된 펄스 폭 변조 신호로서 전류 증폭부(84)로 출력한다(제62 단계). 이를 수행하기 위해, 비교부(82)는 적분부(80)에서 적분된 결과(102)와 연결되는 음의 입력단자, 히스테리시스 전압(Vhy)과 연결되는 양의 입력단자 및 도 6b에 도시된 펄스 폭 변조 신호를 출력하는 출력단자를 갖는 제2 연산 증폭기(102), 제2 연산 증폭기(102)의 양의 입력단자와 제1 기준 전압인 접지 사이에 연결되는 제4 저항(R4) 및 제2 연산 증폭기(102)의 양의 입력단자와 제2 연산 증폭기(102)의 출력단자 사이에 연결되는 제5 저항(R5)으로 구성된다.
전술한 히스테리시스 전압(Vhy)은 적분부(80)에서 적분된 결과가 존재하지 않을 때 즉, 제2 연산 증폭기(102)의 음의 입력단자로 적분된 결과가 입력되지 않을 때 다음 수학식 3과 같이 표현되고, 적분부(80)로부터 도 6a에 도시된 적분된 결과(102)가 출력될 때, 즉 제2 연산 증폭기(102)의 음의 입력단자로 적분된 결과가 입력될 때 다음 수학식 4와 같이 표현된다.
여기서, ｜VCC｜는 공급 전압(VCC)의 절대값을 나타낸다.
여기서, ｜VO'｜는 비교부(82)로부터 출력되는 펄스 폭 변조 신호의 절대값을 나타낸다.
한편, 도 6b에 도시된 펄스 폭 변조 신호의 포지티브(positive) 응답 특성을 향상시킴과 아울러 전류 증폭부(84) 입력단에 충분한 전류를 공급하기 위해, 비교부(82)는 제2 연산 증폭기(102)의 출력단자와 제1 공급 전압(VCC) 사이에 풀 업(pull up) 저항인 제6 저항(R6)을 더 마련할 수도 있다.
제64 단계를 수행하기 위해 전류 증폭부(84)는 제1 공급 전압(VCC)과 전류 증폭된 결과 사이에 연결되는 컬렉터 및 이미터를 갖는 제1 바이폴라 트랜지스터(Q1), 전류 증폭된 결과와 제2 기준 전압(-VEE) 사이에 연결되는 이미터 및 컬렉터를 갖는 제2 바이폴라 트랜지스터(Q2), 제1 바이폴라 트랜지스터(Q1)의 베이스와 도 6b에 도시된 펄스 폭 변조 신호 사이에 연결되는 제7 저항(R7) 및 제2 바이폴라 트랜지스터(Q2)의 베이스와 펄스 폭 변조 신호 사이에 연결되는 제8 저항(R8)으로 구성된다. 그 동작을 살펴보면, 제7 및 제8 저항들(R7 및 R8)은 전류 제한용 저항들이고, 펄스 폭 변조 신호의 레벨이 "고" 논리 레벨인 경우 제1 바이폴라 트랜지스터(Q1)가 턴 온되어 실선의 전류 경로가 형성되며, 펄스 폭 변조 신호의 파형이 "저" 논리 레벨인 경우 제2 바이폴라 트랜지스터(Q2)가 턴 온되어 점선의 전류 경로가 형성된다. 이와 같이, 전류 증폭부(84)는 대 전력 스위칭부(86)가 갖는 전계효과 트랜지스터들의 게이트측을 원할히 구동하기 위해 펄스 폭 변조 신호를 전류 증폭하는 역할을 한다.
제66 단계를 수행하기 위해 푸시 풀(pushpull) 형태의 대 전력 스위칭부(86)는 양의 제2 공급 전압(VDD)과 궤환 신호(110) 사이에 연결되는 드레인 및 소스를 갖는 P형 전계효과 트랜지스터(MP), 궤환 신호(110)와 음의 제2 공급 전압(-VDD)사이에 연결되는 드레인 및 소스를 갖는 N형 전계효과 트랜지스터(MN), P형 전계효과 트랜지스터(MP)의 게이트와 전류 증폭된 결과 사이에 연결되는 제2 커패시터(C2) 및 N형 전계효과 트랜지스터(MN)의 게이트와 전류 증폭된 결과 사이에 연결되는 제3 커패시터(C3)로 구성된다. 제2 및 제3 커패시터들(C2 및 C3)은 전류 증폭된 결과로부터 직류 성분을 차단하는 직류 블럭킹(DC blocking) 커패시터들로서, P형 전계효과 트랜지스터(MP) 및 N형 전계효과 트랜지스터(MN)의 게이트 전압을 충/방전시키는 역할을 한다. 여기서, P형 전계효과 트랜지스터(MP) 및 N형 전계효과 트랜지스터(MN)는 파워 MOSFET들이 될 수 있다. 도 5에 도시된 디지털 전력 증폭 장치는 D급 전력 증폭 장치로서 그의 정상적인 동작을 위해 충분히 큰 커패시턴스를 갖는 커패시터들(C2 및 C3)을 사용해야 하지만, 스위칭할 때의 시간 응답을 고려하여 그 커패시턴스들은 적절하게 선택되어야 한다.
도 5에 도시된 대 전력 스위칭부(86)는, 두개의 P형 전계효과 트랜지스터(MP) 및 N형 전계효과 트랜지스터(MN)가 동시에 턴 온되는 슈트 쓰루(shoot through) 현상을 방지하기 위해서, 전류 증폭된 결과와 제2 커패시터(C2)의 일측 사이에 각각 연결되는 양극 및 음극을 갖는 제1 다이오드(D1), 전류 증폭된 결과와 제3 커패시터(C3)의 일측 사이에 각각 연결되는 음극 및 양극을 갖는 제2 다이오드(D2), 제1 다이오드(D1)의 양극과 음극 사이에 연결되는 제9 저항(R9) 및 제2 다이오드(D2)의 양극과 음극 사이에 연결되는 제10 저항(R10)을 더 마련할 수도 있다. 이러한 구성을 통해 예를 들면, P형 전계효과 트랜지스터(MP)의 게이트에 인가되는 도 6c에 도시된 신호가 "저" 논리 레벨로부터"고" 논리 레벨로 전이할 때의 기울기는 N형 전계효과 트랜지스터(MN)의 게이트에 인가되는 도 6d에 도시된 신호가 "저" 논리 레벨로부터 "고" 논리 레벨로 전이할 때의 기울기보다 크게 되고, 도 6c에 도시된 신호가 "고" 논리 레벨로부터 "저" 논리 레벨로 전이할 때의 기울기는 도 6d에 도시된 신호가 "고" 논리 레벨로부터 "저" 논리 레벨로 전이할 때의 기울기보다 작게 될 수 있다.
이와 같이, 전류 증폭부(84)에서 전류 증폭된 결과가 각 전계효과 트랜지스터(MP 또는 MN)의 게이트로 전달됨에 있어서 전압 상승의 기울기를 조절함으로서 슈트 쓰루 현상을 방지하는 대 전력 스위칭부(86)의 동작을 다음과 같이 세부적으로 설명한다.
도 7의 a ∼ c들은 대 전력 스위칭부(86)의 슈트 쓰루 현상을 방지 동작을 설명하기 위한 파형도들로서, 도 7의 a는 대 전력 스위칭부(86)에 입력되는 신호의 파형도를 나타내고, 도 7의 b는 도 6c에 도시된 P형 전계효과 트랜지스터(MP)의 게이트에 인가되는 신호를 세부적으로 표현한 파형도를 나타내고, 도 7의 c는 도 6d에 도시된 N형 전계효과 트랜지스터(MN)의 게이트에 인가되는 신호를 세부적으로 표현한 파형도를 각각 나타낸다.
이상적인 경우, 도 7의 a에 도시된 바와 같이 대 전력 스위칭부(86)에 입력되는 신호가 VCC일 때 신호 경로는 도 5의 대 전력 스위칭부(86)에 도시된 바와 같이 실선의 화살표 방향으로 형성되고, 전력 스위칭부(86)에 입력되는 신호가 -VCC일 때 신호 경로는 도 5의 대 전력 스위칭부(86)에 도시된 바와 같이 점선의 화살표 방향으로 형성된다. 예컨데, 입력되는 신호가 -VCC가 되어 P형 전계효과 트랜지스터(MP)를 충전할 때는 전류 경로가 저항(R9)을 통해 형성되어 이 저항(R9)값에 의해 천천히 충전하고, 이와 달리 입력되는 신호가 -VCC가 되어 N형 전계효과 트랜지스터(MN)를 방전할 때는 다이오드(D2)의 저항(미도시)이 매우 작아 전체 경로내의 저항값이 감소하여 충전할 때보다 빨리 방전하게 된다. 즉, 대 전력 스위칭부(86)에 입력되는 신호가 -VCC인 상황에서 P형 전계효과 트랜지스터(MP)는 턴 온되고 N형 전계효과 트랜지스터(MN)는 턴 오프되는데, P형 전계효과 트랜지스터(MP)는 천천히 충전되고 N형 전계효과 트랜지스터는 빨리 방전되어 두개의 전계효과 트랜지스터들(MP 및 MN)이 동시에 턴 온되는 것이 방지될 수 있다. 따라서, P형 전계효과 트랜지스터(MP)의 게이트와 N형 전계효과 트랜지스터(MN)의 게이트에 인가되는 도 7의 a에 도시된 전압이 동시에 -VCC로부터 VCC로 변한다 하더라도, 점선과 실선 경로상에 마련된 저항(R9 또는 R10)값과 다이오드(D1 또는 D2)의 턴 온 저항값의 차이에 따라 P형 전계효과 트랜지스터(MP)와 N형 전계효과 트랜지스터(MN)의 게이트에 인가되는 전압의 기울기는 예를 들면, 도 7의 b 및 도 7의 c에 도시된 바와 같이 달라질 수 있다. 결국, 이러한 전기적인 특성에 의해 전술한 슈트 쓰루 현상이 방지될 수 있다.
또한, 매우 고가인 파워 트랜지스터들(MP 및 MN)을 보호하기 위해, 대 전력 스위칭부(86)는 P형 전계효과 트랜지스터(MP)의 게이트와 제2 커패시터(C2)의 타측 사이에 연결되는 제11 저항(R11), N형 전계효과 트랜지스터(MN)의 게이트와 제3 커패시터(C3)의 타측 사이에 연결되는 제12 저항(R12), 양의 제2 공급 전압(VDD)과 P형 전계효과 트랜지스터(MP)의 게이트 사이에 연결되는 제13 저항(R13), 음의 제2공급 전압(-VDD)과 N형 전계효과 트랜지스터(MN)의 게이트 사이에 연결되는 제14 저항(R14), 양의 제2 공급 전압(VDD)과 P형 전계효과 트랜지스터(MP)의 게이트 사이에서 음극이 서로 맞물려 직렬로 연결되는 제1 및 제2 제너 다이오드들(Z1 및 Z2) 및 음의 제2 공급 전압(-VDD)과 N형 전계효과 트랜지스터(MN)의 게이트 사이에서 음극이 서로 맞물려 직렬로 연결되는 제3 및 제4 제너 다이오드들(Z3 및 Z4)을 더 마련할 수도 있다. 여기서, 각 전계효과 트랜지스터(MP 또는 MN)에 입력 커패시턴스의 충,방전은 제너 다이오드[(Z1 및 Z2) 또는 (Z3 및 Z4)]에 의해 형성되는 전압과 제너 다이오드[(Z1 및 Z2) 또는 (Z3 및 Z4)]를 통해 흐르는 전류에 의해 결정되므로, 파워 트랜지스터(MP 또는 MN)의 게이트 구동부에 저항(R13 또는 R14)을 더 마련한다고 하더라도 이 저항들(R13 및 R14)은 대 전력 스위칭부(86)의 스위칭 동작에 영향을 주지는 않는다. 그러나, 전원을 인가한 순간에 초기 상태에서 제2 및 제3 커패시터들(C2 및 C3)이 제13 및 제14 저항들(R13 및 R14)을 통해 각각 충전되면서 팝 온(pop on) 잡음이 생길 수 있으므로, 팝 온 잡음을 방지하기 위해서 시정수(R13·C2 또는 R14·C3)가 작을수록 바람직하다. 즉, 제13 저항(R13)값과 제14 저항(R14)값이 동일하다고 가정할 때 제13 및 제14 저항(R13 및 R14)에서 바라보면, 두 개의 커패시터들(C2 및 C3)이 병렬로 연결된 형태이므로 큰 커패시턴스를 갖는 커패시터(C2 또는 C3)의 커패시턴스에 대해서만 고려해주면 된다. 그러나, 시정수(R13·C2 또는 R14·C3)가 너무 작으면 가장 긴 주기 즉, 가장 낮은 주파수 대역에서 원하지 않는 턴 온 또는 턴 오프 상태가 발생할 수 있으므로 가장 낮은 주파수의 시정수 보다는 커야 한다.
제68 단계를 수행하기 위해 저역 통과 필터(88)는 궤환 신호(110)와 출력단자 OUT2를 통해 출력되는 오디오 출력 신호(112) 사이에 연결되는 인덕터(L) 및 오디오 출력 신호(112)와 접지 사이에 연결되는 제4 커패시터(C4)로 구성된다. 이와 같은 구성을 통해 저역 통과 필터(88)는 대 전력 스위칭부(86)로부터 출력되는 펄스 폭 변조 형태의 대 전류 파형(110)을 교류 형태의 출력 전류(112)로 변환한다.
저역 통과 필터(88)는 원 신호(112)를 재생하기 위해 도 5에 도시된 바와 같이 2차 버터 워쓰(Butterworth) 형태로 구현될 수 있다. 저역 통과 필터(88)를 설계함에 있어서 부하 저항(RL)값과 차단 주파수(fc)가 소자(L 및 C4)값에 영향을 많이 미친다. 출력단자 OUT2에 연결되는 스피커(미도시)의 입력 임피던스(RL)가 4Ω이고 차단 주파수(fc)가 30㎑라 가정하고 각 소자(L 및 C4)값을 구하면 다음과 같다.
즉, 제4 커패시터(C4), 인덕터(L) 및 저항(R15)의 커패시턴스(Cft), 인덕턴스(Lft) 및 저항값(RL)은 각 주파수(ωO)가 1 (rad/sec)일 때, 다음 수학식 5와 같은 관계를 갖는다.
이 때, 저역 통과 필터(88)의 전달함수[H(S)]는 다음 수학식 6과 같이 표현된다.
여기서, VIN(S)는 저역 통과 필터(88)로 입력되는 궤환 신호(110)를 나타내고, VO(S)는 저역 통과 필터(88)로부터 출력단자 OUT2를 통해 출력되는 신호를 각각 나타낸다.
또한, 주파수 변환 방법(frequency scaling method)을 이용하여 변환된 차단 주파수(fc)에 대한 소자값들(CSE및 LSE)은 다음 수학식 7과 같은 관계를 갖는다.
전술한 바와 같이, RL은 4Ω이고 fc는 30㎑라고 가정하면, 수학식 7은 다음 수학식 8과 같이 표현될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및 방법은 종래의 아날로그 전력 증폭 장치의 효율이 통상적으로 50% 이하인데 반해 90% 이상의 높은 효율을 갖지며 히트 싱크를 요구하지 않고, 종래의 디지털 전력 증폭 장치와 달리 클럭 발생기(미도시)와 같은 소자가 필요 없으므로 펄스 폭 변조 신호를 발생하기 위한 효율이 증가하고 크기가 최소화될 수 있을 뿐만 아니라 집적화에 유리하며 잡음 특성이 양호하며 총 하모닉 왜곡(THD:Total Harmonic Distortion)이나 누화(crosstalk) 특성등이 매우 양호한 효과가 있다.

Claims (12)

  1. 오디오 입력 신호를 증폭하여 오디오 출력 신호를 발생하는 시그마-델타 방식을 채택한 디지털 전력 증폭 장치에 있어서,
    상기 오디오 입력 신호와 궤환 신호로부터 시그마-델타 변조 방식을 이용하여 펄스 폭 변조 신호를 생성하는 펄스 폭 변조 신호 생성부;
    상기 펄스 폭 변조 신호를 전류 증폭하여 출력하는 전류 증폭부;
    상기 전류 증폭된 결과에 응답하여 상보적으로 스위칭 동작을 수행하고, 스위칭된 결과를 상기 궤환 신호로서 출력하는 대 전력 스위칭부; 및
    상기 궤환 신호를 저역 통과 필터링하고, 필터링된 결과를 상기 오디오 출력 신호로서 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털 전력 증폭 장치.
  2. 제1 항에 있어서, 상기 펄스 폭 변조 신호 생성부는
    상기 궤환 신호와 상기 오디오 입력 신호를 모두 적분하는 적분부; 및
    상기 적분된 결과를 히스테리시스 전압과 비교하고, 비교된 결과를 상기 펄스 폭 변조 신호로서 출력하는 비교부를 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털 전력 증폭 장치.
  3. 제2 항에 있어서, 상기 적분부는
    상기 적분된 결과를 출력하는 출력 단자 및 상기 궤환 신호와 연결된 음의 입력 단자를 갖는 제1 연산 증폭기;
    상기 음의 입력 단자와 상기 오디오 입력 신호 사이에 연결되는 제1 저항;
    상기 제1 연산 증폭기의 양의 입력 단자와 제1 기준 전압 사이에 연결되는 제2 저항; 및
    상기 음의 입력단자와 상기 출력 단자 사이에 연결되는 제1 커패시터를 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털 전력 증폭 장치.
  4. 제3 항에 있어서, 상기 적분부는
    상기 궤환 신호와 상기 제1 연산 증폭기의 음의 입력단자 사이에 연결되는 제3 저항을 더 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털 전력 증폭 장치.
  5. 제3 항 또는 제4 항에 있어서, 상기 비교부는
    상기 적분된 결과와 연결되는 음의 입력단자, 상기 히스테리시스 전압과 연결되는 양의 입력단자 및 상기 펄스 폭 변조 신호를 출력하는 출력단자를 갖는 제2 연산 증폭기;
    상기 제2 연산 증폭기의 양의 입력단자와 상기 제1 기준 전압 사이에 연결되는 제4 저항; 및
    상기 제2 연산 증폭기의 양의 입력단자와 상기 제2 연산 증폭기의 출력단자 사이에 연결되는 제5 저항을 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털 전력 증폭 장치.
  6. 제5 항에 있어서, 상기 비교부는
    상기 제2 연산 증폭기의 출력단자와 제1 공급 전압 사이에 연결되는 제6 저항을 더 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털 전력 증폭 장치.
  7. 제6 항에 있어서, 상기 전류 증폭부는
    상기 제1 공급 전압과 상기 전류 증폭된 결과 사이에 연결되는 컬렉터 및 이미터를 갖는 제1 바이폴라 트랜지스터;
    상기 전류 증폭된 결과와 제2 기준 전압 사이에 연결되는 이미터 및 컬렉터를 갖는 제2 바이폴라 트랜지스터;
    상기 제1 바이폴라 트랜지스터의 베이스와 상기 펄스 폭 변조 신호 사이에 연결되는 제7 저항; 및
    상기 제2 바이폴라 트랜지스터의 베이스와 상기 펄스 폭 변조 신호 사이에 연결되는 제8 저항을 구비하는 것을 특징으로 하는 시그마-델타 변조 방식을 채택한 디지털 전력 증폭 장치.
  8. 제7 항에 있어서, 상기 대 전력 스위칭부는
    양의 제2 공급 전압과 상기 궤환 신호 사이에 연결되는 드레인 및 소스를 갖는 제1 전계효과 트랜지스터;
    상기 궤환 신호와 음의 상기 제2 공급 전압 사이에 연결되는 드레인 및 소스를 갖는 제2 전계효과 트랜지스터;
    상기 제1 전계효과 트랜지스터의 게이트와 상기 전류 증폭된 결과 사이에 연결되는 제2 커패시터; 및
    상기 제2 전계효과 트랜지스터의 게이트와 상기 전류 증폭된 결과 사이에 연결되는 제3 커패시터를 구비하는 것을 특징으로 하는 시그마-델타 변조 방식을 채택한 디지털 전력 증폭 장치.
  9. 제8 항에 있어서, 상기 대 전력 스위칭부는
    상기 전류 증폭된 결과와 상기 제2 커패시터의 일측 사이에 각각 연결되는 양극 및 음극을 갖는 제1 다이오드;
    상기 전류 증폭된 결과와 상기 제3 커패시터의 일측 사이에 각각 연결되는 음극 및 양극을 갖는 제2 다이오드;
    상기 제1 다이오드의 양극과 음극 사이에 연결되는 제9 저항; 및
    상기 제2 다이오드의 양극과 음극 사이에 연결되는 제10 저항을 더 구비하는 것을 특징으로 하는 시그마-델타 변조 방식을 채택한 디지털 전력 증폭 장치.
  10. 제9 항에 있어서, 상기 대 전력 스위칭부는
    상기 제1 모스 트랜지스터의 게이트와 상기 제2 커패시터의 타측 사이에 연결되는 제11 저항;
    상기 제2 모스 트랜지스터의 게이트와 상기 제3 커패시터의 타측 사이에 연결되는 제12 저항;
    양의 상기 제2 공급 전압과 상기 제1 전계효과 트랜지스터의 게이트 사이에 연결되는 제13 저항;
    음의 상기 제2 공급 전압과 상기 제2 전계효과 트랜지스터의 게이트 사이에 연결되는 제14 저항;
    양의 상기 제2 공급 전압과 상기 제1 전계효과 트랜지스터의 게이트 사이에서 음극이 서로 맞물려 직렬로 연결되는 제1 및 제2 제너 다이오드들; 및
    음의 상기 제2 공급 전압과 상기 제2 전계효과 트랜지스터의 게이트 사이에서 음극이 서로 맞물려 직렬로 연결되는 제3 및 제4 제너 다이오드들을 더 구비하는 것을 특징으로 하는 시그마-델타 변조 방식을 채택한 디지털 전력 증폭 장치.
  11. 오디오 입력 신호를 증폭하여 오디오 출력 신호를 구하는 시그마-델타 방식을 채택한 디지털 전력 증폭 방법에 있어서,
    (a) 상기 오디오 입력 신호와 궤환 신호로부터 시그마-델타 변조 방식을 이용하여 펄스 폭 변조 신호를 생성하는 단계;
    (b) 상기 펄스 폭 변조 신호를 전류 증폭하는 단계;
    (c) 상기 전류 증폭된 결과에 상응하여 상보적으로 스위칭 동작을 수행하여 상기 궤환 신호를 구하는 단계; 및
    (d) 상기 궤환 신호를 저역 통과 필터링하여 상기 오디오 출력 신호를 구하는 단계를 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털 전력 증폭 방법.
  12. 제11 항에 있어서, 상기 (a) 단계는
    상기 궤환 신호와 상기 오디오 입력 신호를 모두 적분하는 단계; 및
    상기 적분된 결과를 히스테리시스 전압과 비교하여 상기 펄스 폭 변조 신호를 구하는 단계를 구비하는 것을 특징으로 하는 시그마-델타 방식을 채택한 디지털전력 증폭 방법.
KR1020000046799A 2000-08-12 2000-08-12 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법 KR20020019630A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000046799A KR20020019630A (ko) 2000-08-12 2000-08-12 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000046799A KR20020019630A (ko) 2000-08-12 2000-08-12 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법

Publications (1)

Publication Number Publication Date
KR20020019630A true KR20020019630A (ko) 2002-03-13

Family

ID=19682982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000046799A KR20020019630A (ko) 2000-08-12 2000-08-12 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법

Country Status (1)

Country Link
KR (1) KR20020019630A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038174A (ko) * 2002-10-31 2004-05-08 주식회사 디엠비테크놀로지 자기 발진 주파수를 높일 수 있고 부품의 수를 감소시킨디지털 오디오 증폭기
KR100810322B1 (ko) * 2004-10-29 2008-03-07 삼성전자주식회사 이동 통신용 고효율 전력 증폭 장치 및 방법
US7443235B2 (en) 2006-06-23 2008-10-28 Mun Byoung-Min Audio system and processing method of storing and reproducing digital pulse width modulation signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040038174A (ko) * 2002-10-31 2004-05-08 주식회사 디엠비테크놀로지 자기 발진 주파수를 높일 수 있고 부품의 수를 감소시킨디지털 오디오 증폭기
KR100810322B1 (ko) * 2004-10-29 2008-03-07 삼성전자주식회사 이동 통신용 고효율 전력 증폭 장치 및 방법
US7551904B2 (en) 2004-10-29 2009-06-23 Samsung Electronics Co., Ltd Apparatus and method for high efficiency power amplification for a mobile communication system
US7443235B2 (en) 2006-06-23 2008-10-28 Mun Byoung-Min Audio system and processing method of storing and reproducing digital pulse width modulation signal

Similar Documents

Publication Publication Date Title
KR100435182B1 (ko) Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
EP0962120B8 (en) High-fidelity and high-efficiency analog amplifier combined with digital amplifier
KR100604967B1 (ko) 전력 증폭기 회로
KR100775184B1 (ko) Ｄ-급 증폭기
US6707337B2 (en) Self-operating PWM amplifier
KR101429804B1 (ko) 저소모 증폭기
JP2000165154A (ja) ピ―ク電流リミット検出回路および負荷インピ―ダンス検知回路を具えるｄ級増幅器
CN100508372C (zh) 丁类放大器
JP2005523631A (ja) 電力増幅器
US9973157B2 (en) Method and apparatus for achieving high-output signal swing from class-D amplifier
US20170104462A1 (en) Method and Apparatus For Achieving Very High-Output Signal Swing From Class-D Amplifier Using Fewer Components
US20120189139A1 (en) Semiconductor Integrated Circuit Having a Switched Charge Pump Unit and Operating Method Thereof
EP1594225B1 (en) Method and apparatus for self-oscillating differential feedback class-D amplifier
US20040041626A1 (en) Digital power amplifier
US20060071697A1 (en) Pwm generator
Lee et al. A 2 W BTL single-chip class-D power amplifier with very high efficiency for audio applications
KR100972155B1 (ko) 2중 부궤환 ｄ급 증폭기
KR20020019630A (ko) 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법
US6320460B1 (en) Class D amplifier
KR100226227B1 (ko) 자려발진형 델타변조 d급 음향증폭기
KR100453708B1 (ko) 고효율 스위칭 증폭기
JP4807021B2 (ja) スイッチングアンプ
KR100370498B1 (ko) 2중 부궤환 ｄ급 음향증폭기
Sherman Class D amplifiers provide high efficiency for audio systems
KR100643232B1 (ko) 디지털앰프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application