JP4807021B2 - スイッチングアンプ - Google Patents
スイッチングアンプ Download PDFInfo
- Publication number
- JP4807021B2 JP4807021B2 JP2005277530A JP2005277530A JP4807021B2 JP 4807021 B2 JP4807021 B2 JP 4807021B2 JP 2005277530 A JP2005277530 A JP 2005277530A JP 2005277530 A JP2005277530 A JP 2005277530A JP 4807021 B2 JP4807021 B2 JP 4807021B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- output
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
図1は、本願発明の第1実施形態に係るスイッチングアンプを示す構成図である。 図2は、図1に示すスイッチングアンプの一実施例を表す回路図である。このスイッチングアンプは、図示しないオーディオ信号発生源に接続されたパルス幅変調回路1と、スイッチング回路2と、ローパスフィルタ回路3と、本実施形態の特徴部分である利得変動抑制回路4と、負荷RLと、正負の電源電圧±EDを供給する第1電源5及び第2電源6とを備えている。
図3は、本願発明の第2実施形態に係るスイッチングアンプを示す回路図である。この第2実施形態のスイッチングアンプは、図1に示したパルス幅変調回路1の内部構成が第1実施形態に係るスイッチングアンプと異なる点で第1実施形態と異なる。
図4は、本願発明の第3実施形態に係るスイッチングアンプを示す回路図である。このスイッチングアンプは、第1及び第2実施形態に示した利得変動抑制回路4の内部構成が異なる点で第1及び第2実施形態と異なる。
図5は、本願発明の第4実施形態に係るスイッチングアンプを示す回路図である。この第4実施形態のスイッチングアンプは、第2実施形態に示したパルス幅変調回路1A(図3参照)に対して第3実施形態に示した利得変動抑制回路4A(図4参照)を組み合わせた点で第1ないし第3実施形態と異なる。その他の構成については、上記した第2及び第3実施形態と略同様である。
図6は、本願発明の第5実施形態に係るスイッチングアンプを示す回路図である。この第5実施形態のスイッチングアンプは、精度の高い値のバイアス電流I0がパルス幅変調回路1の変調回路11に供給される利得変動抑制回路4Bが採用されている点で、第1実施形態と異なる。
ところで、例えば第1実施形態に示したスイッチングアンプにおいては、第1及び第2電源5,6から出力される電源電圧EDの値が略同一とされている。ここで、電源電圧EDの値が等しくない場合は、その差に応じた、後述する出力成分がそれらの出力に付加される場合がある。
図9は、本願発明の第7実施形態に係るスイッチングアンプを示す回路図である。このスイッチングアンプは、第6実施形態に示したSEPP型スイッチングアンプの変形例である。第7実施形態のスイッチングアンプは、第6実施形態のスイッチングアンプ(図8参照)に比して利得変動抑制回路及びパルス変調回路の一部が異なる。
2 スイッチング回路
3 ローパスフィルタ回路
4 利得変動抑制回路
5 第1電源
6 第2電源
ED 電源電圧
eS オーディオ信号
I0 バイアス電流
Q01 第1トランジスタ
Q02 第2トランジスタ
RE エミッタ抵抗
Ri エミッタ抵抗
Rj 抵抗
Claims (7)
- 第1のバイアス電流から入力信号に比例した電流を減算した第1の電流と、第2のバイアス電流に前記入力信号に比例した電流を加算した第2の電流とを生成する信号入力回路と、
前記第1及び第2のバイアス電流を生成し、前記信号入力回路に供給するバイアス電流生成回路と、
前記信号入力回路から出力される前記第1の電流により電荷蓄積部材の電荷量を変化させて当該電荷蓄積部材の電圧を第1の電圧範囲で変化させる第1の動作と前記信号入力回路から出力される前記第2の電流により電荷蓄積部材の電荷量を変化させて当該電荷蓄積部材の電圧を第2の電圧範囲で変化させる第2の動作とを交互に行うことによって、前記第1及び第2の動作の期間を周期とし、その周期内の前記第1又は第2の動作の期間をパルス幅とするパルス幅変調信号を生成し、出力するパルス幅変調回路と、
前記パルス幅変調信号に基づいて開閉が制御される第1のスイッチング素子と第2のスイッチング素子を直列に接続した直列回路を含み、前記第1,第2のスイッチング素子の接続点から増幅信号を出力するスイッチング回路と、
前記直列回路の両端に直流電圧を供給する直流電源と、
を備えたスイッチングアンプであって、
前記バイアス電流生成回路は、前記直列回路に供給される直流電圧に比例した電流を生成し、その電流を前記第1及び第2のバイアス電流として前記信号入力回路に供給する電流源で構成されていることを特徴とする、スイッチングアンプ。 - 前記直流電源は、前記直列回路の一方端に第1の直流電圧を供給し、他方端に前記第1の直流電圧に対して大きさが同じで、極性が逆極性の第2の直流電圧を供給する、請求項1に記載のスイッチングアンプ。
- 前記バイアス電流生成回路は、前記第1のバイアス電流の2倍の大きさの電流を出力する電流源回路であり、
前記信号入力回路は、前記電流源回路の出力端に一対の増幅素子が並列に接続され、両増幅素子の入力端子間に前記入力信号が入力される差動増幅回路で構成され、前記電流源回路から出力される電流が同じ大きさの電流に二分され、一方が前記第1のバイアス電流として前記一対の増幅素子の一方に分流して当該増幅素子により前記第1の電流が生成され、他方が前記第2のバイアス電流として前記一対の増幅素子の他方に分流して当該増幅素子により前記第2の電流が生成される、請求項1又は2に記載のスイッチングアンプ。 - 前記バイアス電流生成回路は、前記第1のバイアス電流と同じ大きさの2つの電流を出力する二連出力型のカレントミラー回路で構成され、
前記信号入力回路は、前記カレントミラー回路の2個の出力端にそれぞれ第1の増幅素子と第2の増幅素子が接続され、両増幅素子の入力端子間に前記入力信号が入力される差動増幅回路で構成され、前記カレントミラー回路の一方の出力端から出力される電流が前記第1の増幅素子に前記第1のバイアス電流として供給されて当該第1の増幅素子により前記第1の電流が生成され、前記カレントミラー回路の他方の出力端から出力される電流が前記第2の増幅素子に前記第2のバイアス電流として供給されて当該第2の増幅素子により前記第2の電流が生成される、請求項1又は2に記載のスイッチングアンプ。 - 前記パルス幅変調回路は、前記信号入力回路から出力される前記第1の電流により充電が行われる第1の電荷蓄積部材と、前記第1の電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する第1の論理回路と、前記信号入力回路から出力される前記第2の電流により充電が行われる第2の電荷蓄積部材と、前記第2の電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する第2の論理回路とを含む非安定マルチバイブレータで構成され、
前記第1の論理回路と前記第2の論理回路によってそれぞれ前記第1の動作と前記第2の動作が交互に制御されることによって前記第1の論理回路から前記パルス幅変調信号が出力される、請求項1乃至4のいずれかに記載のスイッチングアンプ。 - 前記パルス幅変調回路は、1つの電荷蓄積部材と、前記電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する論理回路と、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値未満を示すレベルであれば、前記信号入力回路から出力される前記第1の電流で前記電荷蓄積部材に電荷を蓄積させ、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値以上を示すレベルであれば、前記信号入力回路から出力される前記第2の電流で前記電荷蓄積部材の電荷を放出させるように、前記電荷蓄積部材に対する電流の経路を切り替える切替回路と、を含み、
前記論理回路及び前記切替回路によって前記第1の動作と前記第2の動作が交互に制御されることによって前記論理回路から前記パルス幅変調信号が出力される、請求項1乃至4のいずれかに記載のスイッチングアンプ。 - 前記バイアス電流生成回路は、前記第1の直流電圧に比例した前記第1の電流を生成し、その第1の電流を前記第1のバイアス電流として前記信号入力回路に供給する第1のカレントミラー回路と、前記第2の直流電圧に比例した前記第2の電流を生成し、その第2の電流を前記第2のバイアス電流として前記信号入力回路に供給する第2のカレントミラー回路とを備え、
前記パルス幅変調回路は、1つの電荷蓄積部材と、前記電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する論理回路と、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値未満を示すレベルであれば、前記第1のカレントミラー回路から供給される前記第1の電流で前記電荷蓄積部材に電荷を蓄積させ、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値以上を示すレベルであれば、前記第2のカレントミラー回路から供給される前記第2の電流で前記電荷蓄積部材の電荷を放出させるように、前記電荷蓄積部材に対する電流の経路を切り替える切替回路と、を含み、
前記論理回路及び前記切替回路によって前記第1の動作と前記第2の動作が交互に制御されることによって前記論理回路から前記パルス幅変調信号が出力される、請求項2に記載のスイッチングアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005277530A JP4807021B2 (ja) | 2005-09-26 | 2005-09-26 | スイッチングアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005277530A JP4807021B2 (ja) | 2005-09-26 | 2005-09-26 | スイッチングアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007088999A JP2007088999A (ja) | 2007-04-05 |
JP4807021B2 true JP4807021B2 (ja) | 2011-11-02 |
Family
ID=37975515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005277530A Expired - Fee Related JP4807021B2 (ja) | 2005-09-26 | 2005-09-26 | スイッチングアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4807021B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4947307B2 (ja) * | 2007-11-30 | 2012-06-06 | オンキヨー株式会社 | スイッチングアンプ |
JP5423478B2 (ja) * | 2010-03-01 | 2014-02-19 | オンキヨー株式会社 | パルス幅変調回路 |
JP5891387B2 (ja) | 2011-05-09 | 2016-03-23 | パナソニックIpマネジメント株式会社 | 無線電力データ伝送システム、送電装置、および受電装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5988947U (ja) * | 1982-12-07 | 1984-06-16 | パイオニア株式会社 | パルス幅変調装置 |
EP0753934B1 (en) * | 1995-07-13 | 2002-05-15 | STMicroelectronics S.r.l. | Single-output dual-supply class D amplifier |
JP3465840B2 (ja) * | 1997-11-21 | 2003-11-10 | 松下電器産業株式会社 | 電圧電流変換回路 |
JP2004312594A (ja) * | 2003-04-10 | 2004-11-04 | Japan Radio Co Ltd | D級増幅回路 |
JP4211465B2 (ja) * | 2003-04-11 | 2009-01-21 | オンキヨー株式会社 | パルス幅変調回路 |
JP4301015B2 (ja) * | 2004-01-27 | 2009-07-22 | パナソニック電工株式会社 | 放電灯点灯装置 |
-
2005
- 2005-09-26 JP JP2005277530A patent/JP4807021B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007088999A (ja) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7312657B2 (en) | Class D amplifier | |
US7385444B2 (en) | Class D amplifier | |
JP4710298B2 (ja) | D級増幅器 | |
US20070018719A1 (en) | Class AB-D audio power amplifier | |
US8044719B2 (en) | Class D amplifier circuit | |
EP2096753A1 (en) | Switching amplifier | |
US20180226926A1 (en) | Class d amplifier | |
US20040201407A1 (en) | Current controlled pulse width modulation circuit and class-D amplifier comprising the same | |
JP4807021B2 (ja) | スイッチングアンプ | |
JPH06303049A (ja) | Pwm増幅器 | |
US20060071697A1 (en) | Pwm generator | |
EP1049248B1 (en) | "Constant duty-cycle limiting of analog input signal swing in a class-D amplifier" | |
CN106411281A (zh) | 功率限制放大器 | |
WO2012036066A1 (ja) | 自励型発振回路及びd級増幅装置 | |
JP2007209038A (ja) | 電力増幅回路 | |
US7868693B2 (en) | Class-D amplifier | |
JP4407743B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5713543B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JPH0715304A (ja) | パルス幅変調回路 | |
JP2012217118A (ja) | パルス幅変調回路およびスイッチングアンプ | |
US8970269B2 (en) | Pulse width modulator and switching amplifier | |
JP5978988B2 (ja) | パルス幅変調回路及びスイッチングアンプ | |
CN113141163B (zh) | D类功率放大器电路 | |
US11309853B1 (en) | Common mode output voltage biasing in class-D audio amplifiers having selectable differential or dual single-ended operation | |
KR20020019630A (ko) | 시그마-델타 방식을 채택한 디지털 전력 증폭 장치 및방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |