KR100916007B1 - 소형 확성기들을 위한 고효율 드라이버 - Google Patents

Abstract

일 양상에서, 본 발명은 확성기, 예컨대 이동전화기들 또는 보청기들용 소형확성기들을 구동하는 데 적합한 고효율 소형 드라이버를 제공한다. 드라이버는 입력신호를 수신하기 위한 인터페이스, 3-레벨 변조기, 및 3-레벨 H-브릿지를 포함한다. 인터페이스는 디지털입력신호를 수신할 수도 있다. 드라이버의 바람직한 실시예에서, H-브릿지는 RTZ(Return-To-Zero)체제에 의해 동작되는 보정회로에 의해 제어된다. 더욱 바람직한 실시예에서, 드라이버는 H-브릿지에 공급된 전압을 증가시키기 위한 전력공급승압회로를 포함한다. 제 2양상에서, 본 발명은 장착된 드라이버를 가진 소형확성기 조립체를 제공한다. 제 3양상에서, 본 발명은 소형확성기 조립체가 장착된 이동 디바이스를 제공한다.

고효율드라이버, 소형확성기, 소형확성기 조립체

Description

소형 확성기들을 위한 고효율 드라이버{A HIGH EFFICIENCY DRIVER FOR MINIATURE LOUDSPEAKERS}

본 발명은 소형 음향 변환기용 드라이버에 관한 것이다. 특히, 본 발명은 고 효율을 제공하는 확성기 드라이버에 관한 것이다. 또한, 본 발명은 내장형(built-in) 드라이버를 가진 소형 확성기 조립체(assembly)에 관한 것이다.

소형 확성기들은 크기가 소형인 것이 탁월한 것으로 여겨지는 소형 휴대용 장치들 예컨대, 이동 전화(mobile phones), 뮤직 플레이어(music players), PDA(personal digital assistants), 보청기, 이어폰(earphones), 휴대용 초음파 장비(portable ultrasonic equipment), 등에 다양하게 널리 사용된다. 이런 디바이스들의 사용자들은 크기를 소형으로 한것에 대해 높이 평가하지만, 이러한 소형화가 음질에 영향을 끼치지 않기를 선호한다. 하지만, 이런 디바이스들은 전형적으로 배터리로 동작되고, 배터리는 소형 확성기를 구동하기 위해 이용할 수 있는 전력의 양을 매우 제한한다. 또한 이런 많은 응용들이 비용 책정에 매우 민감하다는 사실은, 제조비용을 상당히 낮출 수 있어야만 한다는 것을 말해준다. 이런 제품들의 라이프 사이클은 매우 짧으며, 따라서 새로운 제품의 디자인 시간은 매우 짧다.

현재 다수의 이러한 소형 확성기들은, 외부연결들에 의해 확성기에 연결된 A/B급 아날로그 증폭기들에 의해 구동된다. 이런 A/B급 아날로그 증폭기들은 부피가 크고, 비효율적이며, 비용이 많이 든다. 또한 이런 증폭기들의 사용 즉, 인터페이스 등을 표준에 맞추기를 원한다면, 많은 제한들이 있게 된다.

EMI(Electro-Magnetic Interference)는 미소전자학(microelectronics)에서 더욱 증대하는 문제, 예를 들어 열악한 잡음 성능에서의 문제점들을 초래하고 있다. 이런 문제점은 확성기 드라이버를 소형 확성기로 통합하는 데 적합한 해결책들을 요구한다. 능동 신호처리 회로를 소형 확성기 케이스내로 통합함으로써, EMI에 대해 회로가 효과적으로 차폐될 수 있다. 따라서, 드라이버의 성능을 감소시키지 않으면서도 최소 크기에서 구현될 수 있는 디지털 드라이버가 필요하다. 또한, 이런 드라이버들은 저비용 생산에 적합해야만 한다.

가장 자연적인 해결책은 아날로그 증폭기들을, 고효율이며, 매우 작고, 그리고 고품질로 만들수 있는 디지털 드라이버 회로로 대체하는 것이다.

또한, 디지털 드라이버 회로를 사용할 때, 표준 디지털 인터페이스는 매우 쉽게 구현된다.

전력 증폭기들을 디지털 드라이버 회로들로 대체하는 쟁점의 몇가지 해결책들은 종래기술의 많은 문헌에 이미 존재한다. 이런 문헌들의 예에는 Apogee Technology의 US 5077539, Tripath Technology의 US5777512, 및 Wei-Chan HSU의 US2002/0075068 이 있다.

상기 문헌들은, 예컨대 Hi-Fi 음질 시스템들과 같이 수 와트의 전력레벨들을 갖는 응용들을 목표로 한다. 또한, 이러한 해결책들은 매우 복잡하며, 종종 수많은 외부 구성요소들을 요구하는바, 따라서 고볼륨의 저비용 응용들에 구현되기에는 너무 비싸다. 또한, 만일 드라이버 회로가 소형 확성기 내로 통합되어야 한다면, 외부 구성요소들을 포함하고 있는 회로의 물리적인 크기가 가능한한 작아야 한다는 점이 가장 중요하다. 전술한 해결책들 중 그 어느 것도 이런 기준들을 만족시키지 못한다.

Mitel Semiconductor의 US 5815581 및 G/N Netcom의 US 6191650은 PWM(Pulse Width Modulation)과 결합한 D급 증폭기들을 포함하여 구성된 보청기용 드라이버를 기술하고 있다. 이러한 두개의 해결책들 모두는 왜곡을 최소화하기 위한 피드백 루프들(feedback loops)을 그 특색으로 한다. US 5815581 및 US 6191650에서 기술된 발명은 보청기에서의 사용을 위한 것이기 때문에, 이들은 소형 어플리케이션들에 적합하다. 하지만, 회로구조들은 다소 복잡하고, 따라서 낮은 비용의 생산에는 적합하지 않다.

앞서 언급된 종래기술 문헌들 중 몇몇은, 드라이버들 또는 증폭기들을 기초로 하여 3-레벨 시그마-델타 변조를 기술하며, 3-레벨 시그마-델타 변조는 2 레벨(1-비트) 시그마-델타 변조 시스템에 비해서 뛰어난 효율을 제공한다. 보통, 3-레벨 드라이버는 PWM 과 조합된다.

DE44 41 996 A1은 보청기용 2-레벨 PDM(Pulse Density Modulation) 드라이버를 기술한다. PWM 은 구현하기에는 PDM 보다 좀더 복잡하지만 PDM보다 낮은 클럭 주파수에서 작동할 수 있어, 만일 클럭 주파수가 낮다면, H-브릿지가 디지털 신호를 적은 에러를 갖는 아날로그 출력신호로 변환시킬 수 있는 것과 같은 장점이 있다. PDM이 덜 복잡하다는 점은 높은 볼륨의 어플리케이션들에서 매우 매력적인바, 이는 덜 복잡하기 때문에 생산비용이 감소될 것이기 때문이다. 하지만, 일반적으로 PDM 구현예들은, 가령 상승 및 하강 시간들의 스위칭에 기인한 왜곡과 같은 단점들을 갖는 매우 높은 클럭 주파수를 요구하는 것으로 알려져 있으며, 만약 표준화된 구성요소가 사용된다면, 스위칭 손실은 저하된 효율을 야기할 것이다.

따라서, 고효율 및 낮은 생산비용에 적합한 작은 크기를 제공할 수 있으면서도, 신호 대 잡음비(Signal-to-Noise-Ratio : SNR) 및 왜곡에 관해서 높은 품질의 성능을 제공할 수 있는 소형 확성기 드라이버가 요구된다.

본 발명의 목적은 신호를 변조된 신호로 디지털적으로 변환하는 드라이버를 제공하는데 있는바, 상기 드라이버는 가능한한 가장 낮은 클럭 주파수 및 가장 낮은 복잡성을 가지면서도 양호한 성능을 얻을 수 있는 드라이버이다.

또한, 본 발명의 목적은 완성된 시스템에서 드라이버를 소형 확성기와 함께 결합하는 것으로서, 이에 따라 가능한한 가장 작은 크기를 획득할 수 있으며, 이에 의해 매우 제한된 공간에서 사용할 수 있는 어플리케이션들에 적합한 시스템을 만드는 것이다.

또한, 본 발명의 목적은 소형 조립체의 집적된, 차폐된, 그리고 조밀한 성질로 인해 EMI의 방출을 최소화하고 또한 EMI에 대한 민감도를 낮출 수 있는 소형 확성기 조립체를 제공하는 것이다.

본 발명의 제 1 양상에서, 상술한 목적들은 확성기를 구동하는데 적합한 드라이버를 제공함으로써 달성되며, 상기 드라이버는 입력신호를 수신하는 인터페이스, 3-레벨 변조기, 및 3-레벨 H-브릿지를 포함하여 이루어진다. 인터페이스는 입력신호를 수신할 수도 있다. 입력신호는 아날로그 또는 디지털일 수도 있다. 3-레벨 변조기는 아날로그 또는 디지털 영역에서 구현될 수도 있다. 인터페이스는 SPDIF, AES/EBU, PCM, SSI 및 I²S로 구성된 군으로부터 선택된 신호 포맷들을 수신하여 처리하는데 적합할 수도 있다. 바람직한 실시예에서, 드라이버는 또한 보간자(interpolator)를 더 포함한다. 드라이버의 또다른 바람직한 실시예에서, 3-레벨 변조기는 3-레벨 시그마-델타 변조기를 포함하여 이루어진다. 드라이버는 전력 공급 전압조정기를 더 포함할 수도 있다. 드라이버는 PLL(Phase Locked Loop)을 더 포함할 수도 있다. 바람직한 실시예에서, H-브릿지는 보정회로에 의해 제어된다. 보정회로는 RTZ 체제(Return-To-Zero scheme)에 따라 동작될 수도 있다. RTZ 체제는 레벨 의존적일 수도 있다. 보정회로는 디지털 필터를 포함할 수도 있고, 상기 디지털 필터는 1+Z^-1필터일 수도 있다. 보정회로는 패턴 발생기(pattern generator)를 더 포함할 수도 있다. 보정회로는 피드백신호를 제공하기 위한 수단을 포함할 수도 있으며, 의사 멀티비트 코딩(pseudo multibit coding)을 제공하기 위한 수단을 포함할 수도 있다. 3-레벨 H-브릿지는 독립제어를 제공하기 위한 적어도 4개의 스위치를 포함할 수도 있다.

드라이버는, 드라이버의 출력단자에 연결된 입력단자를 갖는 필터를 더 포함할 수도 있다. 필터는 저역필터부분을 포함할 수도 있고, 코일을 포함할 수도 있다. 드라이버는 3-레벨 H-브릿지에 공급되는 전압의 레벨을 증가시키기 위한 전력공급 승압회로(power supply step-up circuit)를 더 포함할 수도 있다.

본 발명의 제 2 양상에 따르면, 본 발명은 제 1 전기신호를 음향신호로 변환하는 소형 확성기 조립체에 관한 것이며 상기 소형 확성기 조립체는, 제 1 전기신호를 수신하고 제 1 전기신호에 응답하여 변형된 제 1 전기신호를 생성하는 상기 제 1 양상에 따른 드라이버, 및 상기 변조된 제 1 전기신호를 수신하는 모터를 포함하여 이루어진 확성기를 포함하여 구성되며, 여기서 상기 모터는 음향신호를 생성하기 위해서 다이어프램(diaphragm)을 구동하기 위한 것이다.

소형 확성기 조립체는 제어회로를 더 포함할 수도 있고, 제어회로는 드라이버 및 모터 사이에 전기적으로 연결되어 있다. 모터는 코일 및 자기회로를 포함할 수도 있다. 모터는 피에조 소자(piezo element)를 포함할 수도 있다. 제어신호는 피에조 소자를 충전 및 방전할 수도 있다. 충전 및 방전은, 피에조 소자 및 전압 공급기 사이의 코일을 스위칭하여 수행될 수도 있다. 충전 및 방전은, 피에조 소자 및 전압 공급기 사이의 캐패시터를 스위칭하여 수행될 수도 있다. 드라이버는 EMI 차폐재료로 제작된 케이스에 위치할 수도 있다.

제 3 양상에서, 본 발명은 제 2 양상에 따른 소형 확성기 조립체를 포함하는 이동 디바이스에 관한 것이다. 이동 디바이스는 이동 전화기들, 보청기들, 청각보조장치들, 헤드-셋들(head-sets), 팜(palm) 컴퓨터들, 및 랩탑(laptop) 컴퓨터들로 구성된 군으로부터 선택될 수도 있다.

본 발명은 첨부된 도면을 참조하여 더욱 이해될 수 있을 것이며,

도 1은 본 발명에 따른 확성기 드라이버의 예시의 블록도이고, 그리고

도 2는 바람직한 레벨 의존 RTZ(Return-To-Zero) 변조체제의 원리를 나타내는 도면이다.

본 발명은 다양한 변형과 대안적인 형태가 가능하나, 구체적인 실시예는 도 면에서 예시로서 도시되고, 본 명세서에서 구체적으로 기술된다. 그러나, 구체적인 실시예에 대한 본 명세서의 설명은 개시된 특정한 형태로만 본 발명을 한정시키려는 의도가 아니라는 것이 이해되어야 한다. 오히려, 첨부된 청구항에 의해 정의된 바와 같이 본 발명의 개념 및 범주에 드는 모든 수정물, 균등물 및 대안물을 커버하도록 의도된 것이다.

도 1에는 본 발명에 따른 확성기 드라이버의 일례가 도시되어 있다. 가장 일반적으로 사용되는 신호처리 블록들만이 도시되었다. 능동 신호처리 회로는 주로 디지털이기 때문에, 부가적인 기능들을 추가하기는 매우 쉽다. 부가적인 기능들은 예를 들면 볼륨제어, PLL 필터들 등등이 될 수 있다. 입력신호는 디지털신호이다. 바람직하게, 부품들은 단일칩, 예컨대 ASIC(Application Specific Integrated Circuit) 상에서 구현된다. 이런 부품들 중에는 디지털 인터페이스, 보간자, 시그마-델타 변조기, 조정기 및 H-브릿지가 있다. 보정블록은 비선형성들을 보상하기 위해서 H-브릿지의 제어를 용이하게 한다. 이 블록은 필수적이며, 도 2에서 더욱 상세하게 기술된다. 도 1에서, 칩으로부터의 출력단자는 확성기 드라이버에 의해 초래되는 고주파 잡음을 제거하기 위해 저역필터를 거쳐서 확성기에 연결된다. 이 필터는 선택적이며 어떤 환경에서는 없을 수도 있다.

본 발명은 변조기 및 그 구현 원리에 관한 것이다. 또한, 본 발명은 구현예의 특정한 사용에 관한 것이다.

인터페이스 블록의 기능은 외부로 표준 인터페이스를 제공하는 것이다. 몇가지 디지털 인터페이스 표준들, 예를 들어 SPDIF, AES/EBU, PCM, SSI 및 I²S 가 존재한다. 인터페이스 블록은 전형적으로 보간자에 의해 처리될 수 있는 포맷(format)으로 클럭 및 데이타 신호를 공급한다. 보간자의 기능은, 데이타가 통상적으로 변조기의 클럭보다 더 낮은 클럭 속도로 도착하는 경우의 상향 변환(up-conversion)과 같은, 샘플비율 변환(sample rate conversion)을 수행하는 것이다. 변조기는 진폭이 양자화된 신호를 시간이 양자화된 신호로 변환하는 기능을 가진다. 신호는 2 레벨(또는, 3 레벨)을 가진다. 이러한 사실은, H-브릿지가 변조기에 의해 직접적으로 제어될 수 있음을 의미하며, 즉, H-브릿지는 오직 최대 3 값들의 진폭을 갖는 신호들을 수용할 수 있다는 것을 의미한다.

기본적으로 H-브릿지는 독립적으로 제어될 수 있는 소위 브릿지내에 연결된 네개의 스위치들로 구성된다. 이런 스위치들은 확성기를 전원공급(VDD) 및 접지(GND)에 연결한다. 따라서, 확성기 양단의 전압들, -VDD, 0 및 VDD을 발생시키는 것이 가능하다. 다른 한편으로, 2레벨 H-브릿지는 -VDD 및 VDD에 제한된다. 시간에서 스위칭을 제어함으로써, 저주파 신호가 생성될 수도 있다. 이것은 예를 들어, 시간 이산 PWM(time discrete Pulse Width Modulation) 또는 PDM(Pulse Density Modulation)을 사용하여 진폭이 양자화된 신호를 시간이 양자화된 신호로 변환하는 것에 의해 이루어 질 수 있다. PWM 또는 PDM 변조신호는, 요망되는 저주파 신호뿐만 아니라, 상당한 양의 고주파 잡음을 또한 포함한다. 이 고주파 잡음은 H-브릿지의 출력단자 및 확성기 사이에 연결된 필터, 예를 들어 아날로그 저역필터에 의해 정상적으로 제거된다. 상기 필터는 능동 요소들을 또한 포함할 수도 있다.

분석을 통하면, 3-레벨 시그마-델타 변조는, 2배 정도의 SNR을 획득하기 위해서 요구되는 클럭 주파수를 감소시키거나 또는 주어진 클럭 주파수에서 SNR을 획기적으로 개선시키고 있으므로, 매우 첨예한 출력필터의 필요성을 감소시킬 수 있으며, 경우에 따라서는 출력 필터에 관한 필요성을 완전하게 제거할 수 있다는 것을 보여준다. 만약, 일렉트로 다이내믹 확성기(electrodynamic loudspeaker)가 사용된다면, 확성기의 전기적 및 기계적 응답 모두가 저역 필터링을 제공할 것이기 때문에, 출력필터는 대부분의 경우들에서 완전히 생략될 수 있다.

3-레벨 변조기의 최적화는, 양자화기(quantizer)의 레벨들 뿐만 아니라 변조기의 잡음 전달 함수를 최적화하는 것을 수반한다. 3-레벨 시그마-델타 변조 체제는 낮은 복잡성이라는 큰 장점을 가지며 따라서 예를 들어, 실리콘에서 구현하는데는 저비용이 소요된다. PDM 변조는 PWM 변조와 비교할 때에, 본질적으로 선형이고 비선형 변조를 보정하기 위한 여타의 보정체제를 요구하지는 않는다. 3-레벨 시그마-델타 변조기는, PWM의 낮은 클럭 주파수와 PDM 변조 체제의 낮은 복잡성과 선형성을 결합한다.

본 발명은 또한 H-브릿지의 출력펄스들이 저주파수 신호들로 비선형 변환되는 것을 보상하기 위한 보상체제를 제공한다. 이것은 도 2에서 예시된다.

펄스들을 낮은 주파수 신호들로 변환시키는 H-브릿지 변환은, H-브릿지의 비-제로(non-zero)의 상승 및 하강 시간들에 의해 왜곡된다. 이상적으로는, 2개의 서로 직접 후속하는 2개의 펄스들은, 단일 펄스 에너지의 2배의 에너지를 갖는다. 그러나, 트랜지스터들의 비-제로의 상승 및 하강 시간들은 펄스들에게 에너지를 부가할 것이지만, 상기 에너지는 오직 한번만 부가된다. 2개의 연속적인 펄스들의 시리즈에 대해서, 외부 에너지가 두번이 아니라 오직 한번만 부가되기 때문에, 각 펄스의 에너지 표시는 정확하지 않다. 바꾸어 말하면, 상기 변환은 비선형이다. 이러한 비선형성은 RTZ 상태들을 부가하여 보상될 수 있다. 하지만, 이는 H-브릿지로부터 전달되는 최대출력이 감소되는 효과를 갖는다. 또 다른 아이디어는 입력신호 레벨에 의존하는 RTZ 체제를 적용하는 것이다. 상기 아이디어에 따르면 작은 신호 레벨들에서는 RTZ 체제가 적용되며 높은 신호 레벨들에서는 RTZ 체제가 포기된다. 레벨 의존 RTZ 체제를 어떻게 구현할지의 일례는, 출력신호를 필터링하기 위한 매우 간단한 필터를 사용하는 것이며, 결론적으로는 필터로부터의 출력을 RTZ 상태들을 구비한 펄스들의 패턴으로 변환하는 것이다. 이러한 필터 및 RTZ 체제의 일례가 도 2에 도시되어 있다. 필터는 많은 상태들, 일예로서 -3 내지 +3의 출력상태들을 발생하는 1+Z^-1+Z^-2 를 포함하도록 확장될 수도 있다. 그 후 패턴발생기는 이런 레벨들을 수신해야만 한다. 기본적으로는, 상태들의 가능한 갯수에 대해 제한을 설정하는 것은 오직 클럭 주파수뿐이다. 이러한 원리는, 간단한 필터보다 더 많은 상태들을 가진 멀티비트 시그마-델타 변조와 이러한 상태들을 RTZ를 구비한 패턴들로 후속 변환하는 것을, 결합하도록 확장될 수 있다. 하지만 이는, 3-레벨 변조기를 구비한 간단한 체제보다 우수한 획기적인 개선점들을 제공하지는 못하며, 복잡성이 증대되며 H-브릿지의 결과적인 출력신호의 매우 높은 클럭 주파수라는 단점들을 가진다.

아날로그 영역에서 비선형성들에 대한 피드백 보상 뿐만 아니라 피드포워드 보상을 위해서도, 출력신호의 코딩(coding)이 사용될 수 있다. 즉, 출력신호의 각 클럭샘플을 더 많은 클럭샘플들로 분할함으로써, 변조기(또는 후속 필터)로부터의 n-레벨의 출력은 의사 멀티비트 신호로서 코딩될 수 있다. 즉, 높은 클럭 주파수에서, 멀티비트신호는 +1, 0, -1의 연속으로 표현될 수 있다. 이런 방법으로 멀티비트 신호를 표현하는 것은 비효율적인바, 이는 합리적인 해결책을 얻기 위해서 상대적으로 높은 클럭 주파수를 요구하고 있기 때문이다. 멀티비트 출력을 서로 다르게 코딩하는 것은, 출력신호의 하강 및 상승 에지들(edges)의 수를 보상할 수 있는 가능성을 열어 놓고 있다. 예를 들어, 피드백 시스템은 하강 및 상승 에지들의 갯수를 계산할 수 있으며, 의사 멀티비트 체제의 코딩을 제어함으로써 하강 및 상승 에지들이 동등하다는 것을 보증할 수 있다. 예를 들어, 0은 -1이 +1을 후속하거나 또는 +1이 -1을 후속하여 구현되거나, 또는 2개의 후속적인 0으로서 구현될 수 있다. 0을 코딩하는 이런 세가지 방법의 에너지는 이론상으로는 동일하다. 하지만, 실제로는 작은 차이들이 존재하는바, 이들 차이들은, 세가지 케이스에서 동등하지 않다고 쉽게 파악되는 상승 및 하강 에지들의 개수에 의존적이다. 동일한 클럭주기에서 +1 이 -1을 후속(또는 -1이 +1을 후속)하는 것 같은 0 에 대한 코딩은, 의사 3-레벨 모드에서 2 레벨 H-브릿지를 구동하기 위해서 또한 사용될 수도 있다.

상술한 장점들 모두는 또한 레벨 의존적인 RTZ 코딩에 적용된다. 하지만, 구현은 의사 멀티비트 솔루션보다 더욱 간단하다.

본 발명은 또한 소형 확성기를 구동하는 3-레벨 H-브릿지를 제공한다. H-브릿지는 확성기를 전원공급(VDD) 및 접지(GND)에 연결하는 네개의 스위치들로 구성되므로, 따라서 확성기 양단에 3개의 다른 전압레벨들(-VDD, 0, +VDD)을 발생시키는 네가지 서로 다른 방법들로 확성기를 전원공급 및 접지에 연결하는 것이 가능하다. 3-레벨 시그마-델타 변조체제가 사용되고 동시에 낮은 클럭 주파수를 사용한다면, 3-레벨 H-브릿지는 필요 조건이다. 3-레벨 H-브릿지를 구현하는 것은, 통상적인 2-레벨 H-브릿지에 비해 극히 조금 더 복잡하다.

또한, 본 발명은 소형 확성기 내부에 능동 신호처리 부분들이 배열된 소형 확성기 조립체를 제공하고, 따라서 EMI의 최소 방출 및 그에 대한 내성을 가진 소형 확성기 조립체를 제공한다. 만약 신호선들이 길고, 에지들이 첨예하며 큰 전류가 전달된다면, 디지털 신호들은 EMI 뿐만 아니라 EMI의 상당한 방사체들에 영향을 받지 않는다는 것은 공지되어 있다. 만약 확성기 케이스가 전기적으로 전도성인 재료, 예컨대 금속, 또는 EMI를 차폐하는 여타의 다른 재료로 만들어진다면, 능동 신호처리 부분에 대한 모든 아날로그 연결들은 효과적으로 EMI를 차폐한다. 확성기로의 모든 연결선들은 상술한 소형 조립체에서 짧게 유지되고 주위환경에 대해 충분히 차폐된다. 그후 EMI에 대한 낮은 내성을 저하시킴이 없이, 칩에 대한 디지털 인터페이스는 케이스 외부로 끌어낼 수 있다. EMI에 견딜 수 있는, 외부로의 주요연결들은 전력공급선들(VDD 및 GND)이다. 확성기 케이스 외부에서, 또는 더욱 양호하게는 확성기 케이스 내부에서 전력공급선들에 결합해제 캐패시터(decoupling capacitor)를 도입함으로써, 전력공급선들이 EMI에 대해 효과적으로 차폐될 수 있다. 또한 전력공급 조정기(power supply regulator) 또는 확성기 케이스내에 위치한 피드백 루프는 원하지 않는 EMI를 억제하는데 도움이 될 수 있다.

예를 들면, 상기 피드백 신호는 H-브릿지의 출력상의 전압, 부하에 흐르는 전류, 부하에 전달되는 전하로서 측정될 수 있다. 또는, 이 피드백 신호는 클럭상의 지터(jitter) 또는 전력공급기 상의 잡음과 같은 다른 제어신호들이 될 수 있다. 피드백을 적용하는 가능한 방법들은 무수히 많다. 펄스들의 폭은 제어될 수 있다. 피드백 제어신호는 디지털 신호(1 비트 또는 멀티 비트)로 변환되고, 그리고 디지털 변조기 전에, 변조기 후에 또는 멀티비트 코딩블록에 공급될 수 있다.

소형 확성기 내부에 능동 신호처리 부분들을 장착하기 위해서는, 능동 신호처리부분들은 가능한 작아야 한다는 점이 가장 중요하다. 3-레벨 H-브릿지를 가진 3-레벨 변조기 체제는 낮은 복잡성을 가지며 또한 최소한의 외부 구성요소들을 요구하기 때문에, 소형 확성기내로의 완전한 통합에 매우 적합하다. 어떤 경우에는, 외부 출력필터는 완전히 제거될 수 있기 때문에, 소형 확성기로의 완전한 통합에 매우 적합하다.

소형 확성기는 예를 들어 일렉트로 다이내믹 확성기(electrodynamic loudspeaker) 또는 피에조(piezo) 구동원리에 기초한 확성기가 될 수도 있다. 피에조 확성기의 경우에, 저역필터를 포함하는 아날로그 필터는 H-브릿지 출력단자 및 확성기 사이에 삽입되어야 한다. 이런 이유는 피에조 확성기가 H-브릿지에 대해 매우 큰 용량성 부하로서 작용하기 때문이다. H-브릿지로부터의 출력신호가 고주파 잡음의 큰 부분을 차지하고 있기 때문에, 이 고주파잡음이 제거되지 않는다면 효율은 매우 나빠지게 될 것이다. 아날로그 필터는 확성기에 직렬연결된 코일처럼 간단한 수동필터일 수 있다. 바람직하게는, 상기 필터는 능동 요소들을 포함할 수도 있다. 몇몇 경우들에서, 만약 일렉트로 다이내믹 확성기가 사용된다면, 필터를 포함하는 것이 고려될 수도 있다.

드라이버 인터페이스는 아날로그 또는 디지털 입력신호를 수신하도록 구현될 수도 있다. 디지털 인터페이스의 경우에, 변조회로는 디지털 입력신호와 함께 작동하도록 구현될 수 있다. 아날로그 인터페이스의 경우에, 개별적인 아날로그-to-디지털 변환기 없이도 작동할 수 있도록 변조회로를 구현하는 것이 가능하다. 바람직하게는, 인터페이스와 통합된 또는 인터페이스와 변조기 사이에 연결된 아날로그-to-디지털 변환기를 포함하는 것도 가능하다. 기술된 실시예들은 디지털 구현들에 기초하지만 원리는 아날로그 구현에도 적용된다.

또한, 본 발명은, 능동 신호처리 회로가 아날로그 뿐만 아니라 디지털로 모든 기능들이 수행되는 단일 ASIC(응용 특정 집적회로)로서 구현되는 소형확성기 조립체를 제공한다. 비용을 최소로 하기 위해서는, 능동 신호처리 회로가 구현되는 칩 면적이 가능한한 작아야 하는 것이 중요하다. 이는 능동회로의 각 부분을 칩상에 구현함에 의해 얻어진다. 또한, 능동 신호처리 부분들 중 아날로그 부분들의 성능은 하나의 칩상에 모든 것을 통합함으로써 더욱 개선된다. 예를 들어, 만약 H-브릿지의 트랜지스터들이 매우 잘 정합(match)되지 않는다면, H-브릿지의 출력은 필연적으로 저하될 것이다. 이런 디바이스들을 동일한 칩상에 위치시킴으로써 양호한 정합이 획득될 수 있다. 또한, 신호들의 기생 캐패시터의 로딩(loading)은 일반적으로 칩상에서 더욱 잘 제어된다. 이것은 또한 정방향에서의 동작에 영향을 준다. 동일한 IC상의 모든 아날로그 동작블록들을 디지털 부분들로서 수행하여, 오직 최소의 아날로그 연결들만이 칩의 외부로 나오는 것을 보증한다. 이것은 EMI의 억제에 유익할 것이다. 비록, 능동 신호처리 부분들이 확성기 내부에 장착될 수 있을 어 이에 따라 EMI 로부터 능동 신호처리 부분을 차폐한다하더라도, 이러한 차폐는 결코 완전한 것이 아니다. EMI에 대해 칩 외부로부터 유입되는 신호들을 차폐하기 위한 방책, 예를 들어 RC-필터들, 피드백 등이 있다.

상술한 본 발명에 따른 드라이버를 포함하는 소형확성기 조립체, 및 확성기는 상이한 많은 분야들의 다양한 응용들에 적용될 수도 있다. 중요한 일 분야는 이동 디바이스들이다. 이동 디바이스들은 이동 전화기들, 보청기들, 청각보조장치들, 헤드-셋들, 팜 컴퓨터, 및 랩탑 컴퓨터가 될 수 있다.

Claims (33)

1. 소형 확성기 조립체로서,

   EMI 차폐재료로 만들어진 확성기 케이스(case)를 포함하여 구성되며,

   상기 확성기 케이스는,

   디지털 입력 신호를 수신하는 디지털 인터페이스와;

   상기 디지털 입력 신호를 수신하며, 3-레벨 PDM 신호를 제공하는 3-레벨 시그마-델타 변조기와;

   상기 3-레벨 PDM 신호를 적어도 5개의 상태들을 갖는 펄스들의 패턴으로 변환하기 위한 필터를 포함하는 보정 회로와;

   상기 펄스들의 패턴을 레벨 의존 RTZ 상태들을 갖는 펄스들의 패턴으로 변환하는 패턴 발생기와; 그리고

   상기 레벨 의존 RTZ 상태들을 갖는 펄스들의 패턴을 수신함과 아울러 음향신호를 생성하기 위해 다이어프램을 구동하는 모터를 포함하는 확성기

   를 포함하여 구성되는 것을 특징으로 하는 소형 확성기 조립체.
2. 제 1 항에 있어서,

   상기 디지털 인터페이스는 SPDIF, AES/EBU, PCM, SSI 및 I²S로 구성되는 군으로부터 선택된 신호포맷들을 수신하여 처리하는 것을 특징으로 하는 소형 확성기 조립체.
3. 제 1 항에 있어서,

   독립적인 제어를 제공하기 위한 적어도 4개의 스위치들을 포함하는 3-레벨 H-브릿지를 더 포함하는 것을 특징으로 하는 소형 확성기 조립체.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 소형 확성기 조립체를 포함하는 이동 디바이스.
5. 제 4 항에 있어서,

   상기 이동 디바이스는 이동 전화기, 보청기, 청각보조장치, 헤드-셋들(head-sets), 팜(palm) 컴퓨터, 및 랩탑(laptop) 컴퓨터로 구성되는 군으로부터 선택되는 것을 특징으로 하는 이동 디바이스.
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제

Images