JP2011182263A - スピーカ駆動集積回路 - Google Patents

スピーカ駆動集積回路 Download PDF

Info

Publication number
JP2011182263A
JP2011182263A JP2010045797A JP2010045797A JP2011182263A JP 2011182263 A JP2011182263 A JP 2011182263A JP 2010045797 A JP2010045797 A JP 2010045797A JP 2010045797 A JP2010045797 A JP 2010045797A JP 2011182263 A JP2011182263 A JP 2011182263A
Authority
JP
Japan
Prior art keywords
voltage
terminal
circuit
short
connection state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010045797A
Other languages
English (en)
Inventor
Mutsumi Yamamoto
睦 山本
Yasuo Higuchi
泰生 樋口
Satoshi Azuhata
智 小豆畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010045797A priority Critical patent/JP2011182263A/ja
Priority to US13/033,929 priority patent/US20110216920A1/en
Publication of JP2011182263A publication Critical patent/JP2011182263A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R5/00—Stereophonic arrangements
    • H04R5/04—Circuit arrangements, e.g. for selective connection of amplifier inputs/outputs to loudspeakers, for loudspeaker detection, or for adaptation of settings to personal preferences or hearing impairments
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R29/00—Monitoring arrangements; Testing arrangements
    • H04R29/001—Monitoring arrangements; Testing arrangements for loudspeakers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/007—Protection circuits for transducers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2420/00—Details of connection covered by H04R, not provided for in its groups
    • H04R2420/05—Detection of connection of loudspeakers or headphones to amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

【課題】集積回路においてスピーカ接続状態として正常、オープン又はショートのいずれであるかを検出するための回路が適切に実装される。
【解決手段】音声信号を増幅して一方の出力端子から出力する第１の増幅器と、音声信号を位相反転した後に増幅して他方の出力端子から出力する第２の増幅器とを備え、自身の出力をハイインピーダンス状態に設定可能である増幅回路と、外部電源の電圧を昇圧するスイッチング電源回路と、スタンバイ回路と、増幅回路の出力側がハイインピーダンス状態に設定された時、外部電源から一方の出力端子に向けて電流を流し込み、当該一方の出力端子に出現する電圧又は電流に基づいて正常、オープン又はショートのいずれの状態であるかを検出する負荷接続状態検出回路と、負荷接続状態検出回路による検出結果を示す信号を外部に通知する通知端子と、を有するスピーカ駆動集積回路。
【選択図】図２

Description

本発明は、スピーカ駆動集積回路に関するものである。
デジタルビデオカメラ、デジタルスチルカメラ、携帯電話機、ノートパソコン、火災報知機等の携帯機器には、薄くて軽量のスピーカ（例えば圧電スピーカ）が通常搭載されている。なお、携帯機器の駆動に際しては近年主流のリチウムイオンバッテリ等の電源が使用されている。しかし、スピーカから十分な音圧レベルの出音を可能とするためには、電源よりも高い電圧を生成可能なスイッチング電源回路が必要とされている。
例えば、特許文献１には、図７に示されるとおり、セラミックスピーカ２０１を駆動するためのスピーカ駆動用増幅器２０２において、外付けされたＩＣ電源（低電圧電源）２１０の電圧よりも高い電圧を昇圧生成するスイッチング電源回路２０９と、スイッチング電源回路２０９により昇圧生成された高電圧に基づいて、入力された音声信号を増幅した信号をセラミックスピーカ２０１に出力する増幅回路２０８と、を備えることが開示されている。
なお、従来のスピーカ駆動集積回路としては、自身が搭載される携帯機器の小型化、軽量化の要請を実現するために、特許文献１に記載のスピーカ駆動用増幅器２０２のように、スイッチング電源回路及び増幅回路を単一のＩＣ（Integrated Circuit）内部に集積化している。
特開昭６３−２１７８０６号公報
ところで、従来のスピーカ駆動集積回路においては、スピーカとの接続がオープン（無接続）又はショート（短絡）であるかを検出して外部に通知する手段が設けられていなかった。このため、スピーカから音声出力が無かった場合に、スピーカとの接続に問題があるのか、スピーカ駆動集積回路の内部に問題があるのかを、ユーザが容易に認識できないという問題があった。
そこで、本発明は、スピーカ駆動集積回路においてスピーカ接続状態として正常、オープン及びショートのいずれであるかを検出するための回路を適切に実装することを目的とする。
上記の課題を解決するために、本発明に係るスピーカ駆動集積回路は、外部電源と接続される電源端子及びＧＮＤ端子と、音声信号が入力される入力端子と、スピーカの両端と接続される２つの出力端子とを備えたスピーカ駆動集積回路であって、前記入力端子に入力された前記音声信号を増幅して前記２つの出力端子のうち一方の出力端子から出力する第１の増幅器と、前記音声信号を位相反転して当該位相反転した音声信号を増幅して他方の出力端子から出力する第２の増幅器とを備えており、非動作時に自身の出力側をハイインピーダンス状態に設定可能である増幅回路と、前記電源端子及びＧＮＤ端子と接続される前記外部電源の電圧を前記増幅回路の出力が前記スピーカの駆動に必要な所定電圧となるように昇圧するスイッチング電源回路と、前記増幅回路を動作状態と前記出力側がハイインピーダンス状態である非動作状態とに選択的に設定するスタンバイ回路と、前記スタンバイ回路によって前記増幅回路が出力側がハイインピーダンス状態である非動作状態に設定された時、前記外部電源から前記２つの出力端子のうちの一方の出力端子に向けて電流を流し込み、それにより当該一方の出力端子に出現する電圧又は電流に基づいて前記２つの出力端子に対する前記スピーカの負荷接続状態として正常、オープン及びショートのいずれの状態であるかを検出する負荷接続状態検出回路と、前記負荷接続状態検出回路による検出結果を示す信号を外部に出力する通知端子と、を有する。
この構成によれば、増幅回路の出力をハイインピーダンス状態としてスピーカの駆動を停止した上で、スピーカ駆動用の外部電源を有効活用（監視用の電圧を外部電源により生成する）して、スピーカの接続状態（正常、オープン又はショート）を検出して外部に通知することができる。また、かかる負荷接続状態を検出するための負荷接続状態検出回路を増幅回路及びスイッチング電源回路と併せて単一のＩＣに集積化したので、自身が搭載される携帯機器の小型化、軽量化を図ることができる。
上記のスピーカ駆動集積回路であって、前記スタンバイ回路に対して前記増幅回路の前記非動作状態を指定するスタンバイ電圧が印加されるスタンバイ端子と、前記負荷接続状態検出回路を起動させる起動電圧が印加される起動端子とを備え、前記負荷接続状態検出回路は、前記起動端子に前記起動電圧が印加された時、前記負荷接続状態の検出を開始すべく前記外部電源から前記２つの出力端子のうちの一方の出力端子に向けて電流を流し込むように構成されている、であってもよい。
この構成によれば、負荷接続状態を検出するタイミングに応じて負荷接続状態検出回路を起動させることができ、スピーカ駆動停止時における集積回路全体の消費電力を抑制することができる。
上記のスピーカ駆動集積回路であって、前記負荷接続状態検出回路を起動させる起動電圧が印加される起動端子を備え、前記負荷接続状態検出回路は、前記起動端子に前記起動電圧が印加された時、前記増幅回路の出力をハイインピーダンス状態に設定するとともに、前記負荷接続状態の検出を開始すべく前記外部電源から前記２つの出力端子のうちの一方の出力端子に向けて電流を流し込むように構成されている、であってもよい。
この構成によれば、負荷接続状態検出回路を起動させる外部指令（起動電圧）を入力するための入力端子と、増幅回路の出力をハイインピーダンス状態に設定する外部指令（スタンバイ電圧）を入力するための入力端子と、を一の入力端子（起動端子）で共用化できる。これにより、スピーカ駆動集積回路の更なる小型化を実現できる。
上記のスピーカ駆動集積回路であって、前記負荷接続状態検出回路は、前記電源端子と前記２つの出力端子のうちの一方の出力端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第１のトランジスタと、前記２つの出力端子のうちの他方の出力端子と前記ＧＮＤ端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第２のトランジスタと、前記一方の出力端子の電圧とオープン閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記オープン閾値電圧を上回れば前記負荷接続状態としてオープンであることを検出するオープン検出用比較器と、前記一方の出力端子の電圧とショート閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記ショート閾値電圧を下回れば前記負荷接続状態としてショートであることを検出するショート検出用比較器と、を有するであってもよい。
この構成によれば、２つのトランジスタ（第１のトランジスタ、第２のトランジスタ）と、２つの比較器（オープン検出用比較器、ショート検出用比較器）とによる少ない部品数に基づいて実装面積、コスト等の削減を図って集積化を実現でき、ひいては自身が搭載される携帯機器の小型化、軽量化を図ることができる。
上記のスピーカ駆動集積回路であって、前記起動端子に前記起動電圧が印加された時、前記第１のトランジスタに流れる電流を制限する第１の電流制限抵抗と、前記起動端子に前記起動電圧が印加されない時、前記一方の出力端子の電圧が供給される前記オープン検出用比較器及び前記ショート検出用比較器の各入力を、ＧＮＤ又は当該入力の耐圧以下の電位にショート又はクランプする保護回路と、前記起動端子に前記起動電圧が印加されない時、前記オープン検出用比較器及び前記ショート検出用比較器の各入力に向けて流れる電流を制限する第２の電流制限抵抗と、を有する、であってもよい。
この構成によれば、スピーカ駆動時（起動電圧の非印加時）には保護回路及び第２の電流制限抵抗によってオープン検出用比較器及びショート検出用比較器を適切に保護することができる。また、負荷接続状態検出時（起動電圧の非印加時）には第１のトランジスタの寄生ダイオードと第１の電流制限抵抗とによって第１のトランジスタを適切に保護することができる。
上記のスピーカ駆動集積回路であって、前記負荷接続状態検出回路は、前記起動端子に前記起動電圧が印加された時に、第１のトランジスタ対により構成され、前記スイッチング電源から前記２つの出力端子のうちの一方の出力端子に電流を流し込むカレントミラー回路と、前記２つの出力端子のうちの他方の出力端子と前記ＧＮＤ端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第２のトランジスタと、前記一方の出力端子の電圧とオープン閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記オープン閾値電圧を上回れば前記負荷接続状態としてオープンであることを検出するオープン検出用比較器と、前記一方の出力端子の電圧とショート閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記ショート閾値電圧を下回れば前記負荷接続状態としてショートであることを検出するショート検出用比較器と、を有するであってもよい。
この構成によれば、カレントミラー回路と、１つのトランジスタ（第２のトランジスタ）と、２つの比較器（オープン検出用比較器、ショート検出用比較器）とによる少ない部品数に基づいて実装面積、コスト等の削減を図って集積化を実現でき、ひいては自身が搭載される携帯機器の小型化、軽量化を図ることができる。
上記のスピーカ駆動集積回路であって、前記起動端子に前記起動電圧が印加されない時、前記一方の出力端子の電圧が供給される前記オープン検出用比較器及び前記ショート検出用比較器の各入力を、ＧＮＤ又は当該入力の耐圧以下の電位にショート又はクランプする保護回路と、前記起動端子に前記起動電圧が印加されない時、前記オープン検出用比較器及び前記ショート検出用比較器の各入力に向けて流れる電流を制限する第１の電流制限抵抗と、前記起動端子に前記起動電圧が印加された時、前記カレントミラー回路に流れる電流を制限する第２の電流制限抵抗と、を有する、であってもよい。
この構成によれば、スピーカ駆動時（起動電圧の非印加時）には保護回路及び第２の電流制限抵抗によってオープン検出用比較器及びショート検出用比較器を適切に保護することができる。また、負荷接続状態検出時（起動電圧の非印加時）には第２の電流制限抵抗によってカレントミラー回路を適切に保護することができる。
上記のスピーカ駆動集積回路であって、前記負荷接続状態検出回路は、前記スイッチング電源回路の出力と前記２つの出力端子のうちの一方の出力端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第１のトランジスタと、前記２つの出力端子のうちの他方の出力端子と前記ＧＮＤ端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第２のトランジスタと、前記一方の出力端子の電圧とオープン閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記オープン閾値電圧を上回れば前記負荷接続状態としてオープンであることを検出するオープン検出用比較器と、前記一方の出力端子の電圧とショート閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記ショート閾値電圧を下回れば前記負荷接続状態としてショートであることを検出するショート検出用比較器と、を有する、であってもよい。
この構成によれば、２つのトランジスタ（第１のトランジスタ、第２のトランジスタ）と、２つの比較器（オープン検出用比較器、ショート検出用比較器）とによる少ない部品数に基づいて実装面積、コスト等の削減を図って集積化を実現でき、ひいては自身が搭載される携帯機器の小型化、軽量化を図ることができる。
上記のスピーカ駆動集積回路であって、前記起動端子に前記起動電圧が印加された時、前記第１のトランジスタに流れる電流を制限する第１の電流制限抵抗と、前記起動端子に前記起動電圧が印加されない時、前記一方の出力端子の電圧が供給される前記オープン検出用比較器及び前記ショート検出用比較器の各入力を、ＧＮＤ又は当該入力の耐圧以下の電位にショート又はクランプする保護回路と、前記起動端子に前記起動電圧が印加されない時、前記オープン検出用比較器及び前記ショート検出用比較器の各入力に向けて流れる電流を制限する第２の電流制限抵抗と、前記第１のトランジスタの制御電極に印加される制御電圧を所定電位にレベルシフトするレベルシフト回路と、を有する、であってもよい。
この構成によれば、スピーカ駆動時（起動電圧の非印加時）には保護回路及び第２の電流制限抵抗によってオープン検出用比較器及びショート検出用比較器を適切に保護することができる。また、負荷接続状態検出時（起動電圧の非印加時）には第１のトランジスタの寄生ダイオードと第１の電流制限抵抗とによって第１のトランジスタを適切に保護することができる。
本発明によれば、集積回路においてスピーカ接続状態として正常、オープン又はショートのいずれであるかを検出するための回路を適切に実装することができる。
図１は、本発明の第１の実施の形態に係るスピーカ駆動集積回路を用いた音響システムの構成図である。 図２は、本発明の第１の実施の形態における負荷接続状態検出回路の構成図である。 図３Ａは、本発明の第１の実施の形態における負荷接続状態検出回路の正常時のタイミング波形図である。 図３Ｂは、本発明の第１の実施の形態における負荷接続状態検出回路のオープン時のタイミング波形図である。 図３Ｃは、本発明の第１の実施の形態における負荷接続状態検出回路のショート時のタイミング波形図である。 図４は、本発明の第２の実施の形態に係るスピーカ駆動集積回路を用いた音響システムの構成図である。 図５は、本発明の第２の実施の形態における負荷接続状態検出回路の構成図である。 図６は、本発明の第３の実施の形態における負荷接続状態検出回路の構成図である。 図７は、従来のスピーカ駆動集積回路の構成図である。
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
（第１の実施の形態）
[音響システムの構成]
図１は、本発明の第１の実施の形態に係るスピーカ駆動集積回路を用いた音響システムの構成を示した図である。なお、図１に示される音響システムは、デジタルビデオカメラ、デジタルスチルカメラ、携帯電話機、ノートパソコン、火災報知機等、スピーカを備えた携帯機器全般のことを指している。
スピーカ駆動集積回路２は、リチウムイオンバッテリ等の外部電源１０を電源として動作し、入力端子５に入力された音声信号を増幅して圧電スピーカ等のスピーカ１を駆動する装置である。スピーカ駆動集積回路２は、かかる機能を実現するための構成として、増幅回路８と、スイッチング電源回路９と、スタンバイ回路１４と、負荷接続状態検出回路１５とを備えている。なお、スピーカ駆動集積回路２は、自身の端子として、外部電源１０と接続される電源端子３及びＧＮＤ端子４と、音声信号が入力される入力端子５と、スピーカ１の＋側端子と接続される非反転出力端子６と、スピーカ１の−側端子と接続される反転出力端子７と、を有する。さらに、スピーカ駆動集積回路２は、負荷接続状態の検出結果を示した出力電圧Ｖ１１を外部に出力する通知端子１１と、負荷接続状態検出回路１５を起動するための起動電圧Ｖ１２が印加される起動端子１２と、後述のスタンバイ状態を設定するためのスタンバイ電圧Ｖ１３が印加されるスタンバイ端子１３とを有する。
増幅回路８は、入力端子５に入力された音声信号を増幅する回路であり、所謂ＢＴＬ（Bridged Trans Less）接続方式を採用している。ＢＴＬ接続方式とは、２個のステレオアンプの各出力をブリッジ接続して、１個のステレオアンプよりも理論上２倍の出力電圧が得られる接続方式のことである。また、増幅回路８は、自身の出力をハイインピーダンス状態（電気的に絶縁された状態）に切り替える設定が可能である。
スイッチング電源回路９は、ＰＷＭ（Pulse Width Modulation）方式に基づいて、外部電源１０から供給される入力電圧（例えば３Ｖ）を、スピーカ１を駆動させるのに必要な昇圧電圧（例えば６〜３０Ｖ）にまで昇圧するように構成されている。なお、スイッチング電源回路９において生成された昇圧電圧は増幅回路８に供給される。
スピーカ１は、増幅回路８からの出力電圧が、自身が具備する振動子（圧電素子等）の両端子に印加されることによって、当該振動子が振動して出音する。
スタンバイ回路１４は、スタンバイ端子１３に極性を問わないスタンバイ電圧が印加された場合には、スイッチング電源回路９及び増幅回路８を動作状態（オン）から非動作状態（オフ）に切り替え、かつ非反転出力端子６及び反転出力端子７を通常の動作状態からハイインピーダンス状態（ミュート状態とも呼ばれる）に切り替えるように構成されている。
なお、非反転出力端子６及び反転出力端子７の両方がハイインピーダンス状態に設定されることにより、スピーカ駆動集積回路２の内部（負荷検出回路１５は除く）に消費電流が殆ど流れなくなる。以下では、スイッチング電源回路９及び増幅回路８が非動作状態となり、かつ非反転出力端子６及び反転出力端子７の両方がハイインピーダンス状態となることをスタンバイ状態と呼ぶこととする。
負荷接続状態検出回路１５は、スタンバイ端子１３にスタンバイ電圧が印加されてスピーカ駆動集積回路２がスタンバイ状態となり、かつ起動端子１２に起動電圧Ｖ１２が印加された場合には、スピーカ１の接続状態（正常、オープン又はショート）の検出が可能な状態となる。そして、負荷接続状態検出回路１５は、スピーカ１の接続状態の検出結果を示した出力電圧Ｖ１１を生成して、その出力電圧Ｖ１１を通知端子１１から外部に出力する。
[スピーカ駆動集積回路の構成]
図２は、本発明の第１の実施の形態におけるスピーカ駆動集積回路２（特に、負荷接続状態検出回路１５）の構成を示した図である。
増幅回路８は、上記のとおりＢＴＬ接続方式に基づき、入力端子５に入力された音声信号を増幅する増幅器８１（本発明における第１の増幅器）と、当該音声信号の位相を反転させる位相反転器８０と、位相反転器８０の出力を増幅する増幅器８２（本発明における第２の増幅器）と、を有する。なお、増幅器８１の出力端子は非反転出力端子６と接続されるとともに、増幅器８２の出力端子は反転出力端子７と接続される。また、増幅器８１、８２は、例えば、差動増幅器で構成されている場合には、増幅器８１、８２の両方の出力段に設けられた出力トランジスタを強制的にオフさせることにより、ハイインピーダンス状態を設定することができる。
スタンバイ回路１４は、スタンバイ端子１３にスタンバイ電圧が印加された時、上記のスタンバイ状態を成立させるための信号を出力する。例えば、ゲート電極にスタンバイ電圧が印加された時、スタンバイ回路１４はスイッチング電源回路９を停止するとともに、増幅器８１、８２側においてもスイッチング電源回路９から増幅器８１、８２への昇圧電圧の供給を直接的に停止することによりスタンバイ状態を成立させる。あるいは、スタンバイ回路１４は、図５に示すスイッチ回路１６のように、ゲート電極にスタンバイ電圧が印加される時にオンするＮＭＯＳトランジスタを備え、当該ＮＭＯＳトランジスタがオンした時に増幅器８１、８２の両方の出力段に設けられた出力トランジスタを強制的にオフさせるように構成されてもよい。
負荷接続状態検出回路１５は、そのソース電極が電源端子３とスイッチング電源回路９との間の電源ライン３０と接続され、そのドレイン電極が電流制限抵抗１０３を介して非反転出力端子６と接続され、かつそのゲート電極がＮＯＴゲート１０６を介して起動端子１２と接続されたＰＭＯＳトランジスタ１０１（本発明における第１のトランジスタ）と、そのドレイン電極が反転出力端子７と接続され、そのソース電極がＧＮＤ端子４と接続され、かつそのゲート電極が起動端子１２と接続されたＮＭＯＳトランジスタ１０２（本発明における第２のトランジスタ）と、そのドレイン電極が電流制限抵抗１０４を介して非反転出力端子６及び電流制限抵抗１０３と接続され、そのソース電極がＧＮＤ端子４と接続され、かつそのゲート電極がＮＯＴゲート１０６を介して起動端子１２と接続されたＮＭＯＳトランジスタ１０５と、を有する。
上記の構成により、起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加されなければ、ＮＭＯＳトランジスタ１０５がオンとなり、ＰＭＯＳトランジスタ１０１及びＮＭＯＳトランジスタ１０２がオフとなる。これにより、非反転出力端子６は、電流制限抵抗１０４、ＮＭＯＳトランジスタ１０５を介してＧＮＤ電位又はそれに近い電位にショートされてしまい、後述のオープン検出用比較器１０７及びショート検出用比較器１０９による非反転出力端子６の電圧Ｖ６に基づく負荷接続状態（正常、オープン又はショート）の検出が不可能な状態となる。逆に言えば、この場合、スピーカ１の駆動が可能な状態となる。
一方、起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加されると、ＰＭＯＳトランジスタ１０１及びＮＭＯＳトランジスタ１０２がオンとなり、ＮＭＯＳトランジスタ１０５がオフとなる。これにより、非反転出力端子６がＰＭＯＳトランジスタ１０１、電流制限抵抗１０３を介して電源端子３と接続されるとともに、反転出力端子７がＮＭＯＳトランジスタ１０２を介してＧＮＤ端子４と接続される。この結果、電源端子３からＰＭＯＳトランジスタ１０１、電流制限抵抗１０３を介して非反転出力端子６に向けて電流が流れ込む回路状態となり、この結果、後述のオープン検出用比較器１０７及びショート検出用比較器１０９による非反転出力端子６の電圧Ｖ６に基づく負荷接続状態（正常、オープン又はショート）の検出が可能となる。
さらに、負荷接続状態検出回路１５は、差動増幅器を用いて構成されたオープン検出用比較器１０７と、同様に差動増幅器を用いて構成されたショート検出用比較器１０９と、オープン閾値電圧Ｖ１０８を生成するリファレンス電源１０８と、ショート閾値電圧Ｖ１１０を生成するリファレンス電源１１０と、ＯＲゲート１１１と、を有する。なお、本実施の形態では、オープン検出用比較器１０７の非反転入力端子とショート検出用比較器１０９の反転入力端子が電流制限抵抗１０４を介して非反転出力端子６と接続され、オープン検出用比較器１０７の反転入力端子がリファレンス電源１０８の＋側と接続され、ショート検出用比較器１０９の非反転入力端子がリファレンス電源１０９の＋側と接続されている。
つまり、オープン検出用比較器１０７は、非反転出力端子６の電圧Ｖ６（正確には、電流制限抵抗１０４の他端とＧＮＤと間の電圧）がリファレンス電源１０８のオープン閾値電圧Ｖ１０８を上回ればＨｉｇｈレベルの電圧を出力し、当該電圧Ｖ６がリファレンス電源１０８のオープン閾値電圧Ｖ１０８を下回ればＬｏｗレベルの電圧を出力する。従って、オープン検出用比較器１０７がＨｉｇｈレベルの電圧を出力することは、負荷接続状態としてオープンが検出されたことを意味する。
また、ショート検出用比較器１０９は、非反転出力端子６の電圧Ｖ６がリファレンス電源１１０のショート閾値電圧Ｖ１１０を上回ればＬｏｗレベルの電圧を出力し、当該電圧Ｖ６がリファレンス電源１１０のショート閾値電圧Ｖ１１０を下回ればＨｉｇｈレベルの電圧を出力する。従って、ショート検出用比較器１０９がＨｉｇｈレベルの電圧を出力することは、ショート検出されたことを意味する。
ＯＲゲート１１１は、オープン検出用比較器１０７、ショート検出用比較器１０９の各出力が入力されて、それらの論理和を通知端子１１から出力する。よって、ＯＲゲート１１１の出力電圧Ｖ１１がＬｏｗレベルの電圧の場合には、スピーカ１が正常に接続されていることを意味し、ＯＲゲート１１１の出力電圧Ｖ１１がＨｉｇｈレベルの電圧の場合には、スピーカ１の接続状態としてオープン又はショートが検出されたことを意味する。
ところで、負荷接続状態検出回路１５が非動作状態であり、かつスイッチング電源回路９と増幅回路８とが動作している時、非反転出力端子６の電圧Ｖ６は、音声信号の電圧レベルに応じてダイナミックに変化し、最大でスイッチング電源回路９の昇圧電圧となる。例えば、電源端子３は３Ｖの場合、非反転出力端子６の電圧Ｖ６は最大で６〜３０Ｖとなる。このため、負荷接続状態検出回路１５の内部素子の耐圧を超えないようにするため、次のような２つの保護対策が必要となる。
１つ目の保護対策として、スピーカ１駆動時（負荷接続状態の非検出時）におけるオープン検出用比較器１０７及びショート検出用比較器１０９の保護用に、電流制限抵抗１０４（本発明における第２の電流制限抵抗）及びＮＭＯＳトランジスタ１０５（本発明における保護回路）が設けられている。詳述すると、負荷接続状態検出回路１５が非動作状態のときには、オープン検出用比較器１０７及びショート検出用比較器１０９への入力端子をＮＭＯＳトランジスタ１０５を介してＧＮＤ端子４のＧＮＤ電位又はそれに近い電位にショートし、かつ電流制限抵抗１０４によってオープン検出用比較器１０７及びショート検出用比較器１０９へと入力される電流に制限をかける。なお、オープン検出用比較器１０７及びショート検出用比較器１０９の入力端子の電圧は、当該入力端子の耐圧以下の電圧であればよく、上記のとおりＧＮＤ電位にショートすることに限定されない。一般的に、作動増幅器を構成するトランジスタのゲート耐圧はドレイン耐圧より低いので、上記の対策が必要となる。
２つ目の保護対策として、スピーカ１駆動停止時（負荷接続状態の検出時）におけるＰＭＯＳトランジスタ１０１の保護用に、電流制限抵抗１０３（本発明における第１の電流制限抵抗）が設けられている。詳述すると、ＰＭＯＳトランジスタ１０１と電流制限抵抗１０３との間の信号ラインにおいては、ＰＭＯＳトランジスタ１０１の寄生ダイオードと電流制限抵抗１０３とにより当該信号ラインに流れる電流を制限することにより、ＰＭＯＳトランジスタ１０１の破壊を防止する。
[負荷接続状態検出回路のタイミング波形図]
図３Ａ〜図３Ｃに負荷接続状態検出回路１５のタイミング波形図の一例を示す。なお、図３Ａは、スピーカ１と非反転出力端子６及び反転出力端子７との間が正常に接続されている場合のタイミング波形図を示し、図３Ｂは、スピーカ１の端子に対し非反転出力端子６又は反転出力端子７がオープン（接続が外れている）の場合のタイミング波形図を示し、図３Ｃは、スピーカ１自体がショートした場合や、非反転出力端子６と反転出力端子７とが半田ブリッジ等でショートした場合のタイミング波形図を示している。
以下では、図３Ａに示された負荷接続状態検出回路１５の正常時のタイミング波形について説明する。なお、図３Ａの時刻ｔａ、ｔｂ、ｔｃ、ｔｄの順に時間が進行しているものとする。
起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加される時刻ｔａから時刻ｔｄまでの間は、負荷接続状態検出回路１５の動作期間となっている。この負荷接続状態検出回路１５の動作期間（時刻ｔａ〜時刻ｔｄ）において、正常時の非反転出力端子６の電圧Ｖ６の波形軌跡は、緩やかな上昇カーブを示しており、時刻ｔｂにおいてショート閾値電圧Ｖ１１０を上回り、時刻ｔｃにおいてオープン閾値電圧Ｖ１０８を上回る。これは、例えばスピーカ１が圧電スピーカである場合には、正常時の非反転出力端子６の電圧Ｖ６は圧電振動子の容量を充電する充電曲線を描くからである。
時刻ｔａから時刻ｔｂまでの間では、非反転出力端子６の電圧Ｖ６がオープン閾値電圧Ｖ１０８はもとよりショート閾値電圧Ｖ１１０を下回っており、ショート検出用比較器１０９の出力がＨｉｇｈレベルの電圧であり、オープン検出用比較器１０７の出力がＬｏｗレベルの電圧である。従って、負荷接続状態検出回路１５（正確にはＯＲゲート１１１）の出力電圧Ｖ１１は、Ｈｉｇｈレベルの電圧である。
時刻ｔｂから時刻ｔｃまでの間では、非反転出力端子６の電圧Ｖ６がショート閾値電圧Ｖ１１０からオープン閾値電圧Ｖ１０８までの範囲内にあるため、オープン検出用比較器１０７、ショート検出用比較器１０９の各出力は共にＬｏｗレベルの電圧である。従って、負荷接続状態検出回路１５の出力電圧Ｖ１１は、Ｌｏｗレベルの電圧である。
時刻ｔｃから時刻ｔｄまでの間では、非反転出力端子６の電圧Ｖ６がショート閾値電圧Ｖ１１０はもとよりオープン閾値電圧Ｖ１０８を上回るため、ショート検出用比較器１０９の出力がＬｏｗレベルの電圧であり、オープン検出用比較器１０７の出力がＨｉｇｈレベルの電圧である。従って、負荷接続状態検出回路１５の出力電圧Ｖ１１は、Ｈｉｇｈレベルの電圧である。
上記のような時刻ｔａ〜ｔｄまでの負荷接続状態検出回路１５の出力電圧Ｖ１１の波形が、正常時の波形であって、オープン又はショートを検出するための基準となる波形となる。
つぎに、図３Ｂに示された負荷接続状態検出回路１５のオープン時のタイミング波形について説明する。図３Ｂにおいて、同図中の時刻ｔａ、ｔｂ’、ｔｃ、ｔｄの順に時間が進行しており、同図中の時刻ｔａ、ｔｃ、ｔｄは図３Ａの波形図と同じタイミングである。
起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加される時刻ｔａから時刻ｔｄまでの間は、負荷接続状態検出回路１５の動作期間となっている。この負荷接続状態検出回路１５の動作期間（時刻ｔａ〜時刻ｔｄ）において、オープン時の非反転出力端子６の電圧Ｖ６は、図３Ａに示された正常時の電圧Ｖ６と比べて、瞬時に立ち上がる波形軌跡となっている。なお、非反転出力端子６の電圧Ｖ６は、時刻ｔａから直ぐにショート閾値電圧Ｖ１１０（図示せず）を上回り、時刻ｔｂ’においてオープン閾値電圧Ｖ１０８を上回る。なお、時刻ｔｂ’は時刻ｔｂよりも前のタイミングである。
時刻ｔａから時刻ｔｂ’までの間では、非反転出力端子６の電圧Ｖ６がショート閾値電圧Ｖ１１０を上回り、かつオープン閾値電圧Ｖ１０８を下回るので、ショート検出用比較器１０９及びオープン検出用比較器１０７の各出力が共にＬｏｗレベルの電圧である。従って、負荷接続状態検出回路１５の出力電圧Ｖ１１は、Ｌｏｗレベルの電圧である。
時刻ｔｂから時刻ｔｄまでの間では、非反転出力端子６の電圧Ｖ６がショート閾値電圧Ｖ１１０はもとよりオープン閾値電圧Ｖ１０８を上回るので、ショート検出用比較器１０９の出力はＬｏｗレベルの電圧であり、かつオープン検出用比較器１０７の出力はＨｉｇｈレベルの電圧である。従って、負荷接続状態検出回路１５の出力電圧Ｖ１１は、Ｈｉｇｈレベルの電圧である。
上記のとおり、図３Ｂに示されたオープン時の出力電圧Ｖ１１は、図３Ａに示された正常時の出力電圧Ｖ１１の波形と比べると、起動電圧Ｖ１２の立ち上がり後の短い期間（時刻ｔａ〜ｔｂ’）においてＬｏｗレベルとなり、その期間の経過後から起動電圧Ｖ１２が立ち下がるまでの期間（時刻ｔｂ〜時刻ｔｄ）においてＨｉｇｈレベルとなっている点が相違する。換言すると、正常時の出力電圧Ｖ１１の波形は、オープン時の出力電圧Ｖ１１の波形と比べると、非反転出力端子６の電圧Ｖ６がショート閾値電圧Ｖ１１０からオープン閾値電圧Ｖ１０８までの範囲内であるとき、Ｌｏｗレベルとなっている点が明らかに相違する。これらの正常時とオープン時との出力電圧Ｖ１１の波形の相違点に基づいて、負荷接続状態としてオープンを検出することができる。
つぎに、図３Ｃに示された負荷接続状態検出回路１５のショート時のタイミング波形について説明する。なお、同図中の時刻ｔａ、ｔｄの順に時間が進行しており、同図中の時刻ｔａ、ｔｄは図３Ａの波形図と同じタイミングである。
起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加される時刻ｔａから時刻ｔｄまでの間は、負荷接続状態検出回路１５の動作期間となっている。この負荷接続状態検出回路１５の動作期間（時刻ｔａ〜時刻ｔｄ）において、非反転出力端子６の電圧Ｖ６の波形は、立ち上がらず、ショート閾値電圧Ｖ１１０を上回ることはない。
時刻ｔａから時刻ｔｄまでの間では、非反転出力端子６の電圧Ｖ６がオープン閾値電圧Ｖ１０８はもとよりショート閾値電圧Ｖ１１０を下回るので、ショート検出用比較器１０９の出力がＨｉｇｈレベルの電圧であり、オープン検出用比較器１０７の出力がＬｏｗレベルの電圧である。従って、負荷接続状態検出回路１５（正確にはＯＲゲート１１１）の出力電圧Ｖ１１は、Ｈｉｇｈレベルの電圧である。
上記のとおり、図３Ｃに示されたショート時の出力電圧Ｖ１１は、図３Ａに示された正常時の出力電圧Ｖ１１の波形と比べると、起動電圧Ｖ１２の立ち上がり後から立ち下がるまでの期間（時刻ｔｂ〜時刻ｔｄ）においてＨｉｇｈレベルとなっている点が相違する。換言すると、正常時の出力電圧Ｖ１１の波形は、ショート時の出力電圧Ｖ１１の波形と比べると、非反転出力端子６の電圧Ｖ６がショート閾値電圧Ｖ１１０からオープン閾値電圧Ｖ１０８までの範囲内であるとき、Ｌｏｗレベルとなっている点が明らかに相違する。この正常時とショート時との出力電圧Ｖ１１の波形の相違に基づいて、負荷接続状態としてショートを検出することができる。また、図３に示されたオープン時の出力電圧Ｖ１１の波形と比べると、起動電圧Ｖ１２の立ち上がり後から直ぐにＨｉｇｈレベルとなる点が相違する。このオープン時とショート時との波形の相違点に基づいて、オープン又はショートを区別して検出することもできる。
以上、本実施の形態によれば、スピーカ１の接続状態（正常、オープン又はショート）に応じた非反転出力端子６の電圧Ｖ６の特性上の相違に基づいて、スピーカ１の接続状態（正常、オープン又はショート）の検出を可能としている。
但し、スピーカ１の接続状態として正常、オープン又はショートを確実に区別して検出するためには、スピーカ１の接続状態に応じた出力電圧Ｖ１１の相違が確実に検出可能なタイミング（以下、負荷接続状態検出タイミングと呼ぶ）が適切に設定される必要がある。そこで、図３Ａに示された正常時の出力電圧Ｖ１１の波形図は、図３Ｂ、図３Ｃに示されたオープン又はショート時の出力電圧Ｖ１１の波形図と比べると、非反転出力端子６の電圧Ｖ６がショート閾値電圧Ｖ１１０からオープン閾値電圧Ｖ１０８までの範囲内であるときにＬｏｗレベルとなる点に着目する。つまり、負荷接続状態検出タイミングとしては、図３Ａに示された正常時の出力電圧Ｖ１１がＬｏｗレベルの期間（時刻ｔｂ〜時刻ｔｃ）以内に設定するものとする。
[変形例]
スピーカ駆動集積回路２を構成する上記のＭＯＳトランジスタの一部又は全部をバイポーラトランジスタに置き換えて混成集積回路であってもよい。
ＯＲゲート１１１の代わりにＮＯＲゲートを用いてもよい。なお、この場合、図３Ａ〜図３Ｃに示された負荷接続状態検出回路１５の出力電圧Ｖ１１の波形が反転することは言うまでもない。
オープン検出用比較器１０７及びショート検出用比較器１０９の保護回路としてＮＭＯＳトランジスタ１０５の代わりに後述のクランプ回路１７を用いても良い。
負荷接続状態検出回路１５の動作期間は、起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２を印加（アクティブＨｉｇｈ）することにより設定されているが、逆に、Ｌｏｗレベルの起動電圧Ｖ１２を印加（アクティブＬｏｗ）することにより設定されてもよい。
負荷接続状態検出回路１５の出力電圧Ｖ１１は、オープン検出用比較器１０７とショート検出用比較器１０９との各出力の論理和として一の通知端子１１から出力されているが、オープン検出用比較器１０７及びショート検出用比較器１０９の各出力それぞれに出力端子が設けられてもよい。これにより、ユーザは、負荷接続状態検出回路１５によるオープン及び／又はショートの検出を容易に把握することができる。
スピーカ１には極性が存在しない為、図１に示される非反転出力端子６と反転出力端子７とが逆の位置であってもよい。
以上、本発明の第１の実施の形態によれば、増幅回路８の出力をハイインピーダンス状態としてスピーカ１の駆動を停止した上で、スピーカ１駆動用の外部電源１９の有効活用（監視用の電圧Ｖ６を外部電源１０により生成する）してスピーカ１の接続状態（正常、オープン又はショート）を検出して外部に通知することができる。また、かかる負荷接続状態を検出するための負荷接続状態検出回路１５を増幅回路８及びスイッチング電源回路９と併せて単一のＩＣに集積化したので、自身が搭載される携帯機器の小型化、軽量化を図ることができる。
また、負荷接続状態を検出するタイミングに応じて負荷接続状態検出回路１５を起動させることができ、スピーカ１の駆動停止時における集積回路全体の消費電力を抑制することができる。
また、本実施の形態の音響システムにおいては、スタンバイ状態の時には増幅回路８に加えてスイッチング電源回路９を立ち上げない（動作状態とはしない）ので、その立ち上げに要する時間の分、負荷接続状態の瞬時の検出が可能となる。
また、２つのトランジスタ（ＰＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２）と、２つの比較器（オープン検出用比較器１０７、ショート検出用比較器１０９）とによる少ない部品数に基づいて、実装面積、コスト等の削減を図って集積化を実現でき、ひいては自身が搭載される携帯機器の小型化、軽量化を図ることができる。
また、スピーカ１の駆動時（起動電圧Ｖ１２の非印加時）には、保護回路（ＮＭＯＳトランジスタ１０５等）及び電流制限抵抗１０４によってオープン検出用比較器及びショート検出用比較器を適切に保護することができる。また、負荷接続状態検出時（起動電圧Ｖ１２の印加時）にはＰＭＯＳトランジスタ１０１の寄生ダイオードと電流制限抵抗１０３とによってＰＭＯＳトランジスタ１０１を適切に保護することができる。
（第２の実施の形態）
[音響システムの構成]
図４は、本発明の第２の実施の形態に係るスピーカ駆動集積回路を用いた音響システムの構成を示した図である。
図４に示した第２の実施の形態に係るスピーカ駆動集積回路２が図１に示した第１の実施の形態に係るスピーカ駆動集積回路２と相違する点は、スタンバイ端子１３及びスタンバイ回路１４を省略して、新たにスタンバイ状態を実現するためのスイッチ回路１６が設けられた点にある。その他の構成要素は、図１に示したスピーカ駆動集積回路２の構成と同様である。
なお、図４に示すスピーカ駆動集積回路２において、スイッチ回路１６専用の端子が設けられていない。負荷接続状態検出回路１５及びスイッチ回路１６は、起動端子１２を互いに兼用して用いている。つまり、起動端子１２に起動電圧Ｖ１２が印加された場合、スイッチ回路１６は、スピーカ１の接続状態（正常、オープン又はショート）の検出を可能な状態に設定するとともに、増幅回路８の非反転出力端子６及び反転出力端子７の両方をハイインピーダンス状態に切り替えるように構成されている。なお、スイッチ回路１５の詳細について次のスピーカ駆動集積回路の構成において説明する。
[スピーカ駆動集積回路の構成]
図５は、図４に示した本発明の第２の実施の形態に係るスピーカ駆動集積回路２（特に、負荷接続状態検出回路１５）の構成を示した図である。
図５に示した第２の実施の形態における負荷接続状態検出回路１５は、図２に示した第１の実施の形態における負荷接続状態検出回路１５と比べると、ＮＯＴゲート１０６が省略されて、同一特性のＰＭＯＳトランジスタ１０１、１０１’（本発明における第１のトランジスタ対）によるカレントミラー回路１９が設けられた点と、ＮＭＯＳトランジスタ１０５が省略されて、クランプ回路１７が設けられた点とにおいて相違している。また、上記のとおり、第２の実施の形態に係るスピーカ駆動集積回路２においては、スイッチ回路１５が新たに設けられている。そこで、以下では、これらの相違点を中心に説明する。
カレントミラー回路１９は、ＰＭＯＳトランジスタ１０１、１０１’によって構成されている。なお、ＰＭＯＳトランジスタ１０１は、そのソース電極がスイッチング電源回路９の出力と接続され、そのドレイン電極が非反転出力端子６と接続され、かつそのゲート電極がＰＭＯＳトランジスタ１０１’のゲート電極と接続されている。ＰＭＯＳトランジスタ１０１’は、そのソース電極がスイッチング電源回路９の出力と接続され、かつそのドレイン電極がＧＮＤ端子４と接続されている。また、ＰＭＯＳトランジスタ１０１’は、そのゲート電極とそのドレイン電極とがダイオード接続（短絡）されている。
なお、ＰＭＯＳトランジスタ１０１’のドレイン電極とＧＮＤ端子４との間には、抵抗１１４とＮＭＯＳトランジスタ１１５とが配置されている。ＮＭＯＳトランジスタ１１５のゲート電極は起動端子１２と接続されており、起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加される時、ＮＭＯＳトランジスタ１１５はオンする。なお、起動端子１２は図２と同様にＮＭＯＳトランジスタ１０２とも接続されている。
カレントミラー回路１９は、上記の構成により、ＮＭＯＳトランジスタ１１５がオンのときにスイッチング電源回路９の昇圧電圧を電源として動作し、ＰＭＯＳトランジスタ１０１’のソース電流とＰＭＯＳトランジスタ１０１のソース電流とを略等しくする。
クランプ回路１７は、オープン検出用比較器１０７及びショート検出用比較器１０９の入力をその耐圧以下にクランプするものである。クランプ回路１７は、図２に示すＮＭＯＳトランジスタ１０５の代わりに設けられており、ＮＭＯＳトランジスタ１０５の配置と同様に、電流制限抵抗１０４を介して非反転出力端子６とＧＮＤ端子４との間に設けられている。なお、図５に示す例では、クランプ回路１７は、複数のダイオードを直列接続して構成されており、オープン検出用比較器１０７及びショート検出用比較器１０９の入力を複数のダイオードそれぞれの順方向電圧を総合した電圧にクランプする。勿論、クランプ回路１７は、複数のダイオードを用いた構成に限られず、例えば、ダイオード接続された複数のトランジスタを直列接続して構成してもよい。
スイッチ回路１６は、起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加された時、増幅回路８の非反転出力端子６及び反転出力端子７を通常状態からハイインピーダンス状態に切り替えるように構成されている。図５に示す例では、スイッチ回路１６は、そのドレイン電極が増幅回路８と接続され、そのソース電極がＧＮＤ端子４と接続され、かつそのゲート電極が起動端子１２と接続されたＮＭＯＳトランジスタ１１６により構成されている。従って、起動端子１２にＨｉｇｈレベルの起動電圧が印加された時、ＮＭＯＳトランジスタ１１６がオンし、増幅器８１、８２の両方の出力段のトランジスタをオフさせることにより、非反転出力端子６及び反転出力端子７を通常状態からハイインピーダンス状態に切り替える。
[負荷接続状態検出回路の動作]
起動端子１２に起動電圧Ｖ１２が印加されなければ、カレントミラー回路１９が動作しないのでＰＭＯＳトランジスタ１０１がオフとなり、かつＮＭＯＳトランジスタ１０２及びＮＭＯＳトランジスタ１０５がオフとなる。これにより、非反転出力端子６は、電流制限抵抗１０４、クランプ回路１７を介してＧＮＤ電位に近い電圧にショートされてしまい、オープン検出用比較器１０７、ショート検出用比較器１０９による非反転出力端子６の電圧Ｖ６に基づく負荷接続状態（正常、オープン又はショート）の検出が不可能な状態となる。逆に言えば、この場合、スピーカ１の駆動が可能な状態となる。
一方、起動端子１２に起動電圧Ｖ１２が印加されると、カレントミラー回路１９の動作に伴ってＰＭＯＳトランジスタ１０１がオンとなり、かつＮＭＯＳトランジスタ１０２及びＮＭＯＳトランジスタ１１５がオンとなる。これにより、非反転出力端子６がＰＭＯＳトランジスタ１０１を介してスイッチング電源回路９の出力と接続されるとともに、反転出力端子７がＮＭＯＳトランジスタ１０２を介してＧＮＤ端子４と接続される。また、ＮＭＯＳトランジスタ１１５のオンに伴って、カレントミラー回路１９がスイッチング電源回路９を電源として動作し、スイッチング電源回路９からＰＭＯＳトランジスタ１０１を介して非反転出力端子６に向けて電流が流れ込む回路状態となる。なお、非反転出力端子６に流れ込む電流は、抵抗１１４及びＮＭＯＳトランジスタ１１５によって制限される。この結果、オープン検出用比較器１０７及びショート検出用比較器１０９による非反転出力端子６の電圧Ｖ６に基づく負荷接続状態（正常、オープン又はショート）の検出が可能な状態となる。
なお、第２の実施の形態における負荷接続状態検出回路１５のタイミング波形図は、第１の実施の形態の負荷接続状態検出回路１５のタイミング波形図（図３Ａ、図３Ｂ、図３Ｃ）と同様であるので、その説明を省略する。また、第２の実施の形態についても第１の実施の形態と同様の変形例が考えられる。
以上、本発明の第２の実施の形態によれば、本発明の第１の実施の形態と同様の効果が得られる。例えば、カレントミラー回路１９と、１つのトランジスタ（ＮＭＯＳトランジスタ１０２）と、２つの比較器（オープン検出用比較器１０７、ショート検出用比較器１０９）とによる少ない部品数に基づいて、実装面積、コスト等の削減を図って集積化を実現でき、ひいては自身が搭載される携帯機器の小型化、軽量化を図ることができる。
また、負荷接続状態検出回路１５を起動させる外部指令（起動電圧）を入力するための入力端子と、増幅回路の出力をハイインピーダンス状態に設定する外部指令（スタンバイ電圧）を入力するための入力端子を、上記の一の起動端子１２で共用化することができる。これにより、スピーカ駆動集積回路２の更なる小型化を実現できる。
また、スピーカ１の駆動時（起動電圧Ｖ１２の非印加時）には、保護回路（クランプ回路１７）及び電流制限抵抗１０４（第２の電流制限抵抗）によってオープン検出用比較器１０７及びショート検出用比較器１０９を適切に保護することができる。また、負荷接続状態検出時（起動電圧Ｖ１２の印加時）には電流制限抵抗１１４（第１の電流制限抵抗）によってカレントミラー回路１９を適切に保護することができる。
（第３の実施の形態）
[音響システムの構成]
本発明の第３の実施の形態に係るスピーカ駆動集積回路を用いた音響システムの構成は、本発明の第２の実施の形態の場合の音響システムの構成（図４）と同様であるので、その説明を省略する。
[スピーカ駆動集積回路の構成]
図６は、本発明の第３の実施の形態に係るスピーカ駆動集積回路２（特に、負荷接続状態検出回路１５）の構成を示した図である。
図６に示す第３の実施の形態に係るスピーカ駆動集積回路２は、図５に示した第２の実施の形態に係るスピーカ駆動集積回路２をベースとしている。但し、図５に示したカレントミラー回路１９の構成をとらず、起動端子１２にＨｉｇｈレベルの起動電圧Ｖ１２が印加された時、スイッチング電源回路９からＰＭＯＳトランジスタ１０１、電流制限抵抗１０３を介して非反転出力端子６に電流が流れ込む点が相違する。また、ＰＭＯＳトランジスタ１０１のゲート電極を駆動するためにＮＯＴゲート１０６が設けられている。つまり、ＰＭＯＳトランジスタ１０１は、そのソース電極がスイッチング電源回路９の出力と接続され、そのドレイン電極が電流制限抵抗１０３を介して非反転出力端子６と接続され、かつそのゲート電極がＮＯＴゲート１０６を介して起動端子１２と接続されている。
また、第３の実施の形態に係るスピーカ駆動集積回路２においては、ＰＭＯＳトランジスタ１０１を保護するために、ＮＯＴゲート１０６と起動端子１２との間に、レベルシフト回路１８が設けられている。レベルシフト回路１８は、ＰＭＯＳトランジスタ１０１を駆動する際に、ＰＭＯＳトランジスタ１０１のゲート電圧が所定電位となるようにレベルシフトするものである。これにより、ＰＭＯＳトランジスタ１０１が保護される。
[負荷接続状態検出回路の動作]
第３の実施の形態における負荷接続状態検出回路１５の動作については、第２の実施の形態における負荷接続状態検出回路１５の動作と同様であるため、その説明を省略する。また、第３の実施の形態における負荷接続状態検出回路１５のタイミング波形図は、第１の実施の形態の負荷接続状態検出回路１５のタイミング波形図（図３Ａ、図３Ｂ、図３Ｃ）と同様であるので、その説明を省略する。また、第３の実施の形態についても第１の実施の形態と同様の変形例が考えられる。
以上、本発明の第３の実施の形態によれば、本発明の第１の実施の形態と同様の効果が得られる。例えば、２つのトランジスタ（ＰＭＯＳトランジスタ１０１、ＮＭＯＳトランジスタ１０２）と、２つの比較器（オープン検出用比較器１０７、ショート検出用比較器１０９）とによる少ない部品数に基づいて、実装面積、コスト等の削減を図って集積化を実現でき、ひいては自身が搭載される携帯機器の小型化、軽量化を図ることができる。
また、スピーカ１の駆動時（起動電圧Ｖ１２の非印加時）には保護回路（クランプ回路１７等）及び電流制限抵抗１０４（第２の電流制限抵抗）によってオープン検出用比較器１０７及びショート検出用比較器１０９を適切に保護することができる。また、負荷接続状態検出時（起動電圧Ｖ１２の印加時）にはＰＭＯＳトランジスタ１０１の寄生ダイオードと電流制限抵抗１０３とによってＰＭＯＳトランジスタ１０１を適切に保護することができる。
なお、上記では、スピーカ１の振動子（電気／音声変換素子）が容量性の素子である場合を例示したが、スピーカ１の振動子が誘導性の素子（例えば磁歪振動子）である場合には、非反転端子出力端子６を流れる電流を検出することにより、負荷接続状態（正常、オープン、ショート）検出することができる。この場合、正常であれば、電流は上昇カーブを描き、オープンであれば、電流は流れず、ショートであれば短絡電流が流れる。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施の形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
本発明は、スピーカの接続状態（正常、オープン又はショート）を検出して外部に通知するものであり、小型化、軽量化が図られる携帯機器に実装されるスピーカ駆動集積回路にとって有用である。
１ スピーカ
２ スピーカ駆動集積回路
３ 電源端子
４ ＧＮＤ端子
５ 入力端子
６ 非反転出力端子
７ 反転出力端子
８ 増幅回路
９ スイッチング電源回路
１０ 外部電源
１１ 通知端子
１２ 起動端子
１３ スタンバイ端子
１４ スタンバイ回路
１５ 負荷接続状態検出回路
１６ スイッチ回路
１７ クランプ回路
１８ レベルシフト回路
１０１ ＰＭＯＳトランジスタ
１０２ ＮＭＯＳトランジスタ
１０３ 電流制限抵抗
１０４ 電流制限抵抗
１０５ ＮＭＯＳトランジスタ
１０６ ＮＯＴゲート
１０７ オープン検出用比較器
１０８ リファレンス電源
１０９ ショート検出用比較器
１１０ リファレンス電源
１１１ ＯＲゲート
１１６ ＮＭＯＳトランジスタ

Claims (9)

  1. 外部電源と接続される電源端子及びＧＮＤ端子と、音声信号が入力される入力端子と、スピーカの両端と接続される２つの出力端子とを備えたスピーカ駆動集積回路であって、
    前記入力端子に入力された前記音声信号を増幅して前記２つの出力端子のうち一方の出力端子から出力する第１の増幅器と、前記音声信号を位相反転して当該位相反転した音声信号を増幅して他方の出力端子から出力する第２の増幅器とを備えており、非動作時に自身の出力側をハイインピーダンス状態に設定可能である増幅回路と、
    前記電源端子及びＧＮＤ端子と接続される前記外部電源の電圧を前記増幅回路の出力が前記スピーカの駆動に必要な所定電圧となるように昇圧するスイッチング電源回路と、
    前記増幅回路を動作状態と前記出力側がハイインピーダンス状態である非動作状態とに選択的に設定するスタンバイ回路と、
    前記スタンバイ回路によって前記増幅回路が出力側がハイインピーダンス状態である非動作状態に設定された時、前記外部電源から前記２つの出力端子のうちの一方の出力端子に向けて電流を流し込み、それにより当該一方の出力端子に出現する電圧又は電流に基づいて前記２つの出力端子に対する前記スピーカの負荷接続状態として正常、オープン及びショートのいずれの状態であるかを検出する負荷接続状態検出回路と、
    前記負荷接続状態検出回路による検出結果を示す信号を外部に出力する通知端子と、
    を有するスピーカ駆動集積回路。
  2. 請求項１に記載のスピーカ駆動集積回路であって、
    前記スタンバイ回路に対して前記増幅回路の前記非動作状態を指定するスタンバイ電圧が印加されるスタンバイ端子と、
    前記負荷接続状態検出回路を起動させる起動電圧が印加される起動端子とを備え、
    前記負荷接続状態検出回路は、前記起動端子に前記起動電圧が印加された時、前記負荷接続状態の検出を開始すべく前記外部電源から前記２つの出力端子のうちの一方の出力端子に向けて電流を流し込むように構成されている、スピーカ駆動集積回路。
  3. 請求項１に記載のスピーカ駆動集積回路であって、
    前記負荷接続状態検出回路を起動させる起動電圧が印加される起動端子を備え、
    前記負荷接続状態検出回路は、前記起動端子に前記起動電圧が印加された時、前記増幅回路の出力をハイインピーダンス状態に設定するとともに、前記負荷接続状態の検出を開始すべく前記外部電源から前記２つの出力端子のうちの一方の出力端子に向けて電流を流し込むように構成されている、スピーカ駆動集積回路。
  4. 請求項２又は３に記載のスピーカ駆動集積回路であって、
    前記負荷接続状態検出回路は、
    前記電源端子と前記２つの出力端子のうちの一方の出力端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第１のトランジスタと、
    前記２つの出力端子のうちの他方の出力端子と前記ＧＮＤ端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第２のトランジスタと、
    前記一方の出力端子の電圧とオープン閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記オープン閾値電圧を上回れば前記負荷接続状態としてオープンであることを検出するオープン検出用比較器と、
    前記一方の出力端子の電圧とショート閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記ショート閾値電圧を下回れば前記負荷接続状態としてショートであることを検出するショート検出用比較器と、
    を有するスピーカ駆動集積回路。
  5. 請求項４に記載のスピーカ駆動集積回路であって、
    前記起動端子に前記起動電圧が印加された時、前記第１のトランジスタに流れる電流を制限する第１の電流制限抵抗と、
    前記起動端子に前記起動電圧が印加されない時、前記一方の出力端子の電圧が供給される前記オープン検出用比較器及び前記ショート検出用比較器の各入力を、ＧＮＤ又は当該入力の耐圧以下の電位にショート又はクランプする保護回路と、
    前記起動端子に前記起動電圧が印加されない時、前記オープン検出用比較器及び前記ショート検出用比較器の各入力に向けて流れる電流を制限する第２の電流制限抵抗と、
    を有する、スピーカ駆動集積回路。
  6. 請求項２又は３に記載のスピーカ駆動集積回路であって、
    前記負荷接続状態検出回路は、
    第１のトランジスタ対により構成され、前記起動端子に前記起動電圧が印加された時に、前記スイッチング電源から前記２つの出力端子のうちの一方の出力端子に電流を流し込むカレントミラー回路と、
    前記２つの出力端子のうちの他方の出力端子と前記ＧＮＤ端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第２のトランジスタと、
    前記一方の出力端子の電圧とオープン閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記オープン閾値電圧を上回れば前記負荷接続状態としてオープンであることを検出するオープン検出用比較器と、
    前記一方の出力端子の電圧とショート閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記ショート閾値電圧を下回れば前記負荷接続状態としてショートであることを検出するショート検出用比較器と、
    を有するスピーカ駆動集積回路。
  7. 請求項６に記載のスピーカ駆動集積回路であって、
    前記起動端子に前記起動電圧が印加されない時、前記一方の出力端子の電圧が供給される前記オープン検出用比較器及び前記ショート検出用比較器の各入力を、ＧＮＤ又は当該入力の耐圧以下の電位にショート又はクランプする保護回路と、
    前記起動端子に前記起動電圧が印加されない時、前記オープン検出用比較器及び前記ショート検出用比較器の各入力に向けて流れる電流を制限する第１の電流制限抵抗と、
    前記起動端子に前記起動電圧が印加された時、前記カレントミラー回路に流れる電流を制限する第２の電流制限抵抗と、
    を有する、スピーカ駆動集積回路。
  8. 請求項３又は４に記載のスピーカ駆動集積回路であって、
    前記負荷接続状態検出回路は、
    前記スイッチング電源回路の出力と前記２つの出力端子のうちの一方の出力端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第１のトランジスタと、
    前記２つの出力端子のうちの他方の出力端子と前記ＧＮＤ端子との間に設けられ、前記起動端子に前記起動電圧が印加された時にオンする第２のトランジスタと、
    前記一方の出力端子の電圧とオープン閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記オープン閾値電圧を上回れば前記負荷接続状態としてオープンであることを検出するオープン検出用比較器と、
    前記一方の出力端子の電圧とショート閾値電圧とを比較して、前記起動端子に前記起動電圧が印加された後の所定期間内に、前記一方の出力端子の電圧が前記ショート閾値電圧を下回れば前記負荷接続状態としてショートであることを検出するショート検出用比較器と、
    を有するスピーカ駆動集積回路。
  9. 請求項８に記載のスピーカ駆動集積回路であって、
    前記起動端子に前記起動電圧が印加された時、前記第１のトランジスタに流れる電流を制限する第１の電流制限抵抗と、
    前記起動端子に前記起動電圧が印加されない時、前記一方の出力端子の電圧が供給される前記オープン検出用比較器及び前記ショート検出用比較器の各入力を、ＧＮＤ又は当該入力の耐圧以下の電位にショート又はクランプする保護回路と、
    前記起動端子に前記起動電圧が印加されない時、前記オープン検出用比較器及び前記ショート検出用比較器の各入力に向けて流れる電流を制限する第２の電流制限抵抗と、
    前記第１のトランジスタの制御電極に印加される制御電圧を所定電位にレベルシフトするレベルシフト回路と、
    を有する、スピーカ駆動集積回路。

JP2010045797A 2010-03-02 2010-03-02 スピーカ駆動集積回路 Pending JP2011182263A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010045797A JP2011182263A (ja) 2010-03-02 2010-03-02 スピーカ駆動集積回路
US13/033,929 US20110216920A1 (en) 2010-03-02 2011-02-24 Speaker drive integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010045797A JP2011182263A (ja) 2010-03-02 2010-03-02 スピーカ駆動集積回路

Publications (1)

Publication Number Publication Date
JP2011182263A true JP2011182263A (ja) 2011-09-15

Family

ID=44531366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010045797A Pending JP2011182263A (ja) 2010-03-02 2010-03-02 スピーカ駆動集積回路

Country Status (2)

Country Link
US (1) US20110216920A1 (ja)
JP (1) JP2011182263A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019180043A (ja) * 2018-03-30 2019-10-17 ローム株式会社 オーディオアンプ、それを用いたオーディオ出力装置および電子機器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101412711B1 (ko) * 2013-08-02 2014-08-06 (주)전전사 구내방송장치용 이상부하분석 처리방법 및 장치
FR3020231B1 (fr) * 2014-04-18 2016-05-06 Akoustic Arts Enceinte sonore unidirectionnelle
GB2560046A (en) 2017-02-27 2018-08-29 Cirrus Logic Int Semiconductor Ltd MEMS sensors
US20220317751A1 (en) * 2021-03-30 2022-10-06 Clilag GmbH International Method for energy delivery for modular energy system
CN115065245B (zh) * 2022-08-04 2022-12-16 深圳利普芯微电子有限公司 同步整流控制电路、芯片及开关电源

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815584A (en) * 1996-11-08 1998-09-29 Ford Motor Company Automatic detection of shorted loudspeakers in automotive audio systems
US6191723B1 (en) * 1999-07-22 2001-02-20 Fluke Corporation Fast capacitance measurement
TW487904B (en) * 2000-12-20 2002-05-21 Elan Microelectronics Corp Integrated voice synthesizer for automatically detecting speaker's connection status and the detection method therefor
AU2002358454A1 (en) * 2001-11-30 2003-06-10 Sonion A/S A high efficiency driver for miniature loudspeakers
JP4152374B2 (ja) * 2004-10-28 2008-09-17 松下電器産業株式会社 スピーカ駆動用増幅装置および音声出力装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019180043A (ja) * 2018-03-30 2019-10-17 ローム株式会社 オーディオアンプ、それを用いたオーディオ出力装置および電子機器
US10734955B2 (en) 2018-03-30 2020-08-04 Rohm Co., Ltd. Audio amplifier, audio output device including the same, and electronic apparatus
JP7100476B2 (ja) 2018-03-30 2022-07-13 ローム株式会社 オーディオアンプ、それを用いたオーディオ出力装置および電子機器

Also Published As

Publication number Publication date
US20110216920A1 (en) 2011-09-08

Similar Documents

Publication Publication Date Title
JP2011182263A (ja) スピーカ駆動集積回路
JP4152374B2 (ja) スピーカ駆動用増幅装置および音声出力装置
US8427804B2 (en) Power amplifier
US9461589B2 (en) Asymmetric H-bridge in a class D power amplifier
US9413312B2 (en) Real-time short-circuit detection
JP2008035596A (ja) 保護回路
JPWO2004010575A1 (ja) パワーアンプ装置
JP2019180043A (ja) オーディオアンプ、それを用いたオーディオ出力装置および電子機器
JP2003318658A (ja) ショック音防止回路
JP5094431B2 (ja) 電力増幅回路
TWI385887B (zh) 直流－直流轉換器的過電流保護裝置與方法
TWI387088B (zh) 靜電放電保護電路及靜電保護方法
JP2003318656A (ja) ショック音防止回路
US20090160428A1 (en) Overcurrent detection device
JP4066303B2 (ja) 過電流保護機能を有するスイッチングレギュレータおよびそれを用いた電子機器
US9130516B2 (en) POP noise suppression circuit and system
JP2007222000A (ja) 過電流保護機能を有するスイッチングレギュレータおよびそれを用いた電子機器
JP2004056254A (ja) パワーアンプ装置
JP2004282959A (ja) 電圧制御型駆動素子の駆動装置
JP2010206974A (ja) 電源システム及びその動作方法
JP2007164270A (ja) 電源装置及びこれを備えた電気機器
EP2341616B1 (en) Capacitive load driving amplifier
JP5150188B2 (ja) バックゲート切替回路、充電制御装置、電子機器
US11316508B2 (en) Detection and protection of short between power supplies in a Y-bridge driver
JP2004254021A (ja) 増幅器の保護方法及び、増幅器を備えた半導体装置