TWI387088B - 靜電放電保護電路及靜電保護方法 - Google Patents
靜電放電保護電路及靜電保護方法 Download PDFInfo
- Publication number
- TWI387088B TWI387088B TW098119355A TW98119355A TWI387088B TW I387088 B TWI387088 B TW I387088B TW 098119355 A TW098119355 A TW 098119355A TW 98119355 A TW98119355 A TW 98119355A TW I387088 B TWI387088 B TW I387088B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- coupled
- transient
- input signal
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/006—Calibration or setting of parameters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
本發明有關於靜電放電(electrostatic discharge,ESD)保護電路，更具體地，有關於可允許足夠時間來對靜電信號進行放電的靜電放電保護電路及其方法。
參考第1圖，第1圖為先前技術中靜電放電保護電路10的示意圖，靜電放電保護電路10用於保護積體裝置20以免受到靜電信號的損壞。靜電放電保護電路10包括低通濾波器11、反向器(inverter)12和放電電路13，其中低通濾波器11包括電阻器R和電容器C，反向器12包括PMOS電晶體Mpa和NMOS電晶體Mna，放電電路13包括NMOS電晶體Mnb。低通濾波器11、反向器12和放電電路13之間的連接如第1圖所示。並且第一焊接點14耦接第一端點N1
，第二焊接點15耦接第二端點N2
，第二端點N2
的電壓為Vgnd
。
參考第2圖，第2圖為第1圖所示先前技術中靜電放電保護電路10的端點N1
、N3
和N4
各自的電壓Va
、Vc
和Vd
的時序圖。最初，端點N1
、N3
和N4
的電壓Va
、Vc
和Vd
分別設置為零。也就是，最初，PMOS電晶體Mpa、NMOS電晶體Mna和NMOS電晶體Mnb截止(turn off)。
當靜電信號(即電壓Va
)在時間t1
注入第一焊接點14(其中靜電信號在時間t1
時有一尖峰電壓V1
’),PMOS電晶體Mpa將會在時間t1
瞬間導通(turn on)，以對第一焊接點14上的電壓Va
進行放電。因此，如第2圖所示，電壓Va
將在瞬間減小為電壓V3
’。並且，端點N4
處電壓將在時間t1
瞬間充電為電壓V2
’。因此，電壓V2
’導通NMOS電晶體Mnb以對電壓Va
進行放電。同時，低通濾波器11對電壓Va
進行低通濾波，以產生電壓Vc
。如第2圖所示，由於電阻器R和電容器C的低通濾波特性，電壓Vc
將逐漸增加。經過時間段△t’之后，電壓Vc
將達到電壓V4’，並導通NMOS電晶體Mna，以對端點N4
的電壓Vd
進行放電。接著，PMOS電晶體Mpa和NMOS電晶體Mnb將截止。請注意，在時間段△t’中，電壓Vc
逐漸增加，端點N4
的電壓Vd
逐漸減小，也就是，由PMOS電晶體Mpa和NMOS電晶體Mnb傳導的電流逐漸減小，由NMOS電晶體Mna傳導的電流逐漸增加。因此，如第2圖所示，在NMOS電晶體Mnb於時間t2
截止後，端點N1
的電壓Va
可大幅增加。意味著，靜電信號導致的端點N1
的電荷在時間段△t’內不能夠由NMOS電晶體Mnb進行完全放電。根據先前技術，端點N1
處增加的電壓會影響積體裝置20的正常運作。
由於先前技術中不能夠對靜電信號完全放電，以及積體裝置的端點處不斷增加的電荷會影響積體裝置的正常運作，本發明提供一種靜電放電保護電路及靜電保護方法。
本發明提供一種靜電放電保護電路，包括：一暫態偵測電路，耦接一第一焊接點，用於偵測所述第一焊接點處的一輸入信號，以產生一暫態信號；一位準調整電路，耦接所述暫態偵測電路，用於根據所述輸入信號調整所述位準調整電路的一輸出端點的一輸出電壓；一放電電路，耦接所述第一焊接點和所述位準調整電路的所述輸出端點，用於當所述放電電路被所述輸出電壓賦能時，對所述第一焊接點的所述輸入信號進行放電至一第二焊接點；以及一保持電路，耦接於所述位準調整電路和所述暫態偵測電路間，用於根據所述暫態信號選擇性控制所述位準調整電路以保持所述放電電路的賦能狀態。
本發明另提供一種靜電保護方法，用於保護一積體裝置，包括：偵測所述積體裝置的一第一焊接點的一輸入信號以產生一暫態信號；通過一位準調整電路，根據所述輸入信號調整所述位準調整電路的一輸出端點的一輸出電壓；當一放電電路被所述輸出電壓賦能時，通過所述放電電路對所述第一焊接點的所述輸入信號放電至一第二焊接點；以及提供一保持電路，根據所述暫態信號對所述位準調整電路進行選擇性控制，以保持所述放電電路的
一賦能狀態。
利用本發明可對靜電信號充分放電，且不會影響積體裝置的正常運作。
以下為根據多個圖式對本發明之較佳實施例進行詳細描述，本領域習知技藝者閱讀後應可明確了解本發明之目的。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個組件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電性連接於該第二裝置，或透過其他裝置或連接手段間接地電性連接至該第二裝置。
參考第3圖，第3圖為根據本發明實施例靜電放電保護電路300的示意圖。靜電放電保護電路300用於保護積體裝置30以免受到靜電信號的損壞。靜電放電保護電路300包括暫態偵測電路301、位準調整電路302、放電電路303和
保持電路(sustaining circuit)304。暫態偵測電路301耦接於第一焊接點3011，用於偵測第一焊接點3011處的輸入信號Vesd
，以產生暫態信號(transient signal)Vtran
；位準調整電路302耦接於暫態偵測電路301，用於根據輸入信號Vesd
調整位準調整電路302輸出端點Nout
處的輸出電壓Vout
；放電電路303耦接於位準調整電路302的輸出端點Nout
和第一焊接點3011，當放電電路303被輸出電壓Vout
賦能時，可將第一焊接點3011的輸入信號Vesd
放電至第二焊接點3012；保持電路304耦接於位準調整電路302和暫態偵測電路301間，用於根據暫態信號Vtran
選擇性控制位準調整電路302以保持放電電路303的賦能狀態。請注意，簡潔起見，輸入信號Vesd
可視為在第一焊接點3011處產生的靜電信號。
根據第3圖所示的實施例，保持電路304包括第一電晶體MN1、汲極端點(也即第一端點)Nin
和第二端點Ngnd
，其中第一電晶體MN1的閘極端點(也即控制端)耦接輸出端點Nout
，汲極端點Nin
耦接暫態信號Vtran
，第二端點Ngnd
耦接第二焊接點3012。位準調整電路302通過反向器實現，其中反向器具有輸入節點和輸出節點，其輸入節點耦接保持電路304的汲極端點Nin
，其輸出節點作為位準調整電路302的輸出端點Nout
。反向器包括N型電晶體MN2和P型電晶體MP1，詳細連接關係如第3圖所示，由於與先前技術相似之連接關係因此不再詳述。請注意，位準調整電路302並不僅限於由反向器實現，具有可將信號反向的類似功能的其他電路也屬於
本發明之精神。舉例而言，位準調整電路302可包括第一電容器和第二電晶體，其中第一電容器其一個端點耦接第一焊接點3011，第二電晶體其汲極端點(即第一端點)耦接第一電容器的另一個端點，其源極端點(即第二端點)耦接第二焊接點3012，其閘極端點(即控制端點)耦接暫態信號Vtran
。暫態偵測電路301為低通濾波器，低通濾波器包括電阻器R1和電容器C1，其中電阻器R1的一個端點耦接第一焊接點3011，另一個端點耦接保持電路304的汲極端點Nin
，電容器C1的一個端點耦接保持電路304的汲極端點Nin
，另一個端點耦接第二焊接點3012。並且，放電電路303包括N型電晶體MN0，N型電晶體MN0的汲極端點耦接第一焊接點3011，源極端點耦接第二焊接點3012，以及閘極端點耦接位準調整電路302的輸出端點Nout
。請注意，圖中所繪各電路如靜電放電保護電路300~保持電路304之使用元件與連接方式，僅為實施例，可用相同或類似功能之電路取代。
參考第4圖，第4圖為第3圖所示靜電放電保護電路的第一焊接點3011處的輸入信號Vesd
、輸出端點Nout
處的輸出電壓Vout
和暫態信號Vtran
的時序圖。最初，第一焊接點3011的電壓設置為零，與第二端點Ngnd
的電壓Vgnd
相同。因此，最初保持電路304的汲極端點Nin
的電壓也為零。換言之，N型電晶體MN0、第一電晶體MN1、N型電晶體MN2和P型電晶體MP1最初為截止狀態。當輸入信號Vesd
於時間t1
注入第一焊接點3011時，其中輸入信號Vesd
具有尖峰
電壓V1
，則P型電晶體MP1在時間t1
瞬間導通，以對第一焊接點3011的輸入信號Vesd
進行放電。因此，如第4圖所示，輸入信號Vesd
在瞬間減小為電壓V3
。並且輸出端點Nout
處的電壓也在時間t1
瞬間充電至電壓V2
。其中，電壓V2
小於電壓V1
，但電壓V2
仍足夠高，以導通N型電晶體MN0對輸入信號Vesd
進行放電。同時，暫態偵測電路301對輸入信號Vesd
進行低通濾波，以產生暫態信號Vtran
。參考第4圖，由於電阻器R1和電容器C1的低通特性，暫態信號Vtran
於時間t1
維持在0V。並且，第一電晶體MN1於時間t1
也將由輸出電壓Vout
導通。據此，第一電晶體MN1於時間t1
後將在端點Nin
產生另一個電流路徑。該電流路徑用於延長端點Nin
處的電壓位準以保持在低電壓V4
，如第4圖所示，電壓V4
約等於0V。另一方面，由電阻器R1和電容器C1形成的低通濾波器可設計為具有足夠大的時間常數，以使暫態信號Vtran
在第一焊接點3011的輸入信號Vesd
注入的瞬間可維持在低電壓。據此，在第一電晶體MN1截止前，端點Nin
的電壓將於時間段△t中保持在低電壓V4
。
時間t1
後，輸出端點Nout
將會為浮置(floating)狀態，N型電晶體MN0將保持對輸入信號Vesd
進行放電。根據本發明，靜電放電保護電路300可設計為在N型電晶體MN0和第一電晶體MN1截止前，可將輸入信號Vesd
放電接近至0V。換言之，第一電晶體MN1在時間段△t中截止N型電晶體MN2。如第4圖所示，若時間段△t足夠長，則可將輸
入信號Vesd
放電至可接受的低電壓V5
。同時，由於輸出端點Nout
處的漏電流，輸出電壓Vout
將逐漸減小。時間段△t後，輸出電壓Vout
達到電壓V6
，電壓V6
使N型電晶體MN0和第一電晶體MN1截止。接著，由第一電晶體MN1形成的電流路徑打開，電流可對電容器C1充電，以增加端點Nin
的電壓；然而，如此並不會影響積體裝置30的正常運作。
參考第5圖，第5圖為根據本發明實施例靜電保護方法的流程圖。該靜電保護方法用於保護第3圖的積體裝置30，該方法包括如下步驟：步驟501：偵測積體裝置30的第一焊接點3011的輸入信號Vesd
；步驟502：通過位準調整電路302對輸入信號Vesd
進行放電，例如通過P型電晶體MP1對輸入信號Vesd
進行放電；步驟503：產生暫態信號Vtran
；步驟504：啟動放電電路303和保持電路304，例如導通N型電晶體MN0和第一電晶體MN1；步驟505：通過放電電路303(例如N型電晶體MN0)對輸入信號Vesd
進行放電，並通過保持電路304(例如第一電晶體MN1)於端點Nin
處產生另一個電流路徑，以保持放電電路303的賦能狀態；步驟506：通過輸出端點Nout
處的漏電流關閉放電電路303和保持電路304，例如通過輸出端點Nout
處的漏電流截止N型電晶體MN0和第一電晶體MN1；
步驟507：結束。
請注意，步驟505中，第一電晶體MN1在時間段△t中截止N型電晶體MN2。如第4圖所示，若時間段△t足夠長，則可將輸入信號Vesd
放電至可接受的低電壓V5
。時間段△t後，輸出電壓Vout
達到電壓V6
，電壓V6
將使N型電晶體MN0和第一電晶體MN1截止(步驟506)。接著，由第一電晶體MN1形成的電流路徑打開，電流可對電容器C1充電，以增加端點Nin
的電壓；然而，如此並不會影響積體裝置30的正常運作。
本發明雖以較佳實施例描述，然而並不限於此。各種變形、修改和所述實施例各種特征的組合均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。
10、300‧‧‧靜電放電保護電路
20、30‧‧‧積體裝置
11‧‧‧低通濾波器
12‧‧‧反向器
13‧‧‧放電電路
R、R1‧‧‧電阻器
C、C1‧‧‧電容器
Mpa‧‧‧PMOS電晶體
Mna、Mnb‧‧‧NMOS電晶體
14、3011‧‧‧第一焊接點
15、3012‧‧‧第二焊接點
301‧‧‧暫態偵測電路
302‧‧‧位準調整電路
303‧‧‧放電電路
304‧‧‧保持電路
MN1‧‧‧第一電晶體
MN0、MN2‧‧‧N型電晶體
MP1‧‧‧P型電晶體
501~507‧‧‧步驟
第1圖為先前技術中靜電放電保護電路的示意圖。
第2圖為第1圖所示先前技術中靜電放電保護電路的端點N1
、N3
和N4
各自的電壓Va
、Vc
和Vd
的時序圖。
第3圖為根據本發明實施例靜電放電保護電路的示意圖。
第4圖為第3圖所示靜電放電保護電路的第一焊接點的輸入信號、輸出端點處的輸出電壓和暫態信號的時序圖。
第5圖為根據本發明實施例靜電保護方法的流程圖。
300‧‧‧靜電放電保護電路
R1‧‧‧電阻器
C1‧‧‧電容器
3011‧‧‧第一焊接點
3012‧‧‧第二焊接點
301‧‧‧暫態偵測電路
302‧‧‧位準調整電路
303‧‧‧放電電路
304‧‧‧保持電路
MN1‧‧‧第一電晶體
MN0、MN2‧‧‧N型電晶體
MP1‧‧‧P型電晶體
Claims (9)
- 一種靜電放電保護電路，包括：一暫態偵測電路，耦接一第一焊接點，用於偵測所述第一焊接點處的一輸入信號，以產生一暫態信號；一位準調整電路，耦接所述暫態偵測電路，用於根據所述輸入信號調整所述位準調整電路的一輸出端點的一輸出電壓；一放電電路，耦接所述位準調整電路的所述輸出端點和所述第一焊接點，用於當所述放電電路被所述輸出電壓賦能時，對所述第一焊接點的所述輸入信號進行放電至一第二焊接點；以及一保持電路，耦接於所述位準調整電路和所述暫態偵測電路間，用於根據所述暫態信號選擇性控制所述位準調整電路以保持所述放電電路的一賦能狀態。
- 如申請專利範圍第1項所述之靜電放電保護電路，其中所述保持電路包括一第一電晶體、一第一端點和一第二端點，所述第一電晶體的一控制端耦接所述輸出端點，所述第一端點耦接所述暫態信號以及所述第二端點耦接所述第二焊接點。
- 如申請專利範圍第2項所述之靜電放電保護電路，其 中所述位準調整電路為一反向器，所述反向器的一輸入節點耦接所述保持電路的所述第一端點，所述反向器的一輸出節點為所述位準調整電路的所述輸出端點。
- 如申請專利範圍第2項所述之靜電放電保護電路，其中所述位準調整電路包括：一第一電容器，具有耦接於所述第一焊接點的一個端點；以及一第二電晶體，具有一第一端點、一第二端點和一控制端點，所述第一端點耦接所述第一電容器的另一個端點，所述第二端點耦接所述第二焊接點，所述控制端點耦接所述暫態信號。
- 如申請專利範圍第2項所述之靜電放電保護電路，其中所述暫態偵測電路為一低通濾波器，所述低通濾波器包括：一電阻器，所述電阻器的一個端點耦接所述第一焊接點，另一個端點耦接所述保持電路的所述第一端點；以及一電容器，所述電容器的一個端點耦接所述保持電路的所述第一端點，另一個端點耦接所述第二焊接點。
- 一種靜電保護方法，用於保護一積體裝置，包括：偵測所述積體裝置的一第一焊接點的一輸入信號以產 生一暫態信號；通過一位準調整電路，根據所述輸入信號調整所述位準調整電路的一輸出端點的一輸出電壓；當一放電電路被所述輸出電壓賦能時，通過所述放電電路對所述第一焊接點的所述輸入信號放電至一第二焊接點；以及提供一保持電路，根據所述暫態信號對所述位準調整電路進行選擇性控制，以保持所述放電電路的一賦能狀態。
- 如申請專利範圍第6項所述之靜電保護方法，其中所述保持電路保持一低電壓位準以保持所述放電電路的所述賦能狀態。
- 如申請專利範圍第7項所述之靜電保護方法，其中通過所述位準調整電路調整所述位準調整電路的所述輸出端點的所述輸出電壓的步驟包括：將所述輸入信號反向以調整所述輸出電壓。
- 如申請專利範圍第7項所述之靜電保護方法，其中偵測所述積體裝置的所述第一焊接點的所述輸入信號以產生所述暫態信號的步驟包括：對所述輸入信號低通濾波以產生所述暫態信號。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/206,748 US8023237B2 (en) | 2008-09-09 | 2008-09-09 | ESD protection circuit and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201011888A TW201011888A (en) | 2010-03-16 |
| TWI387088B true TWI387088B (zh) | 2013-02-21 |
Family
ID=41799085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098119355A TWI387088B (zh) | 2008-09-09 | 2009-06-10 | 靜電放電保護電路及靜電保護方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8023237B2 (zh) |
| CN (1) | CN101673943B (zh) |
| TW (1) | TWI387088B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI474633B (zh) | 2011-12-16 | 2015-02-21 | Richwave Technology Corp | 具靜電保護機制之整合被動元件 |
| TWI455435B (zh) * | 2012-12-07 | 2014-10-01 | Issc Technologies Corp | 靜電放電保護電路、偏壓電路與電子裝置 |
| US9893518B2 (en) * | 2015-12-16 | 2018-02-13 | Monolithic Power Systems, Inc. | ESD protection circuit with false triggering prevention |
| CN105916281A (zh) * | 2016-07-04 | 2016-08-31 | 安徽省宁国市天宇电器有限公司 | 一种用于智能洁具的防静电装置 |
| US10965118B2 (en) * | 2018-02-07 | 2021-03-30 | Mediatek Inc. | Over voltage/energy protection apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW529150B (en) * | 2002-02-06 | 2003-04-21 | Ind Tech Res Inst | Integrated circuit device used in electrostatic discharge (ESD) protection and the ESD protection circuit using the same |
| TW200511556A (en) * | 2003-03-26 | 2005-03-16 | Taiwan Semiconductor Mfg Co Ltd | ESD protection device |
| TW200713564A (en) * | 2005-09-14 | 2007-04-01 | United Microelectronics Corp | Electrostatic dischargeprotection circuit ant semiconductor structure for electrostatic dischargeprotection |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401507B1 (ko) * | 2001-05-10 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 입력 캐패시턴스의 미세조정 회로및 그 제조방법 |
| TWI231031B (en) * | 2004-02-19 | 2005-04-11 | Via Tech Inc | Efficient gate coupling electrostatic discharge protection circuit with redundant structures |
| TW200731500A (en) * | 2006-02-15 | 2007-08-16 | Realtek Semiconductor Corp | Electrostatic discharge protection circuit for avoiding circuit latch-up and method thereof |
-
2008
- 2008-09-09 US US12/206,748 patent/US8023237B2/en active Active
-
2009
- 2009-06-10 TW TW098119355A patent/TWI387088B/zh active
- 2009-06-16 CN CN2009101467157A patent/CN101673943B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW529150B (en) * | 2002-02-06 | 2003-04-21 | Ind Tech Res Inst | Integrated circuit device used in electrostatic discharge (ESD) protection and the ESD protection circuit using the same |
| TW200511556A (en) * | 2003-03-26 | 2005-03-16 | Taiwan Semiconductor Mfg Co Ltd | ESD protection device |
| TW200713564A (en) * | 2005-09-14 | 2007-04-01 | United Microelectronics Corp | Electrostatic dischargeprotection circuit ant semiconductor structure for electrostatic dischargeprotection |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101673943B (zh) | 2012-07-04 |
| TW201011888A (en) | 2010-03-16 |
| US8023237B2 (en) | 2011-09-20 |
| CN101673943A (zh) | 2010-03-17 |
| US20100061026A1 (en) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI611552B (zh) | 箝制電路、具有該箝制電路的半導體裝置以及該半導體裝置的箝制方法 | |
| US8693150B2 (en) | Semiconductor apparatus | |
| US7102862B1 (en) | Electrostatic discharge protection circuit | |
| JP5519052B2 (ja) | 負荷駆動装置 | |
| TWI484710B (zh) | 電子保險絲裝置及其操作方法 | |
| KR100702933B1 (ko) | 전원 클램프 회로 및 반도체 장치 | |
| US8059375B2 (en) | Circuit arrangement and method for the protection of a circuit against electrostatic discharges | |
| TWI387088B (zh) | 靜電放電保護電路及靜電保護方法 | |
| US20090268360A1 (en) | Protection circuit | |
| JP5354397B2 (ja) | 静電放電から供給ノードを保護する装置、およびシステム | |
| KR20080041190A (ko) | 과전압 보호 회로, 과전압으로부터 회로를 보호하는 방법,및 과전압 보호 회로를 갖는 반도체 장치 | |
| JP2010263711A (ja) | ソフトスタート機能付き入力過電圧保護回路 | |
| TWI647557B (zh) | 針對負載的切換控制器和方法 | |
| US8093931B2 (en) | Semiconductor integrated circuit device | |
| JP5588370B2 (ja) | 出力回路、温度スイッチｉｃ、及び、電池パック | |
| JP2010041013A (ja) | 保護回路 | |
| TWI401784B (zh) | 靜電放電防護裝置 | |
| JP2009266121A (ja) | レギュレータ | |
| JP6272471B2 (ja) | 静電放電保護回路及び静電放電保護方法 | |
| Stockinger et al. | RC-triggered ESD clamp with low turn-on voltage | |
| TW201838299A (zh) | 電壓調節器 | |
| JP5750326B2 (ja) | 電子機器の保護回路 | |
| US10079487B2 (en) | Clamp circuit for electrical overstress and electrostatic discharge | |
| TWI596856B (zh) | 電路系統 | |
| JP6346548B2 (ja) | 誘発される過渡耐性のための回路設計 |