CN101673943A - 静电放电保护电路及静电保护方法 - Google Patents

静电放电保护电路及静电保护方法 Download PDF

Info

Publication number
CN101673943A
CN101673943A CN200910146715A CN200910146715A CN101673943A CN 101673943 A CN101673943 A CN 101673943A CN 200910146715 A CN200910146715 A CN 200910146715A CN 200910146715 A CN200910146715 A CN 200910146715A CN 101673943 A CN101673943 A CN 101673943A
Authority
CN
China
Prior art keywords
circuit
end points
pad
level adjusting
couples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910146715A
Other languages
English (en)
Other versions
CN101673943B (zh
Inventor
林奕成
郑道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101673943A publication Critical patent/CN101673943A/zh
Application granted granted Critical
Publication of CN101673943B publication Critical patent/CN101673943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006—Calibration or setting of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种静电放电保护电路及静电保护方法，静电放电保护电路包括：瞬态检测电路，耦接第一焊盘，检测第一焊盘的输入信号以产生瞬态信号；电平调整电路，耦接瞬态检测电路，用于根据输入信号调整电平调整电路的输出端点的输出电压；放电电路，耦接第一焊盘和电平调整电路的输出端点，用于当放电电路被输出电压使能时，对输入信号进行放电至第二焊盘；以及保持电路，耦接于电平调整电路和瞬态检测电路间，用于根据瞬态信号选择性控制电平调整电路以保持放电电路的使能状态。利用本发明可对静电信号完全放电，且不会影响集成装置的正常操作。

Description

静电放电保护电路及静电保护方法
技术领域
本发明有关于静电放电(electrostatic discharge，ESD)保护电路，更具体地，有关于可允许足够时间来对静电信号进行放电的静电放电保护电路及其方法。
背景技术
参考图1，图1为现有技术中静电放电保护电路10的示意图，静电放电保护电路10用于保护集成装置20以免受到静电信号的损坏。静电放电保护电路10包括低通滤波器11、反相器(inverter)12和放电电路13，其中低通滤波器11包括电阻器R和电容器C，反相器12包括PMOS晶体管Mpa和NMOS晶体管Mna，放电电路13包括NMOS晶体管Mnb。低通滤波器11、反相器12和放电电路13之间的连接如图1所示。并且第一焊盘14耦接第一端点N1，第二焊盘15耦接第二端点N2，第二端点N2的电压为Vgnd。
参考图2，图2为图1所示现有技术中静电放电保护电路10的端点N1、N3和N4各自的电压Va、Vc和Vd的时间图。最初，端点N1、N3和N4的电压Va、Vc和Vd分别设置为零。也就是，最初，PMOS晶体管Mpa、NMOS晶体管Mna和NMOS晶体管Mnb截止(turn off)。当静电信号(即电压Va)在时间t1注入第一焊盘14(其中静电信号在时间t1时有一尖峰电压V1’)，PMOS晶体管Mpa将会在时间t1瞬间导通(turn on)，以对第一焊盘14上的电压Va进行放电。因此，如图2所示，电压Va将在瞬间减小为电压V3’。并且，端点N4处电压将在时间t1瞬间充电为电压V2’。因此，电压V2’导通NMOS晶体管Mnb以对电压Va进行放电。同时，低通滤波器11对电压Va进行低通滤波，以产生电压Vc。如图2所示，由于电阻器R和电容器C的低通滤波特性，电压Vc将逐渐增加。经过时间段Δt’之后，电压Vc将达到电压V4’，并导通NMOS晶体管Mna，以对端点N4的电压Vd进行放电。接着，PMOS晶体管Mpa和NMOS晶体管Mnb将截止。请注意，在时间段Δt’中，电压Vc逐渐增加，端点N4的电压Vd逐渐减小，也就是，由PMOS晶体管Mpa和NMOS晶体管Mnb传导的电流逐渐减小，由NMOS晶体管Mna传导的电流逐渐增加。因此，如图2所示，在NMOS晶体管Mnb于时间t2截止后，端点N1的电压Va可大幅增加。意味着，静电信号导致的端点N1的电荷在时间段Δt’内不能够由NMOS晶体管Mnb进行完全放电。根据现有技术，端点N1处增加的电压会影响集成装置20的正常操作。
发明内容
由于现有技术中不能够对静电信号完全放电，以及集成装置的端点处不断增加的电荷会影响集成装置的正常操作，本发明提供一种静电放电保护电路及静电保护方法。
本发明提供一种静电放电保护电路，包括：瞬态检测电路，耦接第一焊盘，用于检测所述第一焊盘处的输入信号，以产生瞬态信号；电平调整电路，耦接所述瞬态检测电路，用于根据所述输入信号调整所述电平调整电路的输出端点的输出电压；放电电路，耦接所述第一焊盘和所述电平调整电路的所述输出端点，用于当所述放电电路被所述输出电压使能时，对所述第一焊盘的所述输入信号进行放电至第二焊盘；以及保持电路，耦接于所述电平调整电路和所述瞬态检测电路间，用于根据所述瞬态信号选择性控制所述电平调整电路以保持所述放电电路的使能状态。
本发明另提供一种静电保护方法，用于保护集成装置，包括：检测所述集成装置的第一焊盘的输入信号以产生瞬态信号；通过电平调整电路，根据所述输入信号调整所述电平调整电路的输出端点的输出电压；当放电电路被所述输出电压使能时，通过所述放电电路对所述第一焊盘的所述输入信号放电至第二焊盘；以及提供保持电路，根据所述瞬态信号对所述电平调整电路进行选择性控制，以保持所述放电电路的使能状态。
利用本发明可对静电信号完全放电，且不会影响集成装置的正常操作。
以下为根据多个图式对本发明较佳实施例进行详细描述，本领域技术人员阅读后应可明确了解本发明目的。
附图说明
图1为现有技术中静电放电保护电路的示意图。
图2为图1所示现有技术中静电放电保护电路的端点N1、N3和N4各自的电压Va、Vc和Vd的时间图。
图3为根据本发明实施例静电放电保护电路的示意图。
图4为图3所示静电放电保护电路的输出端点处的输出电压、第一焊盘的输入信号和瞬态信号的时间图。
图5为根据本发明实施例静电保护方法的流程图。
具体实施方式
在说明书及申请专利权利要求当中使用了某些词汇来指称特定的组件。所属领域中技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及申请专利权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及申请专利权利要求当中所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此为包含任何直接及间接的电性连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电性连接于该第二装置，或透过其它装置或连接手段间接地电性连接至该第二装置。
参考图3，图3为根据本发明实施例静电放电保护电路300的示意图。静电放电保护电路300用于保护集成装置30以免受到静电信号的损坏。静电放电保护电路300包括瞬态检测电路301、电平调整电路302、放电电路303和保持电路(sustaining circuit)304。瞬态检测电路301耦接于第一焊盘3011，用于检测第一焊盘3011处的输入信号Vesd，以产生瞬态信号(transient signal)Vtran；电平调整电路302耦接于瞬态检测电路301，用于根据输入信号Vesd调整电平调整电路302输出端点Nout处的输出电压Vout；放电电路303耦接于电平调整电路302的输出端点Nout和第一焊盘3011，当放电电路303被输出电压Vout使能时，可将第一焊盘3011的输入信号Vesd放电至第二焊盘3012；保持电路304耦接于电平调整电路302和瞬态检测电路301间，用于根据瞬态信号Vtran选择性控制电平调整电路302以保持放电电路303的使能状态。请注意，简洁起见，输入信号Vesd可视为在第一焊盘3011处产生的静电信号。
根据图3所示的实施例，保持电路304包括第一晶体管MN1、漏极端点(也即第一端点)Nin和第二端点Ngnd，其中第一晶体管MN1的栅极端点(也即控制端)耦接输出端点Nout，漏极端点Nin耦接瞬态信号Vtran，第二端点Ngnd耦接第二焊盘3012。电平调整电路302通过反相器实现，其中反相器具有输入节点和输出节点，其输入节点耦接保持电路304的漏极端点Nin，其输出节点作为电平调整电路302的输出端点Nout。反相器包括N型晶体管MN2和P型晶体管MP1，详细连接关系如图3所示，由于与现有技术相似的连接关系因此不再详述。请注意，电平调整电路302并不仅限于由反相器实现，具有可将信号反相的类似功能的其它电路也属于本发明范畴。举例而言，电平调整电路302可包括第一电容器和第二晶体管，其中第一电容器其一个端点耦接第一焊盘3011，第二晶体管其漏极端点(即第一端点)耦接第一电容器的另一个端点，其源极端点(即第二端点)耦接第二焊盘3012，其栅极端点(即控制端点)耦接瞬态信号Vtran。瞬态检测电路301为低通滤波器，低通滤波器包括电阻器R1和电容器C1，其中电阻器R1的一个端点耦接第一焊盘3011，另一个端点耦接保持电路304的漏极端点Nin，电容器C1的一个端点耦接保持电路304的漏极端点Nin，另一个端点耦接第二焊盘3012。并且，放电电路303包括N型晶体管MN0，N型晶体管MN0的漏极端点耦接第一焊盘3011，源极端点耦接第二焊盘3012，以及栅极端点耦接电平调整电路302的输出端点Nout。请注意，图中所绘各电路例如静电放电保护电路300～保持电路304的使用元件与连接方式，仅为实施例，可用相同或类似功能的电路取代。
参考图4，图4为图3所示静电放电保护电路的输出端点Nout处的输出电压Vout、第一焊盘3011处的输入信号Vesd和瞬态信号Vtran的时间图。最初，第一焊盘3011的电压设置为零，与第二端点Ngnd的电压Vgnd相同。因此，最初保持电路304的漏极端点Nin的电压也为零。换言之，N型晶体管MN0、第一晶体管MN1、N型晶体管MN2和P型晶体管MP1最初为截止状态。当输入信号Vesd于时间t1注入第一焊盘3011时，其中输入信号Vesd具有尖峰电压V1，则P型晶体管MP1在时间t1瞬间导通，以对第一焊盘3011的输入信号Vesd进行放电。因此，如图4所示，输入信号Vesd在瞬间减小为电压V3。并且输出端点Nout处的电压也在时间t1瞬间充电至电压V2。其中，电压V2小于电压V1，但电压V2仍足够高，以导通N型晶体管MN0对输入信号Vesd进行放电。同时，瞬态检测电路301对输入信号Vesd进行低通滤波，以产生瞬态信号Vtran。参考图4，由于电阻器R1和电容器C1的低通特性，瞬态信号Vtran于时间t1维持在0V。并且，第一晶体管MN1于时间t1也将由输出电压Vout导通。据此，第一晶体管MN1于时间t1后将在端点Nin产生另一个电流路径。该电流路径用于延长端点Nin处的电压电平以保持在低电压V4，如图4所示，电压V4约等于0V。另一方面，由电阻器R1和电容器C1形成的低通滤波器可设计为具有足够大的时间常数，以使瞬态信号Vtran在第一焊盘3011的输入信号Vesd注入的瞬间可维持在低电压。据此，在第一晶体管MN1截止前，端点Nin的电压将于时间段Δt中保持在低电压V4。
时间t1后，输出端点Nout将会为浮置(floating)状态，N型晶体管MN0将保持对输入信号Vesd进行放电。根据本发明，静电放电保护电路300可设计为在N型晶体管MN0和第一晶体管MN1截止前，可将输入信号Vesd放电接近至0V。换言之，第一晶体管MN1在时间段Δt中截止N型晶体管MN2。如图4所示，若时间段Δt足够长，则可将输入信号Vesd放电至可接受的低电压V5。同时，由于输出端点Nout处的漏电流，输出电压Vout将逐渐减小。时间段Δt后，输出电压Vout达到电压V6，电压V6使N型晶体管MN0和第一晶体管MN1截止。接着，由第一晶体管MN1形成的电流路径打开，电流可对电容器C1充电，以增加端点Nin的电压；然而，如此并不会影响集成装置30的正常操作。
参考图5，图5为根据本发明实施例静电保护方法的流程图。该静电保护方法用于保护图3的集成装置30，该方法包括如下步骤：
步骤501：检测集成装置30的第一焊盘3011的输入信号Vesd；
步骤502：通过电平调整电路302对输入信号Vesd进行放电，例如通过P型晶体管MP1对输入信号Vesd进行放电；
步骤503：产生瞬态信号Vtran；
步骤504：启动放电电路303和保持电路304，例如导通N型晶体管MN0和第一晶体管MN1；
步骤505：通过放电电路303(例如N型晶体管MN0)对输入信号Vesd进行放电，并通过保持电路304(例如第一晶体管MN1)于端点Nin处产生另一个电流路径，以保持放电电路303的使能状态；
步骤506：通过输出端点Nout处的漏电流关闭放电电路303和保持电路304，例如通过输出端点Nout处的漏电流截止N型晶体管MN0和第一晶体管MN1；
步骤507：结束。
请注意，步骤505中，第一晶体管MN1在时间段Δt中截止N型晶体管MN2。如图4所示，若时间段Δt足够长，则可将输入信号Vesd放电至可接受的低电压V5。时间段Δt后，输出电压Vout达到电压V6，电压V6将使N型晶体管MN0和第一晶体管MN1截止(步骤506)。接着，由第一晶体管MN1形成的电流路径打开，电流可对电容器C1充电，以增加端点Nin的电压；然而，如此并不会影响集成装置30的正常操作。
本发明虽以较佳实施例描述，然而并不限于此。各种变形、修改和所述实施例各种特征的组合均属于本发明所主张范围，本发明权利范围应以申请专利权利要求为准。

Claims (9)

1.一种静电放电保护电路，包括：
瞬态检测电路，耦接第一焊盘，用于检测所述第一焊盘处的输入信号，以产生瞬态信号；
电平调整电路，耦接所述瞬态检测电路，用于根据所述输入信号调整所述电平调整电路的输出端点的输出电压；
放电电路，耦接所述电平调整电路的所述输出端点和所述第一焊盘，用于当所述放电电路被所述输出电压使能时，对所述第一焊盘的所述输入信号进行放电至第二焊盘；以及
保持电路，耦接于所述电平调整电路和所述瞬态检测电路间，用以根据所述瞬态信号选择性控制所述电平调整电路以保持所述放电电路的使能状态。
2.根据权利要求1所述的静电放电保护电路，其特征在于，所述保持电路包括第一晶体管、第一端点和第二端点，所述第一晶体管的控制端耦接所述输出端点，所述第一端点耦接所述瞬态信号以及所述第二端点耦接所述第二焊盘。
3.根据权利要求2所述的静电放电保护电路，其特征在于，所述电平调整电路为反相器，所述反相器的输入节点耦接所述保持电路的所述第一端点，所述反相器的输出节点为所述电平调整电路的所述输出端点。
4.根据权利要求2所述的静电放电保护电路，其特征在于，所述电平调整电路包括：
第一电容器，具有耦接于所述第一焊盘的一个端点；以及
第二晶体管，具有第一端点、第二端点和控制端点，所述第一端点耦接所述第一电容器的另一个端点，所述第二端点耦接所述第二焊盘，所述控制端点耦接所述瞬态信号。
5.根据权利要求2所述的静电放电保护电路，其特征在于，所述瞬态检测电路为低通滤波器，所述低通滤波器包括：
电阻器，所述电阻器的一个端点耦接所述第一焊盘，另一个端点耦接所述保持电路的所述第一端点；以及
电容器，所述电容器的一个端点耦接所述保持电路的所述第一端点，另一个端点耦接所述第二焊盘。
6.一种静电保护方法，用于保护集成装置，包括：
检测所述集成装置的第一焊盘的输入信号，以产生瞬态信号；
通过电平调整电路，根据所述输入信号调整所述电平调整电路的输出端点的输出电压；
当放电电路被所述输出电压使能时，通过所述放电电路对所述第一焊盘的所述输入信号放电至第二焊盘；以及
提供保持电路，根据所述瞬态信号对所述电平调整电路选择性控制，以保持所述放电电路的使能状态。
7.根据权利要求6所述的静电保护方法，其特征在于，所述保持电路保持低电压电平以保持所述放电电路的所述使能状态。
8.根据权利要求7所述的静电保护方法，其特征在于，通过所述电平调整电路调整所述电平调整电路的所述输出端点的所述输出电压的步骤包括：将所述输入信号反相以调整所述输出电压。
9.根据权利要求7所述的静电保护方法，其特征在于，检测所述集成装置的所述第一焊盘的所述输入信号以产生所述瞬态信号的步骤包括：对所述输入信号低通滤波以产生所述瞬态信号。
CN2009101467157A 2008-09-09 2009-06-16 静电放电保护电路及静电保护方法 Active CN101673943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/206,748 US8023237B2 (en) 2008-09-09 2008-09-09 ESD protection circuit and method thereof
US12/206,748 2008-09-09

Publications (2)

Publication Number Publication Date
CN101673943A true CN101673943A (zh) 2010-03-17
CN101673943B CN101673943B (zh) 2012-07-04

Family

ID=41799085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101467157A Active CN101673943B (zh) 2008-09-09 2009-06-16 静电放电保护电路及静电保护方法

Country Status (3)

Country Link
US (1) US8023237B2 (zh)
CN (1) CN101673943B (zh)
TW (1) TWI387088B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872670A (zh) * 2012-12-07 2014-06-18 创杰科技股份有限公司 静电放电保护电路、偏压电路与电子装置
CN105916281A (zh) * 2016-07-04 2016-08-31 安徽省宁国市天宇电器有限公司 一种用于智能洁具的防静电装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474633B (zh) 2011-12-16 2015-02-21 Richwave Technology Corp 具靜電保護機制之整合被動元件
US9893518B2 (en) * 2015-12-16 2018-02-13 Monolithic Power Systems, Inc. ESD protection circuit with false triggering prevention
US10965118B2 (en) * 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401507B1 (ko) * 2001-05-10 2003-10-17 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 캐패시턴스의 미세조정 회로및 그 제조방법
TW529150B (en) * 2002-02-06 2003-04-21 Ind Tech Res Inst Integrated circuit device used in electrostatic discharge (ESD) protection and the ESD protection circuit using the same
US6888248B2 (en) * 2003-03-26 2005-05-03 Taiwan Semiconductor Manufacturing Co., Ltd Extended length metal line for improved ESD performance
TWI231031B (en) * 2004-02-19 2005-04-11 Via Tech Inc Efficient gate coupling electrostatic discharge protection circuit with redundant structures
TWI255033B (en) * 2005-09-14 2006-05-11 United Microelectronics Corp Electrostatic discharge protection circuit ant semiconductor structure for electrostatic discharge protection
TW200731500A (en) * 2006-02-15 2007-08-16 Realtek Semiconductor Corp Electrostatic discharge protection circuit for avoiding circuit latch-up and method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872670A (zh) * 2012-12-07 2014-06-18 创杰科技股份有限公司 静电放电保护电路、偏压电路与电子装置
CN103872670B (zh) * 2012-12-07 2017-05-31 密克罗奇普技术公司 静电放电保护电路、偏压电路与电子装置
CN105916281A (zh) * 2016-07-04 2016-08-31 安徽省宁国市天宇电器有限公司 一种用于智能洁具的防静电装置

Also Published As

Publication number Publication date
TWI387088B (zh) 2013-02-21
CN101673943B (zh) 2012-07-04
TW201011888A (en) 2010-03-16
US8023237B2 (en) 2011-09-20
US20100061026A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
CN101673943B (zh) 静电放电保护电路及静电保护方法
CN101540503B (zh) 静电放电保护电路及其方法
US20120044021A1 (en) Differential amplifier circuit
CN104811171B (zh) 零电流的上电复位电路
US7746119B2 (en) Leakage compensation for sample and hold devices
KR101281337B1 (ko) 오디오 증폭기에 사용되는 팝음 저감 회로, 및 그 팝음 저감 회로를 구비한 오디오 회로
KR101771719B1 (ko) 배터리 상태 감시 회로 및 배터리 장치
EP3179587A1 (en) Electrostatic discharge (esd) protection circuit
US9743203B2 (en) High-voltage reset MEMS microphone network and method of detecting defects thereof
US7522395B1 (en) Electrostatic discharge and electrical overstress protection circuit
US20150194802A1 (en) Surge protection for differential input/output interfaces
US8054122B2 (en) Analog switch with a low flatness operating characteristic
US20160240258A1 (en) Voltage detector, method for setting reference voltage and computer readable medium
US8482891B2 (en) Electrostatic discharge protection circuit
CN109150143B (zh) 高电压比较器
US10615593B2 (en) Inrush current limit circuitry and method
CN107004638A (zh) 半导体集成电路
CN103424684A (zh) 偏压温度不稳定性的检测电路及检测方法
CN102006018B (zh) 一种用于ab类音频放大器的开启控制电路
US9413380B2 (en) High performance digital to analog converter
JP6847997B2 (ja) 低自己消費電流パワーオンリセット回路
US7982499B2 (en) Capacitive node isolation for electrostatic discharge circuit
KR20220147801A (ko) 입력 전압의 크기 차를 감지하기 위한 전류 래치 감지 증폭기
US9042066B2 (en) Output stage with short-circuit protection
CN112114257A (zh) 电压电流转换电路及充放电控制装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant