CN109150143B - 高电压比较器 - Google Patents

高电压比较器 Download PDF

Info

Publication number
CN109150143B
CN109150143B CN201810564349.6A CN201810564349A CN109150143B CN 109150143 B CN109150143 B CN 109150143B CN 201810564349 A CN201810564349 A CN 201810564349A CN 109150143 B CN109150143 B CN 109150143B
Authority
CN
China
Prior art keywords
current
voltage
coupled
node
summing node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810564349.6A
Other languages
English (en)
Other versions
CN109150143A (zh
Inventor
P·纳拉莫苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics lnc USA filed Critical STMicroelectronics lnc USA
Publication of CN109150143A publication Critical patent/CN109150143A/zh
Application granted granted Critical
Publication of CN109150143B publication Critical patent/CN109150143B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)

Abstract

本公开提供了高电压比较器。一种电子设备包括功率开关，该功率开关具有被耦合到第一节点的控制端子、被耦合到第二节点的第一传导端子以及被耦合到第三节点的第二传导端子。监控电路具有被耦合到第一节点的第一输入和被耦合到第二节点的第二输入，监控电路根据在其第一输入和第二输入处所接收到的第一电压和第二电压来生成指示功率开关上的栅极氧化物应力的监控信号。当监控信号指示功率开关上的栅极氧化物应力时，保护电路驱动以保护功率开关免受栅极氧化物应力。监控信号是基于以下电流的比较而生成的：基于第一节点和第二节点处的电压而生成的电流、以及基于可编程参考电压而生成的电流。

Description

高电压比较器
技术领域
本公开涉及用于高电压环境中的功率开关的栅极监控电路，其中栅极监控电路能够检测功率开关的栅极氧化物上的应力。
背景技术
在高电压功率MOS晶体管或按比例缩小的MOS晶体管中，栅极氧化物的击穿和栅极氧化物可靠性成为一个问题。氧化物中较高的电场增加了载流子从沟道到栅极氧化物的隧穿的发生率。这些载流子慢慢地降级了栅极氧化物的质量，随着时间的推移导致了栅极氧化物的失效。这种效应被称为依赖于时间的破坏性击穿。
已经开发了在某些环境中用于晶体管的栅极氧化物的保护电路领域的开发。然而，高电压应用中的功率MOS晶体管的栅极氧化物的保护电路仍然需要开发。
发明内容
本文公开了一种电子设备，该电子设备包括功率开关，该功率开关具有被耦合到第一节点的控制端子，被耦合到第二节点的第一传导端子以及被耦合到第三节点的第二传导端子。该电子设备包括监控电路，该监控电路具有被耦合到第一节点的第一输入和被耦合到第二节点的第二输入，监控电路被配置为根据在其第一输入和第二输入分别接收到的第一电压和第二电压来生成指示功率开关上的栅极氧化物应力的监控信号。
该监控电路包括：第一电压-电流转换器，根据第一输入电压生成第一电流；第二电压-电流转换器，根据第二输入电压生成第二电流；第三电压-电流转换器，根据参考电压生成参考电流；以及电流求和节点。电流求和节点被耦合以接收第一电流、第二电流和参考电流，使得第一电流被提供到电流求和节点，第二电流从电流求和节点被灌入，并且参考电流从电流求和节点被灌入。缓冲器具有被耦合到电流求和节点的输入。当监控信号指示功率开关上的栅极氧化物应力时，保护电路被配置为驱动以保护功率开关免受栅极氧化物应力。参考电压是可编程的。
第一电压-电流转换器包括第一放大器，该第一放大器具有被耦合到第一电压的非反相端子、被耦合到第一反馈节点的反相端子以及输出。第一电压-电流转换器还包括第一晶体管，该第一晶体管具有被耦合到电流镜输入的第一传导端子、被耦合到第一反馈节点的第二传导端子以及被耦合到第一放大器的输出的控制端子。第一电流从电流镜输入被汲取。第一电阻分压器被耦合在第一输入电压与接地之间并且在其中心抽头处产生第一电压。第一电阻器被耦合在第一晶体管的第二传导端子与接地之间。
电流镜具有电流镜输入、被耦合到电流求和节点的电流镜输出，并且被配置为将第一电流镜像到电流求和节点。
第二电压-电流转换器包括第二放大器，该第二放大器具有被耦合到第二电压的非反相端子、被耦合到第二反馈节点的反相端子以及输出。第二电压-电流转换器还包括第二晶体管，该第二晶体管具有被耦合到电流求和节点的第一传导端子、被耦合到第二反馈节点的第二传导端子以及被耦合到第二放大器的输出的控制端子。第二电流从电流求和节点被汲取。第二电阻分压器被耦合在第二输入电压与接地之间并且在其中心抽头处产生第二电压。第二电阻器被耦合在第二晶体管的第二传导端子与接地之间。
第三电压-电流转换器包括第三放大器，第三放大器具有被耦合到第三电压的非反相端子、被耦合到第三反馈节点的反相端子以及输出。第三晶体管具有被耦合到电流求和节点的第一传导端子、被耦合到第三反馈节点的第二传导端子以及被耦合到第三放大器的输出的控制端子。第三电流从电流求和节点被汲取。第三电阻分压器被耦合在第三电压与接地之间并且在其中心抽头处产生第三电压。第三电阻器被耦合在第三晶体管的第二传导端子与接地之间。
在一些实施例中，该设备包括第二电流求和节点，其中第一电流镜被配置为将第一电流镜像到第二电流求和节点，第二电流镜被配置为将第二电流镜像到第二电流求和节点，以及第三电流镜被配置为将参考电流镜像到第二电流求和节点。第二电流求和节点接收第一电流、第二电流和参考电流，使得第二电流被提供到第二电流求和节点，第一电流从第二电流求和节点被灌入，以及参考电流从第二电流求和节点被灌入。第二缓冲器具有被耦合到第二电流求和节点的输入。OR门被耦合以接收来自第一缓冲器和第二缓冲器的输出作为输入。
缓冲器被配置为在第一电流大于第二电流和参考电流之和时输出参考电压(参考电压可以是电源电压Vdd)。缓冲器被配置为在第一电流小于第二电流和参考电流之和时输出接地电压。第二缓冲器被配置为在第二电流大于第一电流和参考电流之和时输出参考电压。第二缓冲器被配置为在第二电流小于第一电流和参考电流之和时输出接地电压。
附图说明
图1是根据本公开的包括监控电路的电子设备的框图。
图2是图1的监控电路的第一实施例的示意性框图。
图3是图1的监控电路的第一实施例的更详细版本的示意性框图。
图4是图1的监控电路的第二实施例的示意性框图。
图5是图1的监控电路的第二实施例的更详细版本的示意性框图。
图6是示出了第一实施例的输入和输出电压的曲线图。
图7是示出了第二实施例的输入和输出电压的曲线图。
具体实施方式
下文将描述本公开的一个或多个实施例。这些描述的实施例仅是当前所公开的技术的示例。另外，为了提供简洁的描述，实际实现的所有特征可能不被描述在说明书中。
在介绍本公开的各种实施例的元件时，词语“一”、“一个”和“该”旨在意指存在一个或多个元件。术语“包括”、“包括……的”和“具有”旨在是包括性的并且意指除了所列出的元件之外可以存在附加的元件。附加地，应理解的是，对本公开的“一个实施例”或“实施例”的引用不旨在被解释为排除也包含所记述特征的附加实施例的存在。在附图中相同的附图标记始终指代相同的元件。
开始参考图1，现在描述了电子设备50。电子设备50包括集成电路52，诸如专用集成电路(ASIC)。功率开关p沟道晶体管PS具有被耦合到ASIC 52的第一节点或焊盘N1的源极、被耦合到ASIC 52的第二节点或焊盘N2的栅极以及被耦合到ASIC 52的输出节点NO的漏极。第一电压V1在节点N1处，第二电压V2在节点N2处以及输出电压Vo在节点NO处。ASIC 52包括监控电路54，该监控电路54接收电压V1和V2作为输入，并且确定功率开关p沟道晶体管PS两端的栅极-源极电压是否使得栅极氧化物可能被损坏。基于这样的确定，ASIC 52内的保护电路56然后用于改变功率开关p沟道晶体管PS两端的栅极-源极电压，以便防止损坏栅极氧化物。
另外参考图2，给出监控电路54的第一实施例的细节。监控电路54接收电压V1作为节点N1处的第一输入电压。分压器70被耦合在节点N1与接地之间。第一放大器60具有在中心抽头N3处被耦合到分压器70的非反相端子和被耦合到节点N10的反相端子。电阻器R1被耦合在节点N10与接地之间。n沟道晶体管MN1的栅极被耦合为由放大器60的输出偏置，其源极被耦合到节点N10，其漏极被耦合到由p沟道晶体管MP1-MP2形成的电流镜。该布置形成电流-电压转换器，生成作为具有与节点N3处的电压成比例(并因此与电压V1成比例)的大小的电流I1。
监控电路54在节点N2处接收电压V2作为第二输入电压。分压器72被耦合在节点N2与接地之间。第二放大器62具有在中心抽头N4处被耦合到分压器72的非反相端子、以及被耦合到节点N11的反相端子。电阻器R2被耦合在节点N11与接地之间。n沟道晶体管MN2的栅极被耦合为由放大器62的输出偏置，其源极被耦合到节点N11，以及其漏极被耦合到节点A。这种布置形成电流-电压转换器，生成作为具有与节点N4处的电压成比例(因此与电压V2成比例)的大小的电流I2。
监控电路54接收参考电压Vref(其可以是电源电压Vdd)，并且分压器74被耦合在参考电压Vref与接地之间。第三放大器64具有在中心抽头N5处被耦合到分压器74的非反相端子以及被耦合到节点N12的反相端子。电阻器R3被耦合在节点N12与接地之间。n沟道晶体管MN3的栅极被耦合为由放大器64的输出偏置，其源极被耦合到节点N12，其漏极被耦合到节点A。这种布置形成电流-电压转换器，生成作为具有与节点N5处的电压成比例(因此与电压Vref成比例)的大小的电流Iref。如下文将要解释，电压Vref是可编程的或可设置的，导致电流Iref的大小是可编程的或可设置的。
缓冲器66具有被耦合到节点A的输入，并且提供输出信号Vout。
现在描述监控电路54的操作。放大器60充当电压-电流转换器并且控制晶体管MN1汲取电流I1，并且电流I1是基于电压V1。由晶体管MP1-MP2形成的电流镜将电流I1镜像以被提供到节点A。放大器62充当电压-电流转换器并且控制晶体管MN2汲取电流I2，并且电流I2是基于电压V2。电流I2从节点A被灌入。放大器64充当电压-电流转换器并且控制晶体管MN3以汲取参考电流Iref，并且参考电流Iref是基于参考电压Vref。参考电流Iref从节点A被灌入。
节点A充当电流求和接合点。由于电流I1被提供到节点A，而电流I2和Iref从节点A被灌入，节点A充当从节点A减去电流I2和Iref。因此，如果I1≥I2+Iref，则流入缓冲器66的输入的电流将为正并且节点A处的电压将增加，导致缓冲器66的输出Vout变为Vref(其可以是Vdd)。如果I1<I2+Iref，则电流将从缓冲器66的输入被汲取，或不流入缓冲器66的输入，导致缓冲器66的输出Vout下落到接地。
该操作可以在图6中清楚地看到。在时间t＝0时，电压V1为30V，电压V2为6V，以及V1-V2为24V。Vref处于Vdd，即，5V。由于30>6+5，Vout转换到Vdd(即，5V)。因此，如果I1>I2+Iref，则Vout将等于Vref(其可以是Vdd)。在时间t＝1时，电压V1为17.5V，电压V2为12.5V，并且V1-V2为5V。Vref为5V。由于17.5V＝12.5V+5V，Vout将等于Vref(可能是Vdd)。在时间t＝2时，电压V1为6V，电压V2为20V，以及V1-V2为-14V。由于6<20+5，Vout处于0V。因此，如果I1<I2+Iref，则Vout将接地。
现在另外参考图3来描述监控电路54’的更详细版本。监控电路54’接收电压V1作为节点N1处的第一输入电压。分压器70被耦合在节点N1与接地之间。第一放大器60具有在中心抽头N3处被耦合到分压器70的非反相端子以及被耦合到节点N10的反相端子。电阻器R1被耦合在节点N10与接地之间。n沟道晶体管MN1的栅极被耦合为由放大器60的输出偏置，其源极被耦合到节点N10，以及其漏极被耦合到由p沟道晶体管MP1-MP2形成的电流镜。
监控电路54’在节点N2处接收电压V2作为第二输入电压。分压器72被耦合在节点N2与接地之间。第二放大器62具有在中心抽头N4处被耦合到分压器72的非反相端子、以及被耦合到节点N11的反相端子。电阻器R2被耦合在节点N11与接地之间。n沟道晶体管MN2的栅极被耦合为由放大器62的输出偏置，其源极被耦合到节点N11，以及其漏极被耦合到由p沟道晶体管T1-T2形成的电流镜。由n沟道晶体管T3-T4形成的电流镜被耦合在由p沟道晶体管T1-T2形成的电流镜的输出与节点A之间。
监控电路54’接收参考电压Vref(其可以是Vdd)，并且分压器74被耦合在参考电压Vref(其可以是Vdd)与接地之间。第三放大器64具有在中心抽头N5处被耦合到分压器74的非反相端子以及被耦合到节点N12的反相端子。电阻器R3被耦合在节点N12与接地之间。n沟道晶体管MN3的栅极被耦合为由放大器64的输出偏置，其源极被耦合到节点N12，以及其漏极被耦合到由p沟道晶体管T7-T8形成的电流镜。由n沟道晶体管T5-T6形成的电流镜被耦合在由p沟道晶体管T7-T8形成的电流镜的输出与节点A之间。
缓冲器66具有被耦合到节点A的输入，并且提供输出信号Vout。
现在描述监控电路54’的操作。放大器60充当电压-电流转换器并且控制晶体管MN1汲取电流I1，并且电流I1是基于电压V1。由晶体管MP1-MP2所形成的电流镜将电流I1镜像以被提供到节点A。
放大器62充当电压-电流转换器并且控制晶体管MN2以汲取电流I2，并且电流I2是基于电压V2。电流I2通过由p沟道晶体管T1-T2形成的电流镜、通过由n沟道晶体管T3-T4形成的电流镜来被镜像，并从节点A被灌入。
放大器64充当电压-电流转换器并且控制晶体管MN3以汲取参考电流Iref，并且参考电流Iref是基于参考电压Vref。参考电流Iref通过由p沟道晶体管T7-T8形成的电流镜、通过由n沟道晶体管T5-T6形成的电流镜来被镜像，并且从节点A被灌入。
如上文所解释，节点A充当电流求和接合点。因此，如果I1≥I2+Iref，则流入缓冲器66的输入的电流将为正，增加节点A的电压，导致缓冲器66的输出Vout变为Vref(其可以是电源Vdd)。如果I1<I2+Iref，则电流将从缓冲器66的输入被汲取，或不流入缓冲器66的输入，导致缓冲器66的输出Vout下落到接地。
另外参考图4，现在给出监控电路54a的另一实施例的细节。监控电路54a包括第一子监控电路54aa和第二子监控电路54ab，第一子监控电路54aa和第二子监控电路54ab的输出通过OR门69来被逻辑“或”在一起。
子监控电路54aa在节点N1处接收电压V1作为第一输入电压。分压器70被耦合在节点N1与接地之间。第一放大器60具有在中心抽头N3处被耦合到的分压器70的非反相端子以及被耦合到节点N10的反相端子。电阻器R1被耦合在节点N10与接地之间。n沟道晶体管MN1的栅极被耦合为由放大器60的输出偏置，其源极被耦合到节点N10，并且其漏极被耦合到由p沟道晶体管MP1-MP2形成的电流镜。该布置形成电流-电压转换器，生成作为具有与节点N3处的电压成比例(并因此与电压V1成比例)的大小的电流I1。
监控电路54aa在节点N2处接收电压V2作为第二输入电压。分压器72被耦合在节点N2与接地之间。第二放大器62具有在中心抽头N4处被耦合到分压器72的非反相端子、以及被耦合到节点N11的反相端子。电阻器R2被耦合在节点N11与接地之间。n沟道晶体管MN2的栅极被耦合为由放大器62的输出偏置，其源极被耦合到节点N11，以及其漏极被耦合到节点A。这种布置形成电流-电压转换器，生成作为具有与节点N4处的电压成比例(因此与电压V2成比例)的大小的电流I2。
监控电路54aa接收参考电压Vref，并且分压器74被耦合在参考电压Vref与接地之间。第三放大器64具有在中心抽头N5处被耦合到分压器74的非反相端子以及被耦合到节点N12的反相端子。电阻器R3被耦合在节点N12与接地之间。n沟道晶体管MN3的栅极被耦合为由放大器64的输出偏置，其源极被耦合到节点N12，其漏极被耦合到节点A。这种布置形成电流-电压转换器，生成作为具有与节点N5处的电压成比例(因此与电压Vref成比例)的大小的电流Iref。如下文将要解释，电压Vref是可编程的或可设置的，导致电流Iref的大小是可编程的或可设置的。
缓冲器66具有被耦合到节点A的输入，并且提供输出信号VoutA。
子监控电路54ab在节点N2处接收电压V2作为第一输入电压。分压器172被耦合在节点N14与接地之间。放大器162具有在中心抽头N14处被耦合到分压器172的非反相端子以及被耦合到节点N111的反相端子。电阻器R12被耦合在节点N111与接地之间。n沟道晶体管MN12的栅极被耦合为由放大器162的输出偏置，其源极耦合到节点N111，以及其漏极耦合到由p沟道晶体管MP11-MP12形成的电流镜。该布置形成电流-电压转换器，生成具有与节点N14处的电压成比例(并因此与电压V2成比例)的大小的电流I2。
监控电路54ab在节点N1处接收电压V1作为第二输入电压。分压器170被耦合在节点N1与接地之间。第二放大器160具有在中心抽头N13处被耦合到分压器170的非反相端子以及被耦合到节点N110的反相端子。电阻器R11被耦合在节点N110与接地之间。n沟道晶体管MN11的栅极被耦合为由放大器160的输出偏置，其源极被耦合到节点N110，以及其漏极被耦合到节点B。这种布置形成电流-电压转换器，生成作为具有与节点N13处的电压成比例(因此与电压V1成比例)的大小的电流I1。
监控电路54ab接收参考电压Vref，并且分压器174被耦合在参考电压Vref与接地之间。第三放大器164具有在中心抽头N15处被耦合到分压器174的非反相端子以及被耦合到节点N112的反相端子。电阻器R13被耦合在节点N112与接地之间。n沟道晶体管MN13的栅极被耦合为由放大器164的输出偏置，其源极被耦合到节点N112，以及其漏极被耦合到节点B。这种布置形成电流-电压转换器，生成作为具有与节点N15的电压成比例(因此与电压Vref成比例)的大小的电流Iref。
缓冲器166具有被耦合到节点B的输入，并且提供输出信号VoutB。
现在描述监控电路54a的操作。放大器60充当电压-电流转换器并且控制晶体管MN1以汲取电流I1，并且电流I1是基于电压V1。由晶体管MP1-MP2形成的电流镜将电流I1镜像以被提供到节点A。放大器62充当电压-电流转换器并且控制晶体管MN2以汲取电流I2，并且电流I2是基于电压V2。电流I2从节点A被灌入。放大器64充当电压-电流转换器并且控制晶体管MN3以汲取参考电流Iref，并且参考电流Iref是基于参考电压Vref。参考电流Iref从节点A被灌入。
放大器162充当电压-电流转换器并且控制晶体管MN12以汲取电流I2，并且电流I2是基于电压V2。由晶体管MP11-MP12形成的电流镜将电流I2镜像以被提供到节点B。放大器160充当电压-电流转换器并且控制晶体管MN11以汲取电流I1，并且电流I1是基于电压V1。电流I1从节点B被灌入。放大器164充当电压-电流转换器并且控制晶体管MN13以汲取参考电流Iref，并且参考电流Iref是基于参考电压Vref。参考电流Iref从节点B被灌入。
节点A充当电流求和接合点。因此，如果I1≥I2+Iref，流入缓冲器66的输入的电流将为正，导致缓冲器66的输出VoutA变为Vref(其可以是Vdd)。如果I1<I2+Iref，则电流将从缓冲器66的输入被汲取，或不流入缓冲器66的输入，导致缓冲器66的输出VoutA下落到接地。
节点B也充当电流求和接合点。由于电流I2被提供到节点B，而电流I1和Iref从节点B被灌入，如果I2≥I1+Iref，则流入缓冲器166的输入的电流将为正，导致缓冲器166的输出VoutB变为Vref(可能是Vdd)。如果I2<I1+Iref，则电流将从缓冲器68的输入被汲取，或不流入缓冲器68的输入，导致缓冲器68的输出VoutB下落到接地。输出VoutA和VoutB通过OR门69来被逻辑“或”在一起以提供输出信号Vout。因此，如果I1≥I2+Iref或者如果I2≥I1+Iref，则Vout将处于Vref(可以是Vdd)，并且如果I1<I2+Iref或者如果I2<I1+Iref，则Vout将处于接地。
该操作可以在图7中清楚地看到。在时间t＝0时，电压V1为30V，电压V2为6V，以及V1-V2为24V。电子设备50中的Vref为5V(Vdd)。由于30>6+5，Vout转换为逻辑高(Vdd)。因此，如果I1≥I2+Iref，则Vout将等于Vdd。在时间t＝1.5时，电压V1为～14V，电压V2为14V，以及V1-V2＝0V。由于14<14+5，Vout将接地。在时间t＝2时，电压V1为6V，电压V2为20V，以及V1-V2为-14V。由于20>6+5，Vout将处于Vdd。在时间t＝2.5时，电压V1为～14V，电压V2为14V，以及V1-V2＝0V。由于14<14+5，Vout将接地。在时间t＝3.5时，电压V1为25V，电压V2为8V，以及V1-V2为17V。由于25>8+5，Vout将处于Vdd。
现在另外参考图5来描述监控电路54a’的更详细版本。
监控电路54a’在节点N1处接收电压V1作为第一输入电压。分压器70被耦合在节点N1与接地之间。第一放大器60具有在中心抽头N3处被耦合到分压器70的非反相端子以及被耦合到节点N10的反相端子。电阻器R1被耦合在节点N10与接地之间。n沟道晶体管MN1的栅极被耦合为由放大器60的输出偏置，其源极被耦合到节点N10，以及其漏极被耦合到由p沟道晶体管MP1-MP2形成的电流镜。P沟道晶体管M1的栅极被耦合到P沟道晶体管MP1的栅极，其源极被耦合到Vdd，以及其漏极被耦合到由晶体管M7-M8形成的电流镜，该电流镜的输出被耦合到节点B。
监控电路54a’在节点N2处接收电压V2作为第二输入电压。分压器72被耦合在节点N2与接地之间。第二放大器62具有在中心抽头N4处被耦合到分压器72的非反相端子、以及被耦合到节点N11的反相端子。电阻器R2被耦合在节点N11与接地之间。n沟道晶体管MN2的栅极被耦合为由放大器62的输出偏置，其源极被耦合到节点N11，以及其漏极被耦合到由p沟道晶体管M9-M10形成的电流镜。由p沟道晶体管M9-M10形成的电流镜的输出被耦合到由晶体管M12-M13形成的电流镜的输入，晶体管M12-M13形成的电流镜的输出被耦合到节点A。P沟道晶体管M11的栅极被耦合到P沟道晶体管M9的栅极，其源极被耦合到Vdd，以及其漏极被耦合到节点B。
监控电路54a’接收参考电压Vref，以及分压器74被耦合在参考电压Vref与接地之间。第三放大器64具有在中心抽头N5处被耦合到分压器74的非反相端子以及被耦合到节点N12的反相端子。电阻器R3被耦合在节点N12与接地之间。n沟道晶体管MN3的栅极被耦合为由放大器64的输出偏置，其源极被耦合到节点N12，以及其漏极被耦合到由晶体管M2-M3形成的电流镜的输入。由晶体管M2-M3形成的电流镜的输出被耦合到由晶体管M4-M5形成的电流镜的输入，由晶体管M4-M5形成的电流镜的输出转而被耦合到节点A。N沟道晶体管M6的栅极被耦合到晶体管M5的栅极，其源极被耦合到接地，以及其漏极被耦合到节点B。
缓冲器66具有被耦合到节点A的输入，并且提供输出信号VoutA。缓冲器68具有被耦合到节点B的输入，并且提供输出信号VoutB。输出信号VoutA被耦合到OR门69，并且输出信号VoutB被耦合到OR门69。OR门69在其输出处生成信号Vout。
现在描述监控电路54a的操作。放大器60充当电压-电流转换器并且控制晶体管MN1以汲取电流I1，并且电流I1是基于电压V1。由晶体管MP1-MP2形成的电流镜将电流I1镜像以被提供到节点A。放大器62充当电压-电流转换器并且控制晶体管MN2以汲取电流I2，并且电流I2是基于电压V2。电流I2由晶体管M9-M10镜像到晶体管M12-M13，然后从节点A被灌入。放大器64充当电压-电流转换器并且控制晶体管MN3以汲取参考电流Iref，并且参考电流Iref是基于参考电压Vref。参考电流Iref通过晶体管M2-M3镜像到晶体管M4-M5，然后从节点A被灌入。
P沟道晶体管M1将电流I1镜像到晶体管M7-M8，晶体管M7-M8从节点B灌入电流I1。P沟道晶体管M11将电流I2镜像以被提供到节点B。晶体管M6将晶体管M4-M5镜像以从节点B灌入电流Iref。
如上文所解释，节点A充当电流求和接合点。因此，如果I1≥I2+Iref，流入缓冲器66的输入的电流将为正，导致节点A处的电压增加，并且缓冲器66的输出VoutA变为Vref(其可以是Vdd)。如果I1<I2+Iref，则电流将从缓冲器66的输入被汲取，或不流入缓冲器66的输入，导致节点A处的电压下降，并且缓冲器66的输出VoutA下落到接地。
节点B也充当电流求和接合点。由于电流I2被提供到节点B，而电流I1和Iref从节点B被灌入，因此，如果I2>I1+Iref，则流入缓冲器68的输入的电流将为正，导致节点B处的电压增加，并且缓冲器68的输出VoutB变为Vref(其可以是Vdd)。如果I2<I1+Iref，则电流将从缓冲器68的输入被汲取，或不流入缓冲器68的输入，导致节点B处的电压下降，并且缓冲器68的输出VoutB下落到接地。输出VoutA和VoutB通过OR门69来被逻辑“或”在一起以提供输出信号Vout。因此，如果I1≥I2+Iref或者如果I2≥I1+Iref，则Vout将处于Vref(可以是Vdd)，并且如果I1<I2+Iref或者如果I2<I1+Iref，则Vout将处于接地。
上文所描述的监控电路是可编程和可设置的。通过改变Vref的值，可以改变电流Iref。因此，用于比较的偏移是可编程的。这允许在简单调整Vref以匹配针对给定功率晶体管的适当限制之后，监控电路可与任何功率晶体管一起使用。
尽管已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将领会，不脱离本文中公开的本公开内容的范围的其他实施例可以被设想到。因此，本公开的范围应仅由所附权利要求来限定。

Claims (23)

1.一种电子设备，包括：
功率开关，具有被耦合到第一节点的控制端子、被耦合到第二节点的第一传导端子以及被耦合到第三节点的第二传导端子；
监控电路，具有被耦合到所述第一节点的第一输入和被耦合到所述第二节点的第二输入，所述监控电路被配置为根据在所述第一输入处和所述第二输入处分别接收到的第一电压和第二电压来生成指示所述功率开关上的栅极氧化物应力的监控信号；
其中所述监控电路包括：
第一电压-电流转换器，根据第一输入电压生成第一电流；
第二电压-电流转换器，根据第二输入电压生成第二电流；
第三电压-电流转换器，根据参考电压生成参考电流；
电流求和节点，被耦合以接收所述第一电流、所述第二电流和所述参考电流，使得所述第一电流被提供到所述电流求和节点，所述第二电流从所述电流求和节点被灌入，并且所述参考电流从所述电流求和节点被灌入；以及
第一缓冲器，具有被耦合到所述电流求和节点的输入；以及保护电路，被配置为当所述监控信号指示所述功率开关上的所述栅极氧化物应力时驱动以保护所述功率开关免受所述栅极氧化物应力。
2.根据权利要求1所述的电子设备，其中所述参考电压是可编程的。
3.根据权利要求1所述的电子设备，其中所述第一电压-电流转换器包括：
第一放大器，具有被耦合到第一电压的非反相端子、被耦合到第一反馈节点的反相端子以及输出；
第一晶体管，具有被耦合到电流镜输入的第一传导端子、被耦合到所述第一反馈节点的第二传导端子以及被耦合到所述第一放大器的所述输出的控制端子；
其中所述第一电流从所述电流镜输入被汲取；
第一电阻分压器，被耦合在所述第一输入电压与接地之间，并且在其中心抽头处产生所述第一电压；以及
第一电阻器，被耦合在所述第一晶体管的所述第二传导端子与接地之间。
4.根据权利要求3所述的电子设备，进一步包括电流镜，所述电流镜具有所述电流镜输入和被耦合到所述电流求和节点的电流镜输出，并且被配置为将所述第一电流镜像到所述电流求和节点。
5.根据权利要求4所述的电子设备，其中所述第二电压-电流转换器包括：
第二放大器，具有被耦合到第二电压的非反相端子、被耦合到第二反馈节点的反相端子以及输出；
第二晶体管，具有被耦合到所述电流求和节点的第一传导端子、被耦合到所述第二反馈节点的第二传导端子以及被耦合到所述第二放大器的所述输出的控制端子；
其中所述第二电流从所述电流求和节点被汲取；
第二电阻分压器，被耦合在所述第二输入电压与接地之间并且在其中心抽头处产生所述第二电压；以及
第二电阻器，被耦合在所述第二晶体管的所述第二传导端子与接地之间。
6.根据权利要求5所述的电子设备，其中所述第三电压-电流转换器包括：
第三放大器，具有被耦合到第三电压的非反相端子、被耦合到第三反馈节点的反相端子以及输出；
第三晶体管，具有被耦合到所述电流求和节点的第一传导端子、被耦合到所述第三反馈节点的第二传导端子以及被耦合到所述第三放大器的所述输出的控制端子；
其中所述参考电流从所述电流求和节点被汲取；
第三电阻分压器，被耦合在所述参考电压与接地之间并且在其中心抽头处产生所述第三电压；以及
第三电阻器，被耦合在所述第三晶体管的所述第二传导端子与接地之间。
7.根据权利要求6所述的电子设备，进一步包括：
第二电流求和节点；
第一电流镜，被配置为将所述第一电流镜像到所述第二电流求和节点；
第二电流镜，被配置为将所述第二电流镜像到所述第二电流求和节点；
第三电流镜，被配置为将所述参考电流镜像到第二电流求和节点；
其中所述第二电流求和节点接收所述第一电流、所述第二电流和所述参考电流，使得所述第二电流被提供到所述第二电流求和节点，所述第一电流从所述第二电流求和节点被灌入，并且所述参考电流从第二电流求和节点被灌入；
第二缓冲器，具有被耦合到所述第二电流求和节点的输入；
OR门，被耦合以接收来自所述第一缓冲器和所述第二缓冲器的输出作为输入，并且被配置为输出所述监控信号。
8.根据权利要求7所述的电子设备，其中：
所述第一缓冲器被配置为输出所述参考电压，其中所述第一电流大于所述第二电流和所述参考电流之和；
所述第一缓冲器被配置为输出接地电压，其中所述第一电流小于所述第二电流和所述参考电流之和；
所述第二缓冲器被配置为输出所述参考电压，其中在所述第二电流大于所述第一电流和所述参考电流之和；以及
所述第二缓冲器被配置为输出接地电压，其中所述第二电流小于所述第一电流和所述参考电流之和。
9.一种电子设备，包括：
第一电压-电流转换器，根据第一输入电压生成第一电流；
第二电压-电流转换器，根据第二输入电压生成第二电流；
第三电压-电流转换器，根据可编程电压生成参考电流；
电流求和节点，被耦合以接收所述第一电流、所述第二电流和所述参考电流，使得所述第一电流被提供到所述电流求和节点，所述第二电流从所述电流求和节点被灌入，并且所述参考电流从所述电流求和节点被灌入；以及
第一缓冲器，具有被耦合到所述电流求和节点的输入；
其中如果所述第一电流大于所述第二电流和所述参考电流之和，则所述第一缓冲器被配置为输出所述可编程电压；以及
其中如果所述第一电流小于所述第二电流和所述参考电流之和，则所述第一缓冲器被配置为输出接地电压。
10.根据权利要求9所述的电子设备，其中所述第一电压-电流转换器包括：
第一放大器，具有被耦合到第一电压的非反相端子、被耦合到第一反馈节点的反相端子以及输出；以及
第一晶体管，具有被耦合到电流镜输入的第一传导端子、被耦合到所述第一反馈节点的第二传导端子以及被耦合到所述第一放大器的所述输出的控制端子；
其中所述第一电流从所述电流镜输入被汲取。
11.根据权利要求10所述的电子设备，其中所述第一电压-电流转换器进一步包括：
第一电阻分压器，被耦合在所述第一输入电压与接地之间并且在其中心抽头处产生所述第一电压；以及
第一电阻器，被耦合在所述第一晶体管的所述第二传导端子与接地之间。
12.根据权利要求11所述的电子设备，进一步包括电流镜，所述电流镜具有所述电流镜输入和被耦合到所述电流求和节点的电流镜输出，并且被配置为将所述第一电流镜像到所述电流求和节点。
13.根据权利要求9所述的电子设备，其中所述第二电压-电流转换器包括：
第二放大器，具有被耦合到第二电压的非反相端子、被耦合到第二反馈节点的反相端子以及输出；以及
第二晶体管，具有被耦合到所述电流求和节点的第一传导端子、被耦合到所述第二反馈节点的第二传导端子以及被耦合到所述第二放大器的所述输出的控制端子；
其中所述第二电流从所述电流求和节点被汲取。
14.根据权利要求13所述的电子设备，其中所述第二电压-电流转换器进一步包括：
第二电阻分压器，被耦合在所述第二输入电压与接地之间并且在其中心抽头处产生所述第二电压；以及
第二电阻器，被耦合在所述第二晶体管的所述第二传导端子与接地之间。
15.根据权利要求9所述的电子设备，其中所述第三电压-电流转换器包括：
第三放大器，具有被耦合到第三电压的非反相端子、被耦合到第三反馈节点的反相端子以及输出；以及
第三晶体管，具有被耦合到所述电流求和节点的第一传导端子、被耦合到所述第三反馈节点的第二传导端子以及被耦合到所述第三放大器的所述输出的控制端子；
其中所述参考电流从所述电流求和节点被汲取。
16.根据权利要求15所述的电子设备，其中所述第三电压-电流转换器进一步包括：
第三电阻分压器，被耦合在所述可编程电压与接地之间并且在其中心抽头处产生所述第三电压；以及
第三电阻器，被耦合在所述第三晶体管的所述第二传导端子与接地之间。
17.根据权利要求9所述的电子设备，进一步包括：
第二电流求和节点；
第一电流镜，被配置为将所述第一电流镜像到所述第二电流求和节点；
第二电流镜，被配置为将所述第二电流镜像到所述第二电流求和节点；
第三电流镜，被配置为将所述参考电流镜像到所述第二电流求和节点；
其中所述第二电流求和节点接收所述第一电流、所述第二电流和所述参考电流，使得所述第二电流被提供到所述第二电流求和节点，所述第一电流从所述第二电流求和节点被灌入，并且所述参考电流从所述第二电流求和节点被灌入；
第二缓冲器，具有被耦合到所述第二电流求和节点的输入；
其中如果所述第二电流大于所述第一电流和所述参考电流之和，则所述第二缓冲器被配置为输出所述可编程电压；
其中如果所述第二电流小于所述第一电流和所述参考电流之和，则所述第二缓冲器被配置为输出接地电压；
OR门，被耦合以接收来自所述第一缓冲器和所述第二缓冲器的输出作为输入。
18.一种电子设备，包括：
第一电压-电流转换器，接收第一输入电压并且生成第一电流；
第二电压-电流转换器，接收第二输入电压并且生成第二电流；
第三电压-电流转换器，接收可编程电压并且生成参考电流；
电流求和节点；
第一电流镜电路，被配置为将所述第一电流镜像到所述电流求和节点；
第二电流镜电路，被配置为将所述第二电流镜像到所述电流求和节点；
第三电流镜电路，被配置为将所述参考电流镜像到所述电流求和节点；
其中所述电流求和节点被耦合以接收所述第一电流、所述第二电流和所述参考电流，使得所述第一电流被提供到所述电流求和节点，所述第二电流从所述电流求和节点被灌入，并且所述参考电流从所述电流求和节点被灌入；以及
缓冲器，具有被耦合到所述电流求和节点的输入。
19.根据权利要求18所述的电子设备，其中所述第二电流镜电路包括第一电流镜，所述第一电流镜被配置为将所述第二电流镜像到第二电流镜，所述第二电流镜被配置为将所述第二电流镜像到所述电流求和节点。
20.根据权利要求19所述的电子设备，其中所述第三电流镜电路包括第三电流镜，所述第三电流镜被配置成将所述参考电流镜像到第四电流镜，所述第四电流镜被配置为将所述参考电流镜像到所述电流求和节点。
21.根据权利要求20所述的电子设备，其中所述第一电压-电流转换器包括：
第一放大器，具有被耦合到第一电压的非反相端子、被耦合到第一反馈节点的反相端子以及输出；
第一晶体管，具有被耦合到所述第一电流镜电路的第一传导端子、被耦合到所述第一反馈节点的第二传导端子以及被耦合到所述第一放大器的所述输出的控制端子；
其中所述第一电流从所述第一电流镜电路被汲取；
第一电阻分压器，被耦合在所述第一输入电压与接地之间并且在其中心抽头处产生所述第一电压；以及
第一电阻器，被耦合在所述第一晶体管的所述第二传导端子与接地之间。
22.根据权利要求21所述的电子设备，其中所述第二电压-电流转换器包括：
第二放大器，具有被耦合到第二电压的非反相端子、被耦合到第二反馈节点的反相端子以及输出；
第二晶体管，具有被耦合到所述电流求和节点的第一传导端子、被耦合到所述第二反馈节点的第二传导端子以及被耦合到所述第二放大器的所述输出的控制端子；
其中所述第二电流从所述电流求和节点被汲取；
第二电阻分压器，被耦合在所述第二输入电压与接地之间并且在其中心抽头处产生所述第二电压；以及
第二电阻器，被耦合在所述第二晶体管的所述第二传导端子与接地之间。
23.根据权利要求22所述的电子设备，其中所述第三电压-电流转换器包括：
第三放大器，具有被耦合到第三电压的非反相端子、被耦合到第三反馈节点的反相端子以及输出；
第三晶体管，具有被耦合到所述电流求和节点的第一传导端子、被耦合到所述第三反馈节点的第二传导端子以及被耦合到所述第三放大器的所述输出的控制端子；
其中所述参考电流从所述电流求和节点被汲取；
第三电阻分压器，被耦合在所述可编程电压与接地之间并且在其中心抽头处产生所述第三电压；以及
第三电阻器，被耦合在所述第三晶体管的所述第二传导端子与接地之间。
CN201810564349.6A 2017-06-16 2018-06-04 高电压比较器 Active CN109150143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/625,261 US10243550B2 (en) 2017-06-16 2017-06-16 High voltage comparator
US15/625,261 2017-06-16

Publications (2)

Publication Number Publication Date
CN109150143A CN109150143A (zh) 2019-01-04
CN109150143B true CN109150143B (zh) 2023-06-16

Family

ID=62495678

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810564349.6A Active CN109150143B (zh) 2017-06-16 2018-06-04 高电压比较器
CN201820855954.4U Withdrawn - After Issue CN208908437U (zh) 2017-06-16 2018-06-04 电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201820855954.4U Withdrawn - After Issue CN208908437U (zh) 2017-06-16 2018-06-04 电子设备

Country Status (3)

Country Link
US (1) US10243550B2 (zh)
EP (1) EP3416287B1 (zh)
CN (2) CN109150143B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312899B2 (en) * 2017-03-09 2019-06-04 Texas Instruments Incorporated Over-voltage clamp circuit
US10243550B2 (en) * 2017-06-16 2019-03-26 Stmicroelectronics, Inc. High voltage comparator
KR102483436B1 (ko) * 2018-02-08 2022-12-29 주식회사 디비하이텍 버퍼 증폭기
US10830799B1 (en) * 2019-07-12 2020-11-10 Alpha And Omega Semiconductor (Cayman) Ltd. Temperature and VGS compensation for current sensing using Rdson in MOSFETS

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628558B2 (en) * 2001-06-20 2003-09-30 Cypress Semiconductor Corp. Proportional to temperature voltage generator
DE10209677C1 (de) 2002-03-05 2003-07-17 Infineon Technologies Ag Schaltungsanordnung zur Detektion des Schaltzustandes eines Transistors
US7035835B2 (en) * 2003-06-12 2006-04-25 Winbond Electronics Corporation High-precision current-mode pulse-width-modulation circuit
GB2451467B (en) 2007-07-28 2013-01-16 Zetex Semiconductors Plc Current driving method and circuit
US8159204B2 (en) 2008-09-29 2012-04-17 Active-Semi, Inc. Regulating current output from a buck converter without external current sensing
US8462034B2 (en) * 2011-07-14 2013-06-11 Synopsys, Inc. Synchronous switching in high-speed digital-to-analog converter using quad synchronizing latch
US9935452B2 (en) 2015-11-13 2018-04-03 Allegro Microsystems, Llc Circuits and techniques for signaling between devices
US10243550B2 (en) * 2017-06-16 2019-03-26 Stmicroelectronics, Inc. High voltage comparator

Also Published As

Publication number Publication date
EP3416287A1 (en) 2018-12-19
CN208908437U (zh) 2019-05-28
US10243550B2 (en) 2019-03-26
EP3416287B1 (en) 2023-12-20
US20180367131A1 (en) 2018-12-20
CN109150143A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN109150143B (zh) 高电压比较器
US9946282B2 (en) LDO regulator with improved load transient performance for internal power supply
CN108075737B (zh) 用于驱动电容性负载的低输出阻抗、高速高压电压生成器
CN109213248B (zh) 负电源控制电路以及电源装置
TWI808173B (zh) 電壓偵測器
CN106066419B (zh) 电流检测电路
KR20090054253A (ko) 최대 전압 선택회로
EP2738768B1 (en) Systems and methods for controlling power in semiconductor circuits
CN108233701B (zh) 一种升降压电压转换电路
JP2010193035A (ja) コンパレータ回路
US9600007B2 (en) Low dropout regulator with wide input voltage range
JP2009282908A (ja) レギュレータ
CN111610354B (zh) 电流生成电路
CN106571797B (zh) 上电复位(por)电路
US9588540B2 (en) Supply-side voltage regulator
US6566905B2 (en) Method and apparatus for a multi-state single program pin
US5963067A (en) Reverse current throttling of a MOS transistor
JP2011188361A (ja) パワーオンリセット回路
JP7203478B2 (ja) 電流センス回路
CN111756029A (zh) 高速宽动态范围输入结构
US9356587B2 (en) High voltage comparison circuit
US20130127520A1 (en) Tracking circuit
CN212989977U (zh) 用于驱动背对背功率开关的功率开关控制器和电子电路
JP2018014577A (ja) 負荷電流検出回路
CN108304025B (zh) 工作电压切换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant