DE10209677C1

DE10209677C1 - Schaltungsanordnung zur Detektion des Schaltzustandes eines Transistors

Info

Publication number: DE10209677C1
Application number: DE2002109677
Authority: DE
Inventors: Robert Oyrer; Markus Ladurner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-03-05
Filing date: 2002-03-05
Publication date: 2003-07-17
Anticipated expiration: 2022-03-06

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Erfassung des Schaltzustandes eines Transistors (T), die eine erste Eingangsklemme (M1) zum Anschluss an einen Steueranschluss (G) des Transistors und eine zweite Eingangsklemme (M2) zum Anschluss an einen Laststreckenanschluss (S) des Transistors, eine Ausgangsklemme (Q), an der ein von dem Schaltzustand des Transistors abhängiges Signal zur Verfügung steht, und einen Differenzverstärker mit einer ersten Eingangsstufe (10), einer zweiten Eingangsstufe (20) und einer zwischen die Eingangsstufen (10, 20) und die Ausgangsklemme (Q) geschalteten Ausgangsstufe (30) aufweist, wobei die erste Eingangsstufe (10) und die zweite Eingangsstufe (20) jeweils einen Transistor (T1, T2) aufweisen, die unterschiedliche Einsatzspannungen besitzen.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Detektion des Schaltzustandes eines Transistors, insbe sondere eines Leistungstransistors.

Die Erfassung des Schaltzustandes eines Transistors, insbe sondere die Erfassung des Ausschaltzustandes (Aus-Zustandes) ist für eine Vielzahl von Anwendungen erforderlich. So werden bei Schaltungen mit Leistungstransistoren, beispielsweise bei Bauelementen der PROFET®-Familie der Anmelderin, bei sperren dem Leistungstransistor verschiedene Detektions- oder Klemm schaltungen aktiviert. Um diese Schaltungen ohne Zeitverzug aktivieren zu können, ist eine genaue Erfassung des Zeitpunk tes, zu dem der Leistungstransistor sperrt, erforderlich.

Bei der Erfassung des Ausschaltzustandes eines Transistors ist zu beachten, dass ein zunächst leitender Transistor nach dem Anlegen eines für das Sperren des Transistors geeigneten Ansteuersignals an seinen Ansteueranschluss (dem Gate- Anschluss bei MOSFET) abhängig von der äußeren Beschaltung erst mit einer mehr oder weniger großen Zeitverzögerung sperrt. Eine bestimmte Zeitverzögerung ist bei MOSFET unver meidlich und resultiert aus der Entladedauer der Gate- Kapazität.

Bei bisher bekannten Schaltungsanordnungen zur Detektion des Schaltzustandes eines Transistors wird das den Transistor an steuernde Ansteuersignal ausgewertet, und der Transistor wird nach Ablauf einer Wartezeit nachdem das Ansteuersignal auf einen den Transistor sperrenden Pegel gewechselt hat, als ge sperrt angenommen. Der Schaltzustand des Transistors wird da mit nur indirekt über das Ansteuersignal und die fest vorge gebene Wartezeit bestimmt. Da die Zeitverzögerung, bis der Transistor tatsächlich sperrt, abhängig von der äußeren Be schaltung des Transistors starken Schwankungen unterliegt, ist für diese Wartezeit ein entsprechend großer Sicherheits faktor zu wählen, so dass sich vielfach, wenn der Transistor tatsächlich bereits vor Ablauf dieser eingestellten Wartezeit sperrt, unerwünschte Verzögerungen bis zur Ansteuerung der Detektions- und Klemmschaltungen ergeben. Insbesondere bei der Ansteuerung induktiver Lasten wird die tatsächliche Ab schaltezeit so stark durch die äußere Beschaltung beein flusst, dass sie durch die Wartezeit nicht mehr ausreichend berücksichtigt werden kann.

Auch die Auswertung der Lastreckenspannung bzw. des Potenti als an einem der Laststreckenanschlüsse des Transistors lässt unter bestimmten Umständen keine Aussage über den Schaltzu stand des Transistors zu. So treten beispielsweise bei Ver wendung des Transistors als High-Side-Schalter, der zwischen das positive Versorgungspotential und die Last geschaltet ist, bei einem Kurzschluss der Last und gleichzeitig leiten dem Transistor Spannungsverhältnisse auf, die ohne Kurz schluss der Last nur bei gesperrtem Transistor auftreten.

Die US 4,682,278 beschreibt eine Schaltungsanordnung zur Er fassung des Schaltzustandes eines Thyristors. Die Schaltungs anordnung umfasst eine erste Eingangsklemme zum Anschließen an einen Steueranschluss des Thyristors, eine zweite Ein gangsklemme zum Anschließen an einen Laststreckenanschluss des Thyristors sowie eine Ausgangsklemme, an der ein vom Schaltzustand des Thyristors abhängiges Signal zur Verfügung steht. Die Schaltungsanordnung umfasst weiterhin einen an die Eingangsklemmen gekoppelten Differenzverstärker, der aus gangsseitig mit der Ausgangsklemme gekoppelt ist.

Es ist ein Ziel der vorliegenden Erfindung eine Schaltungsan ordnung zur Erfassung eines Schaltzustandes eines Transistors zur Verfügung zu stellen, die eine unmittelbare Erfassung des Schaltzustandes, insbesondere des Aus-Zustandes des Transis tors, ermöglicht und die einfach realisierbar ist.

Dieses Ziel wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltun gen der Erfindung sind Gegenstand der Unteransprüche.

Die erfindungsgemäße Schaltungsanordnung zur Erfassung des Schaltzustandes eines Transistors umfasst eine erste Ein gangsklemme zum Anschluss an einen Steueranschluss des Tran sistors, eine zweite Eingangsklemme zum Anschluss an einen Laststreckenanschluss des Transistors und eine Ausgangsklem me, an der ein von dem Schaltzustand des Transistors abhängi ges Signal zur Verfügung steht. Die Schaltungsanordnung um fasst ferner einen Differenzverstärker mit einer ersten Ein gangsstufe, einer zweiten Eingangsstufe und einer zwischen die Eingangsstufen und die Ausgangsklemme geschalteten Aus gangsstufe, wobei die erste Eingangsstufe einen ersten Tran sistor aufweist, der einen Steueranschluss und einen ersten und zweiten Laststreckenanschluss aufweist und dessen Steuer anschluss an die erste Eingangsklemme gekoppelt ist, wobei die zweite Eingangsstufe einen zweiten Transistor aufweist, der einen Steueranschluss und einen ersten und zweiten Last streckenanschluss aufweist und dessen Steueranschluss an die zweite Eingangsklemme gekoppelt ist, und wobei der erste und zweite Transistor unterschiedliche Einsatzspannungen aufwei sen.

Der wesentliche Gedanke der vorliegenden Erfindung besteht darin, die Spannung zwischen dem Steueranschluss und einem Laststreckenanschluss des Transistors auszuwerten, wobei die ser Steueranschluss bei einem MOSFET dessen Gate-Anschluss und dieser Laststreckenanschluss bei einem MOSFET dessen Source-Anschluss ist. Die Gate-Source-Spannung gibt unmittel bar Aufschluss über den Schaltzustand des Transistors, wobei davon ausgegangen werden kann dass der Transistor sicher sperrt, wenn die Gate-Source-Spannung unter die Einsatzspan nungsschwelle abgesunken ist.

Erfindungsgemäß erfolgt die Auswertung der Gate-Source- Spannung mittels des Differenzverstärkers, wobei die Diffe renz der Einsatzspannungen der Transistoren der Eingangsstu fen die Spannungsschwelle festlegen, bei der das Ausgangssig nal des Differenzverstärkers seinen Pegel wechselt. Der Dif ferenzverstärker ist vorzugsweise als sogenannter Transkon duktanz-Verstärker, also als Verstärker mit einem hochohmigen Ausgang, ausgebildet. Der Aufbau des Differenzverstärkers kann dem Aufbau eines beliebigen derartigen Differenzverstär kers entsprechen. Ausführungsbeispiele derartiger Differenz verstärker sind beispielsweise in Tietze, Schenk: "Halblei terschaltungstechnik", 11. Auflage, Springer Verlag, Berlin, 1999, Seiten 546, 547 beschrieben. Der nach der Erfindung verwendete Differenzverstärker unterscheidet sich von den be kannten Verstärkern erfindungsgemäß dadurch, dass die Einsatzspannungen der Transistoren der Eingangsstufe, die stets vorhanden sind und deren Steueranschlüsse die Eingänge des Differenzverstärkers bilden, unterschiedliche Einsatz spannungen aufweisen.

Bei Auswertung des Schaltzustandes eines n-leitenden Transis tors, der bei einer positiven Gate-Source-Spannung leitet, weist der an den Gate-Anschluss des auszuwertenden Transis tors angeschlossene Transistor die höhere Einsatzspannung als der weitere, an den Source-Anschluss des auszuwertenden Tran sistor angeschlossene Transistor des Differenzverstärkers auf.

Der Transistor, dessen Schaltzustand zu detektieren ist, ist bei üblichen Anwendungen in Reihe zu einer Last zwischen ein Versorgungspotential und ein Bezugspotential geschaltet. Da bei können am Gate-Anschluss dieses Transistors Potentiale auftreten, die größer als das Versorgungspotential sind. Au ßerdem kann insbesondere bei der Ansteuerung induktiver Las ten das Source-Potential unter den Wert des Bezugspotentials absinken, was bedingt durch die unweigerlich vorhandene kapa zitive Kopplung über die Gate-Source-Kapazität zwischen dem Source-Anschluss und dem Gate-Anschluss zu einem Absinken des Potentials an dem Gate-Anschluss unter den Wert des Bezugspo tentials führt. Um den Differenzverstärker vor derartigen ne gativen Potentialen zu schützen, ist bei einer Ausführungs form der Erfindung eine erste Schutzschaltung zwischen die erste Eingangsklemme und die erste Eingangsstufe geschaltet ist und/oder eine zweite Schutzschaltung ist zwischen die zweite Eingangsklemme und die zweite Eingangsstufe geschaltet ist.

Die erste und/oder zweite Schutzschaltung weisen vorzugsweise jeweils eine Diode auf, die zwischen den Steueranschluss des ersten und/oder zweiten Transistors und ein Bezugspotential geschaltet sind und die das Potential an den Steueranschlüs sen der Transistoren des Differenzverstärkers auf einem Po tential festhalten, das nur um den Wert der Durchlassspannung der Dioden oberhalb des Bezugspotentials liegt.

Der Differenzverstärker der Schaltungsanordnung weist wenigs tens eine Stromquelle auf, die den Laststreckenanschlüssen des ersten und zweiten Transistors nachgeschaltet ist. Um die Stromaufnahme der Schaltungsanordnung reduzieren zu können, ist dieser Stromquelle bei einer Ausführungsform ein Schalter nachgeschaltet, wobei der Differenzverstärker bei geöffnetem Schalter "ausgeschaltet" ist und damit keine Stromaufnahme besitzt. Der Schalter ist vorzugsweise nach Maßgabe eines Signals am Ausgang der Schaltungsanordnung und nach Maßgabe eines Freigabesignals des zu überwachenden Transistors ange steuert. Diese beiden Signale sind bei einer Ausführungsform einem Logikglied zugeführt, das den Schalter ansteuert. Die Art des Logikglieds bestimmt dabei, bei welchen Werten dieser Signale der Schalter geöffnet ist, um die Stromaufnahme des Differenzverstärkers zu reduzieren. Das Logikglied ist vor zugsweise derart ausgebildet, dass es den Schalter öffnet, um die Stromaufnahme zu reduzieren, wenn sowohl das Signal am Ausgang der Schaltungsanordnung als auch das Freigabesignal auf einen gesperrten Transistor hinweisen.

Der erste und zweite Transistor des Differenzverstärkers sind vorzugsweise als MOS-Transistoren ausgebildet, deren Source- Anschlüsse bei einer Ausgestaltung des Differenzverstärkers miteinander verbunden und an die Stromquelle angeschlossen sind. Ist der Schalter in Reihe zu der Stromquelle geöffnet, so befindet sich das Source-Potential auf einem nicht defi nierten Wert. Schwierigkeiten können dabei insbesondere dann auftreten, wenn das Potential an den Steueranschlüssen unter den Wert des Potentials an den Source-Anschlüssen absinkt.

Bei einer Ausführungsform der Erfindung weisen die Schutz schaltungen daher jeweils einen Transistor auf, dessen Steu eranschluss an den Steueranschluss des ersten bzw. zweiten Transistors des Differenzverstärkers angeschlossen ist und dessen Laststrecke zwischen den Steueranschluss und den der Stromquelle zugewandten Laststreckenanschluss des ersten bzw. zweiten Transistors geschaltet ist oder dessen Laststrecke zwischen den Steueranschluss des ersten bzw. zweiten Transis tors des Differenzverstärkers und Bezugspotential geschaltet ist.

Bei einer Ausführungsform der Erfindung ist ein weiterer Ver stärker vorgesehen, der zwischen die erste und zweite Ein gangsklemme und die Ausgangsklemme geschaltet ist. Dieser weitere Verstärker weist einen Transistor mit einem Steueran schluss und einem ersten und zweiten Laststreckenanschluss auf, wobei der Steueranschluss an die erste Eingangsklemme, der erste Laststreckenanschluss an die zweite Eingangsklemme und der zweite Laststreckenanschluss an die Ausgangsklemme gekoppelt ist. Dieser zweite Verstärker dient zur Bereitstel lung eines Ausgangssignals, wenn die Potentiale an dem Gate- Anschluss und dem Source-Anschluss des zu überwachenden Tran sistors unter den Wert des Bezugspotentials abgesunken sind und der Differenzverstärker nicht funktioniert.

Die vorliegende Erfindung wird nachfolgend in Ausführungsbei spielen anhand von Figuren näher erläutert. In den Figuren zeigt

Fig. 1 ein Blockschaltbild einer Schaltungsanordnung mit einem zu überwachenden Transistor, einer Ansteuer schaltung für den Transistor und einer erfindungs gemäßen Auswerteschaltung,

Fig. 2 ein erstes Ausführungsbeispiel einer erfindungsge mäßen Auswerteschaltung,

Fig. 3 ein zweites Ausführungsbeispiel einer erfindungsge mäßen Auswerteschaltung,

Fig. 4 ein drittes Ausführungsbeispiel einer erfindungsge mäßen Auswerteschaltung,

Fig. 5 ein viertes Ausführungsbeispiel einer erfindungsge mäßen Auswerteschaltung mit einem Differenzverstär kers und einem weiteren Verstärker.

In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

Fig. 1 zeigt ein Blockschaltbild einer Schaltungsanordnung mit einem zu überwachenden Transistor T, der in dem Ausfüh rungsbeispiel in Reihe zu einer Last Z zwischen ein Versor gungspotential VBB und ein Bezugspotential GND geschaltet ist. Die Spannungsquelle V0 symbolisiert ein durch die Last Z, beispielsweise eine induktive Last, hervorgerufenes Poten tial, das beliebige Potentiale von VBB bis Bezugspotential GND und auch Werte unterhalb des Bezugspotentials GND anneh men kann.

Der Transistor T ist durch eine Treiberschaltung 10, bei spielsweise eine Ladungspumpe, abhängig von einem Freigabe signal IN angesteuert, wobei der Transistor in dem Ausfüh rungsbeispiel als n-leitender MOSFET ausgebildet ist und die Treiberschaltung 100 zwischen den Gate-Anschluss und den Sour ce-Anschluss des Transistors T geschaltet ist.

Zur Auswertung des Schaltzustandes des Transistors T, insbe sondere zur Detektion eines Aus-Zustandes, bei dem der Tran sistor T gesperrt ist, ist eine erfindungsgemäße Schaltungs anordnung 200 vorgesehen, die eine erste Eingangsklemme M1 aufweist, die an den Gate-Anschluss G des Transistors T ange schlossen ist und die eine zweite Eingangsklemme M2 aufweist, die an den Source-Anschluss des Transistors T angeschlossen ist. Die Auswerteschaltung 200 weist weiterhin eine Ausgangs klemme Q auf, an der ein von dem Schaltzustand des Transis tors T abhängiges Signal anliegt. Bei den in den nachfolgen den Fig. 3 und 4 dargestellten Ausführungsbeispielen ist der Auswerteschaltung zur Realisierung einer Stromsperrfunk tion auch das Freigabesignal IN zugeführt, wie gestrichelt in Fig. 1 eingezeichnet.

Fig. 2 zeigt den internen Aufbau der Auswerteschaltung 200 gemäß einem ersten Ausführungsbeispiel der Erfindung. Die Auswerteschaltung umfasst neben der ersten Eingangsklemme M1, der zweiten Eingangsklemme M2 und der Ausgangsklemme Q einen Differenzverstärker DV mit einer ersten an den ersten Eingang M1 gekoppelten Eingangsstufe 10, einer zweiten an den zweiten Eingang M2 gekoppelten Eingangsstufe 20 und einer zwischen die erste und zweite Eingangsstufe 10, 20 und die Ausgangs klemme Q geschalteten Ausgangsstufe 30. Die Eingangsstufe M1 weist einen ersten Transistor T1 auf, der in dem Ausführungs beispiel als n-leitender MOS-Transistor ausgebildet ist, des sen Gate-Anschluss G an den ersten Eingang M1 angeschlossen ist. Entsprechend weist die zweite Eingangsstufe M2 einen zweiten n-leitenden MOS-Transistor T2 auf, dessen Gate- Anschluss G an den zweiten Eingang M2 angeschlossen ist. Die Source-Anschlüsse der beiden Transistoren T1, T2 des Diffe renzverstärkers sind miteinander verbunden und in einer für Differenzverstärker üblichen Weise über eine Stromquelle I1 an Bezugspotential GND angeschlossen.

Der Differenzverstärker ist als sogenannter OTA (operational transconductance amplifier) ausgebildet. Dabei ist der Drain- Anschluss des ersten Transistors T1 über einen ersten Strom spiegel T5, T6 an die Ausgangsklemme Q gekoppelt und der Drain-Anschluss des zweiten Transistors T2 ist über einen ersten Stromspiegel T3, T4 und einen zweiten Stromspiegel T7, T8 an den Ausgang Q gekoppelt. Unter der beispielhaften An nahme, dass alle Stromspiegel T3, T4 und T5, T6 und T7, T8 ein Stromspiegelverhältnis von 1 : 1 aufweisen, liefert der Transistor T6 des ersten Stromspiegels T5, T6 einen dem Drain-Strom Id1 des ersten Transistors T1 entsprechenden Strom an den Ausgang Q. Der Transistor T8 entnimmt dem Aus gang Q einen Strom, der dem Drain-Strom Id2 des zweiten Tran sistors T2 entspricht, so dass der an den Ausgang Q fließende Strom der Differenz der Drain-Ströme Id1 des ersten Transis tors T1 und Id2 des zweiten Transistors T2 entspricht. Die Transistoren T3, T4, T5, T6, T7, T8 der Stromspiegel sind in dem Beispiel als p-leitende Transistoren ausgebildet.

Erfindungsgemäß weisen der erste Transistor T1 und der zweite Transistor T2 unterschiedlich große Einsatzspannungen auf, wobei die Differenz dieser Einsatzspannungen die Umschalt schwelle des Differenzverstärkers bestimmt. Die Differenz dieser Einsatzspannungen ist dabei so gewählt, dass sie klei ner oder gleich der Gate-Source-Spannung Ugs des Transistors T ist, bei welcher der Transistor T sicher sperrt. Vorzugs weise ist dabei die Einsatzspannung des ersten Transistors T1 größer als die Einsatzspannung des Transistors T2 gewählt. Ist die Gate-Source-Spannung Ugs dabei größer als die Ein satzspannungsdifferenz dieser beiden Transistoren T1, T2 so leitet im wesentlichen der erste Transistor T1 und zieht das Potential an dem Ausgang annäherungsweise auf den Wert des positiven Versorgungspotentials VBB. Sinkt die Gate-Source- Spannung Ugs auf einen Wert ab, der geringer ist als die Spannungsdifferenz der Einsatzspannungen der beiden Transis toren T1, T2, so zieht der Transistor T8 des Stromspiegels T7, T8 den Ausgang Q auf den Wert des Bezugspotentials GND1, das kleiner ist als das Versorgungspotential VBB. Der Diffe renzverstärker wirkt damit als Komparator und vergleicht die Gate-Source-Spannung Ugs mit einer Schwellenspannung, die durch die Einsatzspannungsdifferenz der beiden Transistoren T1, T2 gegeben ist, wobei der Ausgang Q des Differenzverstär kers einen durch VBB gegebenen High-Pegel annimmt, wenn die Gate-Source-Spannung Ugs größer als die Schwellenspannung ist und wobei der Ausgang Q einen durch das Bezugspotential GND1 gegebenen Low-Pegel annimmt, wenn die Gate-Source-Spannung Ugs kleiner als die durch die Einsatzspannungsdifferenz der Transistoren T1, T2 gegebene Schwellenspannung ist.

Der in Fig. 2 dargestellte Differenzverstärker ist als CMOS- Schaltung auf einfache Weise und mit geringem Aufwand reali sierbar. Die unterschiedlichen Einsatzspannungen der Transis toren T1, T2 sind mittels hinlänglich bekannter Verfahren während der Technologieschritte zur Herstellung der Transis toren T1, T2 einstellbar.

Neben dem in Fig. 2 dargestellten Differenzverstärker sind beliebige weitere, vorzugsweise als OTA ausgebildete Diffe renzverstärker einsetzbar, bei denen die Transistoren der Eingangsstufen, deren Steueranschlüsse an die Eingänge des Differenzverstärkers angeschlossen sind, unterschiedliche Einsatzspannungen aufweisen. Die Einsatzspannungsdifferenz ist durch die Schwellenspannung des zu überwachenden Transis tors T gegeben, bei welcher dieser Transistor T sicher sperrt.

Fig. 3 zeigt ein Ausführungsbeispiel des Differenzverstär kers, der sich von dem in Fig. 2 dargestellten dadurch un terscheidet, dass eine erste Schutzschaltung 40 zwischen den ersten Eingang M1 und die erste Eingangsstufe 10, bzw. den Gate-Anschluss G des ersten Transistors T1, geschaltet ist und dass eine zweite Schutzschaltung 50 zwischen den zweiten Eingang M1 und die zweite Eingangsstufe 20, bzw. den Gate- Anschluss G des zweiten Transistors T2, geschaltet ist. Die Schutzschaltungen umfassen jeweils einen zwischen die Eingän ge M1 bzw. M2 und den Gate-Anschluss G geschalteten Wider stand R1 bzw. R2 und jeweils eine Diode D1, bzw. D2, wobei die Dioden D1, D2 zwischen den Anschluss für Bezugspotential GND und den Gate-Anschluss G des jeweiligen Transistors T1 bzw. T2 geschaltet sind. Die beiden Dioden D1, D2 sind übli cherweise als Transistoren realisiert, die als Dioden ver schaltet sind, das heißt bei denen der Drain-Anschluss und der Gate-Anschluss jeweils kurzgeschlossen sind. Diese Schutzschaltungen 40, 50 schützen die Transistoren T1, T2 des Differenzverstärkers DV vor Potentialen an deren Gate- Anschlüssen G, die negativer sind als das Bezugspotential GND. Liegen an den Eingängen M1, M2 Potentiale an, die nega tiver sind als das Bezugspotential GND, so schalten die Dio den D1, D2 durch, wenn das Potential an den Gate-Anschlüssen G der Transistoren T1, T2 um den Wert der Durchlassspannungen der Dioden D1, D2 niedriger als das Bezugspotential GND ist. Die Dioden halten damit das Potential an den Gate-Anschlüssen der Transistoren T1, T2 annäherungsweise auf dem Wert des Be zugspotentials GND fest und verhindern, dass an den Gate- Anschlüssen G der Transistoren T1, T2 ein wesentlich unter halb des Bezugspotentials GND liegendes Potential anliegt. Negative Potentiale an den Eingängen M1, M2 können beispiels weise dann auftreten, wenn die Last Z gemäß Fig. 1 eine in duktive Last ist, die beim Abkommmutieren das Source- Potential des Transistors T auf einen Wert unterhalb Bezugs potential GND zieht. Bedingt durch eine unweigerlich vorhan dene, in Fig. 1 nicht näher dargestellte Gate-Source- Kapazität wird über das Potential an dem Source-Anschluss S auch das Potential an den Gate-Anschluss G des Transistors T herunter gezogen, so dass auch am Gate-Anschluss bzw. an dem zweiten Anschluss M2 der Auswerteschaltung ein negativeres Potential als Bezugspotential GND anliegen kann.

Fig. 4 zeigt ein weiteres Ausführungsbeispiel einer erfin dungsgemäßen Schaltungsanordnung, die sich von der in Fig. 3 dargestellten dadurch unterscheidet, dass ein als Transistor T9 ausgebildeter Schalter zwischen die Stromquelle I1 und Be zugspotential GND geschaltet ist. Der Transistor T9 ist über ein Oder-Glied 60 abhängig von einem Signal am Ausgang Q der Schaltungsanordnung und dem Freigabesignal IN, das gemäß in diesem Beispiel sowohl der Treiberschaltung 10 als auch der Auswerteschaltung 20 zugeführt ist, angesteuert. Der Transis tor T9 ist in dem Ausführungsbeispiel als n-leitender MOS- Transistor ausgebildet und leitend angesteuert, wenn wenigs tens eines der beiden Signale, nämlich das Signal am Ausgang Q oder das Freigabesignal IN, einen High-Pegel annehmen. Der Transistor T9 sperrt, wenn das Signal am Ausgang Q einen Low- Pegel annimmt, der auf einen gesperrten Transistor T1 hindeu tet, und wenn das Freigabesignal IN ebenfalls einen Low-Pegel annimmt, was daraufhin deutet, dass der Transistor T auch nicht leitend angesteuert sein soll. Während dieses Zustandes unterbricht der Transistor T9 den Stromfluss der Stromquelle I1 und verhindert so eine Stromaufnahme der erfindungsgemäßen Schaltungsanordnung. Die Schaltungsanordnung ist damit abge schaltet, wenn sicher ist, dass der zu überwachende Transis tor T sperrt.

Während des Zustandes, bei dem der Transistor T9 sperrt, muss bei negativen Potentialänderungen an den Eingängen M1 und M2 bzw. an den Gate- und Source-Anschlüssen des zu überwachenden Transistors T für eine Entladung des Knotens GND_DIFF gesorgt werden, an dem die Source-Anschlüsse S der Transistoren T1, T2 miteinander verbunden sind. Dazu weist die erste Schutz schaltung einen Transistor T14 auf, der als p-leitender MOS- Transistor ausgebildet ist und dessen Gate-Anschluss an den Gate-Anschluss des Transistors T1 angeschlossen ist und des sen Drain-Source-Strecke zwischen den Knoten GND_DIFF und Be zugspotential GND geschaltet ist. Des weiteren weist die zweite Schutzschaltung 50 einen ebenfalls p-leitenden MOS- Transistor T13 auf, dessen Gate-Anschluss an den Gate- Anschluss G des zweiten Transistors T2 angeschlossen ist und dessen Drain-Source-Strecke zwischen den Gate-Anschluss G des zweiten Transistors T2 und den Knoten GND_DIFF geschaltet ist.

Wird durch das von Außen an den Knoten M2 angelegte Potential das Potential an dem Gate-Anschluss G des zweiten Transistors T2 negativer als das Potential an den Knoten GND_DIFF, so wird der Knoten GND_DIFF über den dann als Diode funktionie renden Transistor T13 entladen, um diese Potentialdifferenz zwischen dem Gate-Anschluss G des Transistors T2 und dem Kno ten GND_DIFF auszugleichen. Wird das Potential an dem Gate- Anschluss G des ersten Transistors T1 über ein von Außen an den Eingang M1 angelegtes Potential negativer als das Poten tial an dem Knoten GND_DIFF, so wird der Transistor T14 lei tend und entlädt den Knoten GND_DIFF nach Bezugspotential GND. Der Transistor T13 könnte ebenso wie der Transistor T14 zwischen den Knoten GND_DIFF und Bezugspotential GND geschal tet sein, ebenso könnte auch der Transistor T14 wie der Tran sistor T13 zwischen den Gate-Anschluss G des ersten Transis tors T1 und den Knoten GND_DIFF geschaltet sein.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel einer erfin dungsgemäßen Auswerteschaltung, die sich von der in Fig. 4 dargestellten dadurch unterscheidet, dass parallel zu dem Differenzverstärker ein weiterer Verstärker vorhanden ist, der in dem Ausführungsbeispiel einen n-leitenden MOS- Transistor T10 aufweist, dessen Gate-Anschluss G an den ers ten Eingang M1 und dessen Source-Anschluss S an den zweiten Eingang M2 angeschlossen ist. Der Drain-Anschluss D ist über einen Stromspiegel T11, T12 an die Ausgangsklemme Q gekop pelt. Diese zusätzliche Verstärkerschaltung mit dem Transis tor T10 dehnt den Arbeitsbereich der erfindungsgemäßen Aus werteschaltung auf solche Potentiale an den Eingängen M1, M2 aus, die unterhalb des Bezugspotentials GND liegen. Der Tran sistor T10 leitet dabei stets dann, wenn die Potentialdiffe renz zwischen den Eingängen M1, M2 größer ist als die Einsatzspannung dieses Transistors T10. In diesem Fall zieht der Stromspiegel T11, T12 den Ausgang Q auf den Wert des po sitiven Versorgungspotentials VBB. Als Schwellenspannung, mit welchem die zwischen den Eingängen M1, M2 anliegende Gate- Source-Spannung Vgs des zu überwachenden Transistors T ver glichen wird, dient bei dieser Auswerteschaltung mit dem Transistor T10 die Einsatzspannung dieses Transistors, wobei das Signal am Ausgang Q einen Low-Pegel annimmt, wenn die Ga te-Source-Spannung Ugs des zu überwachenden Transistors T ge ringer ist als die Einsatzspannung des Transistors T10. Das Potential am Ausgang Q sinkt dann auf den Wert des Bezugspo tentials GND1 ab. Hierzu ist der Ausgang Q über eine Strom quelle I2 an einen Anschluss für dieses Bezugspotential GND1 angeschlossen.

Die Auswerteschaltung mit dem Transistor T10 funktioniert nur für solche Potentiale an den Eingängen M1, M2, die um den Wert der Einsatzspannung von T10 und der Drain-Source- Spannung des Stromspiegeltransistors T11 unterhalb des posi tiven Versorgungspotentials VBB liegen. Für Potentiale ober halb dieses Wertes, ist ausschließlich der Differenzverstär ker aktiv. Für Potentiale an den Eingängen M1, M2 im Bereich von VBB und darüber funktioniert somit lediglich der Diffe renzverstärker (OTA), für Potentiale an den Eingängen M1, M2 unterhalb GND funktioniert lediglich die Auswerteschaltung mit dem Transistor T10 und in dem Bereich dazwischen funktio nieren beide Auswerteschaltungen.

Bezugszeichenliste

10

erste Eingangsstufe

100

Treiberschaltung

20

zweite Eingangsstufe

200

Auswerteschaltung

30

Ausgangsstufe

40

erste Schutzschaltung

50

zweite Schutzschaltung

60

Oder-Gatter
D Drain-Anschluss
D1, D2 Dioden
G Gate-Anschluss
GND Bezugspotential
GND1 Bezugspotential
I1 Stromquelle
I2 Stromquelle
IN Freigabesignal
M1 erster Eingang der Auswerteschaltung
M2 zweiter Eingang der Auswerteschaltung
Q Ausgang der Auswerteschaltung
R1, R2 Widerstände
S Source-Anschluss
T zu überwachender Transistor
T1 erster Transistor des Differenzverstärkers
T10 Auswertetransistor
T11, T12 Stromspiegeltransistoren
T2 zweiter Transistor des Differenzverstärkers
T3, T4 Stromspiegeltransistoren
T5, T6 Stromspiegeltransistoren
T7, T5 Stromspiegeltransistoren
T9 Schalter
Ugs Gate-Source-Spannung des zu überwachenden Transistors
V0 Spannungsquelle
VBB positives Versorgungspotential
Z Last

Claims

1. Schaltungsanordnung zur Erfassung des Schaltzustandes ei nes Transistors (T), die folgende Merkmale aufweist:

- eine erste Eingangsklemme (M1) zum Anschluss an einen Steu eranschluss (G) des Transistors und eine zweite Eingangsklem me (M2) zum Anschluss an einen Laststreckenanschluss (S) des Transistors,
- eine Ausgangsklemme (Q), an der ein von dem Schaltzustand des Transistors abhängiges Signal zur Verfügung steht,
- einen Differenzverstärker (DV) mit einer ersten Eingangs stufe (10), einer zweiten Eingangsstufe (20) und einer zwi schen die Eingangsstufen (10, 20) und die Ausgangsklemme (Q) geschalteten Ausgangsstufe (30), wobei die erste Eingangsstu fe (10) einen ersten Transistor (T1) aufweist, der einen Steueranschluss (G) und einen ersten und zweiten Laststre ckenanschluss (D, S) aufweist und dessen Steueranschluss (G) an die erste Eingangsklemme (M1) gekoppelt ist, wobei die zweite Eingangsstufe (20) einen zweiten Transistor (T2) auf weist, der einen Steueranschluss (G) und einen ersten und zweiten Laststreckenanschluss (D, S) aufweist und dessen Steueranschluss (G) an die zweite Eingangsklemme (M2) gekop pelt ist, und wobei der erste und zweite Transistor (T1, T2) unterschiedliche Einsatzspannungen aufweisen.

2. Schaltungsanordnung nach Anspruch 1, bei der eine erste Schutzschaltung (40) zwischen die erste Eingangsklemme (M1) und die erste Eingangsstufe (10) geschaltet ist und/oder bei der eine zweite Schutzschaltung (50) zwischen die zweite Ein gangsklemme (M2) und die zweite Eingangsstufe (20) geschaltet ist.

3. Schaltungsanordnung nach Anspruch 2, bei der die erste Schutzschaltung (40) eine zwischen den Steueranschluss (G) des ersten Transistors (T1) und ein Bezugspotential (GND) ge schaltete erste Diode (D1) und die zweite Schutzschaltung (50) eine zwischen den Steueranschluss (G) des zweiten Tran sistors (T2) und das Bezugspotential (GND) geschaltete zweite Diode (D2) aufweist.

4. Schaltungsanordnung nach Anspruch 2 oder 3, bei der die erste Schutzschaltung (40) einen ersten Schutztransistor (T14) aufweist, dessen Steueranschluss (G) an den Steueran schluss (G) des ersten Transistors (T1) angeschlossen ist und dessen Laststrecke (D-S) zwischen einen Laststreckenanschluss (S) des ersten Transistors (T1) und Bezugspotential (GND) ge schaltet ist oder dessen Laststrecke zwischen den Steueran schluss (G) und den Laststreckenanschluss (S) des ersten Transistors (T1) geschaltet ist, und bei der die zweite Schutzschaltung (50) einen zweiten Schutztransistor (T13) aufweist, dessen Steueranschluss (G) an den Steueranschluss (G) des ersten Transistors (T1) angeschlossen ist und dessen Laststrecke (D-S) zwischen den Steueranschluss (G) und den Laststreckenanschluss (S) des ersten Transistors (T1) ge schaltet ist oder dessen Laststrecke (D-S) zwischen einen Laststreckenanschluss (S) des ersten Transistors (T1) und Be zugspotential (GND) geschaltet ist.

5. Schaltungsanordnung nach einem der vorangehenden Ansprü che, bei der der Differenzverstärker (DV) wenigstens eine Stromquelle (I1) aufweist, die den Laststreckenanschlüssen (S) des ersten und zweiten Transistors (T1, T2) nachgeschal tet ist.

6. Schaltungsanordnung nach Anspruch 5, bei der der Strom quelle (I1) ein Schalter (T9) nachgeschaltet ist.

7. Schaltungsanordnung nach Anspruch 6, bei der der Schalter (T9) nach Maßgabe eines Signals am Ausgang (Q) der Schal tungsanordnung und nach Maßgabe eines Freigabesignals des zu überwachenden Transistors (T) angesteuert ist.

8. Schaltungsanordnung nach einem der vorangehenden Ansprü che, die einen weiteren Verstärker (T10, T11, T12) aufweist, der zwischen die erste und zweite Eingangsklemme (M1, M2) und die Ausgangsklemme (Q) geschaltet ist.

9. Schaltungsanordnung nach Anspruch 8, bei der der weitere Verstärker (T10, T11, T12) einen Transistor (T10) mit einem Steueranschluss (G) und einem ersten und zweiten Laststre ckenanschluss (D, S) aufweist, wobei der Steueranschluss (G) an die erste Eingangsklemme (M1), der erste Laststreckenan schluss (S) an die zweite Eingangsklemme (M2) und der zweite Laststreckenanschluss (D) an die Ausgangsklemme (Q) gekoppelt ist.

10. Schaltungsanordnung nach einem der vorangehenden Ansprü che, bei dem sich entsprechende Laststreckenanschlüsse (S) des ersten und zweiten Transistors (T1, T2) miteinander ver bunden sind, wobei der weitere Laststreckenanschluss (D) des ersten Transistors (T1) über einen Stromspiegel (T5, T6) an die Ausgangsklemme (Q) angeschlossen ist und wobei der weite re Laststreckenanschluss (D) des zweiten Transistors (T2) ü ber einen ersten Stromspiegel (T3, T4) und einen zweiten Stromspiegel (T7, T8) an die Ausgangsklemme (Q) angeschlossen ist.