DE10031837C1 - CMOS-Bustreiberschaltung - Google Patents
CMOS-BustreiberschaltungInfo
- Publication number
- DE10031837C1 DE10031837C1 DE10031837A DE10031837A DE10031837C1 DE 10031837 C1 DE10031837 C1 DE 10031837C1 DE 10031837 A DE10031837 A DE 10031837A DE 10031837 A DE10031837 A DE 10031837A DE 10031837 C1 DE10031837 C1 DE 10031837C1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- input
- mosfet
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Eine CMOS-Bustreiberschaltung enthält eine Eingangsstufe aus zwei komplementären MOS-Transistoren, deren Source-Drain-Strecken in Serie zwischen einer Versorgungsspannungsklemme und einer Masseklemme liegen. Ihre verbundene Gate-Anschlüsse bilden den Schaltungseingang. Ferner enthält sie eine Ausgangsstufe mit zwei komplementären MOS-Transistoren, deren Source-Drain-Strecken ebenfalls in Serie zwischen der Versorgungsspannungsklemme und der Masseklemme liegen, wobei der Gate-Anschluß des einen MOS-Transistors der Ausgangsstufe mit dem Verbindungspunkt der Source-Drain-Strecken der MOS-Transistoren der Eingangsstufe verbunden ist, während der Gate-Anschluß des anderen MOS-Transistors der Ausgangsstufe über einen Negator mit dem Schaltungseingang verbunden ist. Der Verbindungspunkt der Source-Drain-Strecken der beiden MOS-Transistoren der Ausgangsstufe bildet den Schaltungsausgang. Zwischen dem Schaltungsausgang (18) und dem Gate-Anschluß des einen MOS-Transistors (P2) der Ausgangssutfe liegt die Gate-Source-Strecke eines weiteren MOS-Transistors (P3) vom gleichen Leitungstyp, dessen Gate-Anschluß mit der Versorgungsspannungsklemme (14) verbunden ist. In die Verbindung der Source-Drain-Strecke der MOS-Transistoren (P1, N1) der Eingangsstufe eine Diode (D) so eingefügt, daß sie das Fließen eines Stromes in Richtung zu dem mit der Versorgungsspannungsklemme (14) verbundenen MOS-Transistor (P1) der Eingangsstufe blockiert, wobei ihre Katode mit dem Gate-Anschluß des einen ...
Description
Die Erfindung bezieht sich auf eine CMOS-Bustreiberschaltung
gemäß dem Oberbegriff des Patentanspruchs 1.
Es ist üblich, in integrierten Schaltungen vorhandene Schal
tungseinheiten oder auch integrierte Schaltungen insgesamt
über einen Bus miteinander zu verbinden, wobei als Kopp
lungsstufen zwischen den Schaltungseinheiten und dem Bus
jeweils eine Treiberschaltung verwendet wird. In modernen
integrierten Schaltungen sind diese Treiberschaltungen als
CMOS-Treiberschaltungen ausgeführt, in denen sowohl die Ein
gangsstufe als auch die Ausgangsstufe aus zwei in Serie ge
schalteten, komplementären MOS-Transistoren besteht. Dies
bedeutet, daß in der Ausgangsstufe die Source-Drain-Strecke
eines PMOS-Transistors und die Source-Drain-Strecke eines
NMOS-Transistors in Serie zwischen einer Versorgungsspan
nungsklemme und einer Masseklemme liegen, wobei die Verbin
dung der beiden Source-Drain-Strecken den Schaltungsausgang
bildet. Da mit dem Bus verschiedenartige Treiberschaltungen
verbunden sind, kann es in der Praxis vorkommen, daß am
Schaltungsausgang eines Bustreibers eine Spannung auftritt,
die höher als die Versorgungsspannung eines solchen Bus
treibers ist. Dies tritt insbesondere dann ein, wenn Schal
tungseinheiten mehrerer integrierter Schaltungsbausteine
oder integrierter Schaltungen mit einem Bus verbunden
werden, die für verschieden hohe Versorgungsspannungen
ausgelegt sind. So kann es vorkommen, daß ein Treiber an den
Bus ein Signal anlegt, dessen Spannungswert höher als die
Versorgungsspannung eines anderen, ebenfalls mit dem Bus
verbundenen Treibers ist.
In integrierten Schaltungen ist der PMOS-Transistor der Aus
gangsstufe in der Regel ein Transistor vom Anreicherungstyp,
bei dem die Gate-Spannung stets die höchste in der Schaltung
vorhandene Spannung sein muß, damit dieser Transistor ge
sperrt werden kann. Wenn nun aber der Fall eintritt, daß dem
Drain-Anschluß dieses Transistors vom Bus her eine Spannung
zugeführt wird, die höher als die Versorgungsspannung des
Treibers ist, dann steht keine Spannung mehr zur Verfügung,
die durch Anlegen an den Gate-Anschluß den PMOS-Transistor
sperren könnte. Der in diesem Fall eintretende leitende Zu
stand des PMOS-Transistors könnte sogar zu dessen Zerstörung
führen.
Bei einer aus der EP 0 786 870 bekannten Schaltung der eingangs
angegebenen Art wird zwar ein Schutz gegen die Zerstörung eines
der Ausgangstransistoren für den Fall erreicht, daß am Schal
tungsausgang eine Spannung anliegt, die höher als die zur Verfü
gung stehende Versorgungsspannung ist, doch ergibt sich aufgrund
der Diode, die in die Verbindung der Source-Drain-Strecken der
MOS-Transistoren der Eingangsstufe eingefügt ist, in einem
Schaltzustand der Ausgangsstufe aufgrund der unvermeidbaren
Durchlaßspannung der Diode ein nachteiliges Verhalten. Dieses
Verhalten besteht darin, daß der eine Ausgangstransistor nicht
mehr vollständig gesperrt werden kann, wenn dessen Schwellen
spannung kleiner als die Durchlaßspannung der Diode ist. Der
einwandfreie gewünschte Betrieb der Treiberschaltung wird durch
dieses Verhalten unter Umständen unmöglich gemacht.
Der Erfindung liegt daher die Aufgabe zugrunde, eine CMOS-Bus
treiberschaltung der eingangs angegebenen Art zu schaffen, bei
der trotz der eingesetzten Schutzmaßnahmen für den Fall einer
über der Versorgungsspannung liegenden Spannung am Schaltungs
ausgang ein zuverlässiges Sperren eines der Ausgangstransistoren
erreicht wird, was Voraussetzung für die beiden gewünschten
Schaltzustände der Ausgangsstufe ist.
Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden
Teil des Patentanspruch 1 angegebenen Merkmalen gelöst. In der
erfindungsgemäßen Bustreiberschaltung ist durch die Überbrückung
der Diode durch einen MOS-Transistor dafür gesorgt, daß die un
vermeidliche Durchlaßspannung der Diode keine nachteilige Aus
wirkung auf das Sperrverhalten eines der Ausgangstransistoren
haben kann.
Die Erfindung wird nun anhand der Zeichnung erläutert, deren
einzige Figur das Schaltbild der erfindungsgemäßen CMOS-
Bustreiberschaltung zeigt.
Die in der Zeichnung dargestellte Bustreiberschaltung 10
enthält einen Eingangsstufe aus einem PMOS-Transistor P1 und
einem NMOS-Transistor N1. Die Gate-Anschlüsse dieser beiden
Transistoren sind miteinander verbunden und bilden den
Schaltungseingang 12 der Bustreiberschaltung 10. Die Source-
Drain-Strecken der beiden Transistoren sind unter Zwischen
schaltung einer Diode D in Serie zwischen eine Versorgungs
spannungsklemme 14 und eine Masseklemme 16 eingefügt. Die
Diode D ist dabei so zwischen die beiden Source-Drain-
Strecken eingefügt, daß ein Stromfluß in Richtung zum PMOS-
Transistor P1 verhindert wird.
Die Bustreiberschaltung 10 enthält ferner eine Ausgangsstufe
mit einem PMOS-Transistor P2 und einem NMOS-Transistor N2,
deren Source-Drain-Strecken zwischen der Versorgungsspan
nungsklemme 14 und der Masseklemme 16 in Serie geschaltet
sind. Der Verbindungspunkt der beiden Source-Drain-Strecken
bildet den Schaltungsausgang 18 der Bustreiberschaltung 10.
Der Gate-Anschluß des PMOS-Transistors P2 ist mit dem Ver
bindungspunkt zwischen dem Drain-Anschluß des NMOS-Tran
sistors N1 und der Katode der Diode D verbunden.
Zwischen dem Gate-Anschluß des PMOS-Transistors P2 und dem
Schaltungsausgang 18 liegt die Source-Drain-Strecke eines
weiteren PMOS-Transistors P3, dessen Gate-Anschluß mit der
Versorgungsspannungsklemme 14 verbunden ist. Die Source-
Drain-Strecke eines weiteren PMOS-Transistors P4 liegt
parallel zur Diode D, wobei der Gate-Anschluß dieses PMOS-
Transistors P4 mit dem Schaltungsausgang 18 verbunden ist.
Parallel zur Source-Drain-Strecke des PMOS-Transistors P1
liegt die Source-Drain-Strecke eines weiteren PMOS-
Transistors P5, dessen Gate-Anschluß mit dem Gate-Anschluß
eines NMOS-Transistors N3 verbunden ist, dessen Source-
Drain-Strecke zwischen dem Source-Anschluß des NMOS-
Transistors N1 und Masse liegt. Die verbundenen Gate-
Anschlüsse der Transistoren P5 und N3 sind über einen
Negator N mit einem Eingang einer NOR-Schaltung X verbunden,
deren anderer Eingang mit dem Schaltungseingang 12 verbunden
ist. Der Ausgang der NOR-Schaltung X ist mit dem Gate-
Anschluß des NMOS-Transistors N2 verbunden. Außerdem sind
die verbundenen Gate-Anschlüsse der Transistoren P5 und N3
mit einem Freigabeeingang EN verbunden.
Die Wirkungsweise der in der Zeichnung dargestellten Bus
treiberschaltung 10 wird zunächst für den Fall beschrieben,
daß am Freigabeeingang EN ein Signal mit dem hohen Binärwert
"H" anliegt und daß an dem mit dem Schaltungsausgang 18 ver
bundenen Bus keine Spannung auftritt, die höher als die an
der Versorgungsspannungsklemme 14 anliegende Versorgungs
spannung der Bustreiberschaltung ist. Durch das "H"-Signal
am Freigabeeingang EN wird der PMOS-Transistor P5 gesperrt
und der NMOS-Transistor N3 in den leitenden Zustand
versetzt. Über den Negator N wird dem einen Eingang der NOR-
Schaltung ein Signal mit dem Binärwert "L" zugeführt. Es
wird angenommen, daß an den Schaltungsausgang und damit an
den Bus 18 ein Signal mit dem niedrigen Binärwert "L" ange
legt werden soll. Da die Bustreiberschaltung keine invertie
rende Wirkung hat, bedeutet dies, daß dies dadurch erreicht
wird, daß an den Schaltungseingang 12 ebenfalls ein Signal
mit dem niedrigen Binärwert "L" angelegt wird. Dies hat zur
Folge, daß der PMOS-Transistor P1 eingeschaltet, also
leitend wird, während der NMOS-Transistor N1 gesperrt wird.
Am Gate-Anschluß des PMOS-Transistors P2 tritt daher eine
hohe Spannung auf, die diesen Transistor sperrt. Über die
NOR-Schaltung X gelangt an den Gate-Anschluß des NMOS-
Transistors N2 ein Signal mit hohem Spannungswert, das
diesen Transistor in den leitenden Zustand versetzt. Am
Schaltungsausgang 18 tritt daher wie gewünscht das Signal
mit dem niedrigen Signalwert L auf, das somit an den Bus
angelegt wird. Der niedrige Signalwert am Schaltungsausgang
18 hat zur Folge, daß der PMOS-Transistor P3, dessen Gate-
Anschluß an der Versorgungsspannung liegt, gesperrt wird,
während der PMOS-Transistor P4 in den leitenden Zustand ver
setzt wird. Aufgrund des leitenden Zustandes dieses PMOS-
Transistors P4 ist die Diode D kurzgeschlossen und damit
unwirksam.
Für den Fall, daß am Schaltungsausgang 18 ein Signal mit dem
hohen Binärwert "H" erzeugt und an den Bus angelegt werden
soll, muß auch dem Schaltungseingang 12 ein solches Signal
"H" zugeführt werden. Die Transistoren P1, P2, P4, N1 und N2
in der Treiberschaltung kehren ihre Zustände um. Die mit der
NOR-Schaltung einen Sperrschaltungsteil bildenden Transis
toren P5, N3 ändern ihren Zustand nicht, da am Freigabe
eingang EN weiterhin das "H"-Signal anliegt. Auch der PMOS-
Transistor P3 bleibt gesperrt, da sein Gate-Anschluß an die
höchste, in der Schaltung vorkommenden Spannung, nämlich die
Versorgungsspannung, gelegt ist.
Nun wird der Fall betrachtet, daß die Treiberschaltung durch
ein "L"-Signal am Freigabeeingang EN deaktiviert wird und
daß über den Bus von einer anderen Treiberschaltung an den
Schaltungsausgang 18 eine Spannung gelangt, die höher als
die Versorgungsspannung an der Versorgungsspannungsklemme 14
ist. Das "L"-Signal am Freigabeeingang hat zur Folge, daß
die NMOS-Transistoren N2 und N3 gesperrt werden. Wie oben
erwähnt wurde, muß der PMOS-Transistor P2 immer entgegen
gesetzt zum NMOS-Transistor N2 in den gesperrten Zustand
versetzt werden, wenn am Schaltungsausgang 18 das Signal mit
dem hohen Binärwert "H" oder das Signal mit dem niedrigen
Binärwert "L" auftritt, also auch dann, wenn die vom Bus
kommende Spannung höher als die Versorgungsspannung ist. Der
PMOS-Transistor P2 kann nur dann zuverlässig gesperrt
werden, wenn sein Gate-Anschluß an die höchste vorkommende
Spannung gelegt wird, im Normalfall also an die Spannung an
der Versorgungsspannungsklemme 14. Wenn nun die Spannung am
Ausgangsanschluß 18 einen höheren Wert als die Versorgungs
spannung annimmt, ist es normalerweise nicht mehr möglich,
den PMOS-Transistor P2 dadurch zu sperren, daß sein Gate-
Anschluß an die Versorgungsspannung gelegt wird. Der PMOS-
Transistor P3 sorgt in der dargestellten Bustreiberschaltung
jedoch dafür, daß in diesem Fall die höhere Spannung am Aus
gangsanschluß 18 an den Gate-Anschluß des PMOS-Transistors
P2 gelegt wird, so daß dieser dadurch zuverlässig in den
gesperrten Zustand versetzt wird. Der PMOS-Transistor P3
geht nämlich durch die höhere Spannung am Ausgangsanschluß
18 in den leitenden Zustand über, so daß diese Ausgangs
spannung über seine Source-Drain-Strecke an den Gate-
Anschluß des PMOS-Transistors P2 gelangt.
Da, wie erwähnt, aufgrund des "L"-Signals am Freigabeeingang
EN die NMOS-Transistoren N2 und N3 gesperrt sind, kann vom
Schaltungsausgang 18 über den leitenden PMOS-Transistor P3
und den NMOS-Transistor N1 weder nach Masse 16 noch zur
Versorgungsspannungsquelle 14 Strom fliessen, da dies einer
seits durch den gesperrten NMOS-Transistor N3 und anderer
seits durch die Diode D verhindert wird. Der Schaltungsaus
gang 18 ist somit gegenüber dem Bus hochohmig, so daß kein
Strom vom Bus her in die Treiberschaltung fliessen kann. Da
sich der PMOS-Transistor P3 dabei in leitendem Zustand be
findet, wird der PMOS-Transistor P2 im Ausgangsschaltungs
teil zuverlässig gesperrt, so daß er nicht durch einen vom
Schaltungausgang 18 zur Versorgungsspannungsklemme 14
fliessenden Strom zerstört werden kann.
Ohne den PMOS-Transistor P4 würde die Diode D das Verhalten
der Bustreiberschaltung im Normalfall, also dann, wenn am
Schaltungsausgang 18 keine Spannung mit höherem Wert als die
Versorgungsspannung auftritt, nachteilig beeinflussen. Die
Durchlaßspannung der Diode, die gleich oder größer als die
Schwellenspannung des PMOS-Transistors P2 ist, würde ein
vollständiges Sperren dieses PMOS-Transistors verhindern,
wenn am Schaltungsausgang 18 ein Signal mit dem Binärwert
"L" abgegeben werden soll. Gerade bei den neuen Prozessen
der Herstellung der integrierten Schaltungen nehmen die
Schwellenspannungen der Feldeffekttransistoren immer
kleinere Werte an, während die Durchlaßspannung der Dioden
konstant bleiben, so daß dies zu einem ernsthaften Problem
wird. Da die Diode im genannten Fall jedoch durch den PMOS-
Transistor P4 überbrückt wird, so daß ihre Durchlaßspannung
keine Auswirkung haben kann, kann der PMOS-Transistor P2
sicher schnell in den gesperrten Zustand versetzt werden.
In der beschriebenen Bustreiberschaltung wird zuverlässig
unter allen Umständen verhindert, daß ein Strom von der
Versorgungsspannungsklemme 14 über den PMOS-Transistor P2
und den NMOS-Transistor N2 nach Masse fließt. Dies gilt auch
im kritischen Fall, wenn die Spannung am Schaltungsausgang
18 höher als die Versorgungsspannung wird. Das Kurzschließen
der Diode D mit Hilfe des PMOS-Transistors P4 sorgt in
diesem Fall dafür, daß der Übergang in den Sperrzustand sehr
schnell erfolgen kann. Für die Schaltvorgänge kann der volle
Versorgungsspannungsbereich ausgenutzt werden, was besonders
dann vorteilhafte Auswirkungen hat, wenn der Versorgungs
spannungsbereich kleine Werte annimmt.
Claims (2)
1. CMOS-Bustreiberschaltung mit einer Eingangsstufe aus
zwei komplementären MOS-Transistoren, deren Source-Drain-
Strecken in Serie zwischen einer Versorgungsspannungs
klemme und einer Masseklemme liegen und deren verbundene
Gate-Anschlüsse den Schaltungseingang bilden, sowie einer
Ausgangsstufe mit zwei komplementären MOS-Transistoren,
deren Source-Drain-Strecken ebenfalls in Serie zwischen
der Versorgungsspannungsklemme und der Masseklemme liegen,
wobei der Gate-Anschluß des einen MOS-Transistors der
Ausgangsstufe mit dem Verbindungspunkt der Source-Drain-
Strecken der MOS-Transistoren der Eingangsstufe verbunden
ist, wobei der Verbindungspunkt der Source-Drain-Strecken
der beiden MOS-Transistoren der Ausgangsstufe den Schal
tungsausgang bildet, wobei zwischen den Schaltungs
ausgang und den Gate-Anschluß des einen MOS-Transistors
der Ausgangsstufe die Gate-Source-Strecke eines weiteren
MOS-Transistors vom gleichen Leitungstyp liegt, dessen
Gate-Anschluß mit der Versorgungsspannungsklemme verbunden
ist, wobei in die Verbindung der Source-Drain-Strecken der
MOS-Transistoren der Eingangsstufe eine Diode so eingefügt
ist, daß sie das Fließen eines Stromes in Richtung zu dem
mit der Versorgungsspannungsklemme verbundenen MOS-Tran
sistor der Eingangsstufe blockiert, wobei ihre Katode mit
dem Gate-Anschluß des einen MOS-Transistors der Ausgangsstufe
verbunden ist, und wobei ein Sperrschaltungsteil
vorgesehen ist, der die Ausgangsstufe in einen hochohmigen
Zustand versetzt, wenn der Treiberschaltung kein Freigabe
signal zur Busansteuerung zugeführt wird, dadurch gekenn
zeichnet, daß parallel zu der Diode (D) die Source-Drain-
Strecke eines MOS-Transistors (P4) liegt, dessen Gate-
Anschluß mit dem Schaltungsausgang (18) verbunden ist.
2. CMOS-Bustreiberschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß der Sperrschaltungsteil einen MOS-
Transistor (P5) parallel zum MOS-Transistor (P1) des
gleichen Leistungstyps in der Eingangsstufe, einen wei
teren MOS-Transistor (N3) vom entgegengesetzten Leistungs
typ zwischen den beiden MOS-Transistoren der Eingangsstufe
und den Massenklemmen (16) und eine NOR-Schaltung ent
hält, wobei der eine Eingang der NOR-Schaltung mit dem
Schaltungseingang (12) verbunden ist, der andere Eingang
mit dem Ausgang eines Negators (N) verbunden ist und der
Ausgang der NOR-Schaltung mit dem Gate-Anschluß des
anderen MOS-Transistors (N2) der Ausgangsstufe (P2, N2)
verbunden ist, und wobei die Gate-Anschlüsse der MOS-
Transistoren (P5, N3) sowie der Eingang des Negators (N)
mit einem Freigabeeingang (EN) verbunden sind.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10031837A DE10031837C1 (de) | 2000-06-30 | 2000-06-30 | CMOS-Bustreiberschaltung |
US09/886,826 US6411125B1 (en) | 2000-06-30 | 2001-06-21 | CMOS bus driver circuit |
EP01114844A EP1168624B1 (de) | 2000-06-30 | 2001-06-28 | CMOS Bustreiber |
DE60126191T DE60126191T2 (de) | 2000-06-30 | 2001-06-28 | CMOS Bustreiber |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10031837A DE10031837C1 (de) | 2000-06-30 | 2000-06-30 | CMOS-Bustreiberschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10031837C1 true DE10031837C1 (de) | 2001-06-13 |
Family
ID=7647311
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10031837A Expired - Fee Related DE10031837C1 (de) | 2000-06-30 | 2000-06-30 | CMOS-Bustreiberschaltung |
DE60126191T Expired - Lifetime DE60126191T2 (de) | 2000-06-30 | 2001-06-28 | CMOS Bustreiber |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60126191T Expired - Lifetime DE60126191T2 (de) | 2000-06-30 | 2001-06-28 | CMOS Bustreiber |
Country Status (3)
Country | Link |
---|---|
US (1) | US6411125B1 (de) |
EP (1) | EP1168624B1 (de) |
DE (2) | DE10031837C1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE20120516U1 (de) * | 2001-12-19 | 2003-04-30 | Johnson Controls Gmbh | Belüftungssystem für ein Polsterteil |
US7332935B2 (en) * | 2006-06-21 | 2008-02-19 | Standard Microsystems Corporation | Driver with variable output voltage and current |
US20090237126A1 (en) * | 2008-03-24 | 2009-09-24 | Elite Semiconductor Memory Technology Inc. | Gate driver for switching power mosfet |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0735686A1 (de) * | 1995-03-31 | 1996-10-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | CMOS Ausgangspuffer mit drei Zuständen |
EP0786870A1 (de) * | 1996-01-24 | 1997-07-30 | Texas Instruments Deutschland Gmbh | Schutzschaltung |
US5926056A (en) * | 1998-01-12 | 1999-07-20 | Lucent Technologies Inc. | Voltage tolerant output buffer |
US5933027A (en) * | 1997-03-14 | 1999-08-03 | Lucent Technologies Inc. | High-voltage-tolerant output buffers in low-voltage technology |
US5966026A (en) * | 1995-02-14 | 1999-10-12 | Advanced Micro Devices, Inc. | Output buffer with improved tolerance to overvoltage |
US6078197A (en) * | 1996-03-13 | 2000-06-20 | Oki Electric Industry Co., Ltd. | Output driver circuit utilizing floating wells |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5338978A (en) * | 1993-02-10 | 1994-08-16 | National Semiconductor Corporation | Full swing power down buffer circuit with multiple power supply isolation |
US5600267A (en) * | 1994-06-24 | 1997-02-04 | Cypress Semiconductor Corporation | Apparatus for a programmable CML to CMOS translator for power/speed adjustment |
US5576635A (en) * | 1995-02-14 | 1996-11-19 | Advanced Micro Devices, Inc. | Output buffer with improved tolerance to overvoltage |
US5892377A (en) * | 1996-03-25 | 1999-04-06 | Intel Corporation | Method and apparatus for reducing leakage currents in an I/O buffer |
-
2000
- 2000-06-30 DE DE10031837A patent/DE10031837C1/de not_active Expired - Fee Related
-
2001
- 2001-06-21 US US09/886,826 patent/US6411125B1/en not_active Expired - Lifetime
- 2001-06-28 DE DE60126191T patent/DE60126191T2/de not_active Expired - Lifetime
- 2001-06-28 EP EP01114844A patent/EP1168624B1/de not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5966026A (en) * | 1995-02-14 | 1999-10-12 | Advanced Micro Devices, Inc. | Output buffer with improved tolerance to overvoltage |
EP0735686A1 (de) * | 1995-03-31 | 1996-10-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | CMOS Ausgangspuffer mit drei Zuständen |
EP0786870A1 (de) * | 1996-01-24 | 1997-07-30 | Texas Instruments Deutschland Gmbh | Schutzschaltung |
US6078197A (en) * | 1996-03-13 | 2000-06-20 | Oki Electric Industry Co., Ltd. | Output driver circuit utilizing floating wells |
US5933027A (en) * | 1997-03-14 | 1999-08-03 | Lucent Technologies Inc. | High-voltage-tolerant output buffers in low-voltage technology |
US5926056A (en) * | 1998-01-12 | 1999-07-20 | Lucent Technologies Inc. | Voltage tolerant output buffer |
Also Published As
Publication number | Publication date |
---|---|
US6411125B1 (en) | 2002-06-25 |
US20020024101A1 (en) | 2002-02-28 |
DE60126191T2 (de) | 2007-11-15 |
EP1168624A3 (de) | 2003-09-03 |
EP1168624B1 (de) | 2007-01-24 |
EP1168624A2 (de) | 2002-01-02 |
DE60126191D1 (de) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69839067T2 (de) | Regelwandlerschaltung und integrierte Halbleiterschaltung, in der diese verwendet wird | |
DE69003554T2 (de) | Integrierte Gegentaktausgangsstufe. | |
DE102014108576B4 (de) | Treiberschaltung mit Miller-Clamping-Funktionalität für Leistungshalbleiterschalter, Leistungshalbleiterschalter und Wechselrichterbrücke | |
DE102009007790B3 (de) | Treiberchip zum Treiben einer induktiven Last | |
DE3805811C2 (de) | ||
DE102006041050B4 (de) | Schaltkreis mit zwei Mosfets | |
DE4135528A1 (de) | Tristate-treiberschaltung | |
EP0591561A1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
DE69310162T2 (de) | Pegelumsetzungsschaltung | |
DE102006021847B4 (de) | Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen | |
DE3842288A1 (de) | Schaltungsanordnung zur erzeugung einer konstanten bezugsspannung | |
DE10040092A1 (de) | Schaltungsanordnung zur Erkennung eines Fehlerzustands | |
DE10031837C1 (de) | CMOS-Bustreiberschaltung | |
DE3817115A1 (de) | Kondensatorgekoppelte gegentakt-logikschaltung | |
EP2110950B1 (de) | Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters | |
DE3717922A1 (de) | Als integrierte schaltung ausgebildete schaltereinrichtung | |
DE3817134A1 (de) | Feldeffekt-transistor-logikschaltung | |
EP0496910B1 (de) | Schaltungsanordnung zur Generierung eines Rücksetzsignals | |
DE10120086A1 (de) | Pufferschaltung mit geringem Rauschen | |
WO1999059249A1 (de) | Verfahren und vorrichtung zum umschalten eines feldeffekttransistors | |
EP0766399B1 (de) | Bidirektionale Treiberschaltung für PCI-Bussysteme | |
DE19713832C1 (de) | Eingangsverstärker für Eingangssignale mit steilen Flanken | |
DE19958204B4 (de) | Latch-up Schutzschaltungen für integrierte Schaltungen | |
DE10060842A1 (de) | Stromspiegelschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130101 |