DE102006041050B4

DE102006041050B4 - Schaltkreis mit zwei Mosfets

Info

Publication number: DE102006041050B4
Application number: DE102006041050A
Authority: DE
Inventors: Kingo Kariya Ota; Shoichi Kariya Okuda
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2005-09-20
Filing date: 2006-09-01
Publication date: 2011-03-31
Anticipated expiration: 2026-09-02
Also published as: DE102006041050A1; JP4618164B2; US7453310B2; JP2007116653A; US20070063747A1

Abstract

Schaltkreis (13) mit:
– einem ersten P-Kanal-MOSFET (1);
– einem zweiten P-Kanal-MOSFET (2), wobei beide P-Kanal-MOSFETs derart in Reihe geschaltet sind, dass die Source-Anschlüsse beider P-Kanal-MOSFETs (1, 2) mit einem gemeinsamen Source-Knotenpunkt (Js), die Kathoden der parasitären Dioden (3, 4) beider P-Kanal-MOSFETs ebenso mit dem gemeinsamen Source-Knotenpunkt (Js) und die Gate-Anschlüsse beider P-Kanal-MOSFETs mit einem gemeinsamen Gate-Knotenpunkt (Jg) verbunden sind; und
– einer Zener-Diode (5), die zwischen den gemeinsamen Source-Knotenpunkt (Js) und den gemeinsamen Gate-Knotenpunkt (Jg) geschaltet ist und zum Schutz der P-Kanal-MOSFETs dient, wobei
– beide P-Kanal-MOSFETs (1, 2) gleichzeitig ein- und ausgeschaltet werden, indem eine an den gemeinsamen Gate-Knotenpunkt (Jg) gelegte Spannung gesteuert wird, und
– ein dritter P-Kanal-MOSFET (14) derart in dem Schaltkreis verbunden ist, dass sein Drain-Anschluss und eine Anode seiner parasitären Diode (15) mit dem gemeinsamen Gate-Knotenpunkt (Jg), sein Source-Anschluss mit dem Drain-Anschluss des zweiten P-Kanal-MOSFETs (2) und sein Gate-Anschluss...

Description

Die vorliegende Erfindung betrifft einen Schaltkreis mit zwei in Reihe geschalteten P-Kanal-MOSFETs.
Ein Schaltkreis zum Schalten eines geringen Stroms unter einer hohen Spannung kann aus MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) aufgebaut sein. Vorzugsweise wird solch ein Schaltkreis oft gebildet, indem einzig P-Kanal-MOSFETs oder N-Kanal-MOSFETs verwendet werden, so dass der Fertigungsprozess vereinfacht werden kann.
3 zeigt einen herkömmlichen Schaltkreis 6, bei dem zwei P-Kanal-MOSFETs verwendet werden. Ein erster P-Kanal-MOSFET 1 und ein zweiter P-Kanal-MOSFET 2 sind in Reihe geschaltet. Die Source-Anschlüsse beider MOSFETs sind mit einem gemeinsamen Source-Knotenpunkt Js verbunden. Die Gate-Anschlüsse beider MOSFETS sind ebenso mit einem gemeinsamen Gate-Knotenpunkt Jg verbunden. In diesem Fall sind die Kathoden der parasitären Dioden 3 und 4, die zwischen einem Drain-Anschluss und einem Source-Anschluss jedes MOSFETs gebildet sind, beide mit dem Source-Knotenpunkt Js verbunden. D. h., beide parasitären Dioden 3 und 4 sind in Sperrrichtung bzw. in umgekehrter Reihenfolge miteinander verbunden, um einen Rückstrom zu verhindern, der von einer Ausgangsseite (Ausgangsanschluss) über die parasitäre Diode 4 zu einer Eingangsseite (Eingangsanschluss) fließt, wenn einzig der zweite MOSFET 2 genutzt wird. Die JP-A-2002-43434 offenbart beispielsweise eine analoge Schaltung, welche dem in der 3 gezeigten Schaltkreis ähnelt.
Wenn ein Schaltkreis, wie beispielsweise die in der 3 gezeigte Schaltung, in einem elektronischen Steuergerät (ECU) eines Kraftfahrzeugs verwendet wird, liegt ein maximaler Signalpegel an der Eingangsseite entsprechend der Batteriespannung bei 12 bis 14 V. Wenn die Gate-Spannung der FETs 1 und 2 in einem Beriech zwischen 5 und 0 V gesteuert wird und die Steh-Gate-Spannung (Withstanding Gate Voltage) bei 8 V liegt, ist es zweckmäßig, eine Zener-Spannung auf 8 V zu setzen.
Mit dem in der 3 gezeigten Schaltkreis sind jedoch die folgenden Probleme verbunden. Wenn das Gate aufgrund von beispielsweise einer Trennung einer die Gate-Spannung steuernden Verbindungsleitung einen offenen Zustand annimmt und die Ein-Aus-Steuerung des Schaltkreises 6 nicht mehr ausgeführt werden kann, sollte die Schaltung aus sicherheitstechnischen Gründen vorzugsweise in einem Aus- bzw. Sperrzustand gehalten werden. Wenn die Eingangsseite auf Null V liegt und eine Spannung von beispielsweise 16 V an die Ausgangsseite gelegt wird, wird eine Spannung über die parasitäre Diode 4 an einen Source-Anschluss des FETs 2 gelegt. Wenn die Durchlassspannung der parasitären Diode 4 bei 0.8 V liegt, nimmt die Source-Spannung des FETs 2 einen Wert von 15.2 V an. Die Gate-Spannung an dem Gate-Knotenpunkt Jg wird durch die Zener-Diode 5 auf 7.2 V (15.2–8) gesetzt. Folglich werden beide FETs 1 und 2 durch eine Potentialdifferenz zwischen dem Gate-Anschluss und dem Source-Anschluss ein- bzw. leitend geschaltet und der Schaltkreis 6 in einen leitenden Zustand versetzt. Die vorstehend erwähnte JP-A-2002-43434 geht überhaupt nicht auf dieses Problem ein, da sich der Aufbau des Schaltkreises von dem in der 3 gezeigten Aufbau unterscheidet, obgleich MOSFETs verwendet werden.
Schaltkreise mit in Reihe geschalteten MOSFETs sind ferner aus der DE 100 08 265 A1 , der DE 101 29 353 C1 , der US 6 768 228 B1 , der US 6 519 127 B1 und der US 4 595 847 A bekannt.
Es ist angesichts des vorstehend beschriebenen Problems Aufgabe der vorliegenden Erfindung, einen verbesserten Schaltkreis bereitzustellen, dessen nicht leitender Zustand sicher beibehalten werden kann, wenn eine Gate-Spannung einen unbestimmten Zustand annimmt.
Der Schaltkreis der vorliegenden Erfindung wird in vorteilhafter Weise in einem elektronischen Steuergerät eines Kraftfahrzeugs verwendet. Der Schaltkreis weist einen ersten P-Kanal-MOSFET und einen zweiten P-Kanal-MOSFET auf, die beide zwischen einem Eingangsanschluss und einem Ausgangsanschluss in Reihe geschaltet sind. Beide P-Kanal-MOSFETs weisen parasitäre Dioden auf. In dem Schaltkreis sind die Source-Anschlüsse beider P-Kanal-MOSFETs mit einem gemeinsamen Source-Knotenpunkt und deren Gate-Anschlüsse mit einem gemeinsamen Gate-Knotenpunkt verbunden. Wenn beide P-Kanal-MOSFETs auf diese Weise verbunden werden, sind ebenso die Kathoden der parasitären Dioden mit dem gemeinsamen Source-Knotenpunkt verbunden. Eine Zener-Diode zum Schutz der P-Kanal-MOSFETS ist zwischen den gemeinsamen Source-Knotenpunkt und den gemeinsamen Gate-Knotenpunkt geschaltet.
Ein dritter P-Kanal-MOSFET wird in dem Schaltkreis verwendet. In diesem Fall wird ein Drain-Anschluss des dritten MOSFETs mit dem gemeinsamen Gate-Knotenpunkt Jg, dessen Source-Anschluss mit dem Drain-Anschluss des zweiten MOSFETs und dessen Gate-Anschluss mit dem Drain-Anschluss des ersten MOSFETs verbunden. Der dritte MOSFET weist eine parasitäre Diode auf, deren Anode mit dem Drain-Anschluss des dritten MOSFETs und deren Kathode mit dem Source-Anschluss des dritten MOSFETs verbunden ist. Wenn die Gate-Spannung an dem gemeinsamen Gate-Knotenpunkt einen unbestimmten Zustand annimmt, während an den Ausgangsanschluss eine hohe Spannung gelegt wird und der Eingangsanschluss auf einer geringen Spannung liegt, wird der dritte MOSFET eingeschaltet bzw. schaltet dieser durch, wodurch der erste und der zweite MOSFET ausgeschaltet werden bzw. sperren. Folglich wird der Schaltkreis in den nicht leitenden Zustand versetzt und verhindert, dass ein von dem Ausgangsanschluss zu dem Eingangsanschluss fließender Rückstrom verhindert.
Gemäß der vorliegenden Erfindung wird der Schaltkreis in dem nicht leitenden Zustand gehalten, wenn die Gate-Spannung einen unbestimmten Zustand annimmt, und zwar selbst dann, wenn der Ausgangsanschluss eine hohe Spannung aufweist. Dieser Vorteil wird erzielt, indem ein Widerstand oder ein dritter MOSFET in dem herkömmlichen Schaltkreis integriert wird.
Weitere Aufgaben und Eigenschaften der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung der bevorzugten Ausführungsformen, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt:
1 einen Schaltplan eines Schaltkreises gemäß einer Ausführungsform;
2 einen Schaltplan eines Schaltkreises gemäß einer Ausführungsform der vorliegenden Erfindung; und
3 einen Schaltplan eines herkömmlichen Schaltkreises.
Nachstehend wird eine Ausführungsform unter Bezugnahme auf die 1 beschrieben. In dem in der 1 gezeigten Schaltkreis 11 ist ein Widerstand 12 parallel zu der Zener-Diode 5 geschaltet. Der weitere Aufbau entspricht dem in der 3 gezeigten Aufbau. Die Source bzw. der Source-Anschluss des ersten MOSFETs 1 und der Source-Anschluss des zweiten MOSFETs 2 sind gemeinsam mit einem Source-Knotenpunkt Js verbunden. Die Gates bzw. die Gate-Anschlüsse von sowohl dem ersten als auch dem zweiten MOSFET 1 und 2 sind gemeinsam mit einem Gate-Knotenpunkt Jg verbunden. Es soll angenommen werden, dass die Gate-Spannung aus irgendeinem Grund, wie beispielsweise der Trennung einer Gate-Schaltung, unter der Bedingung, dass die Eingangsseite auf Null V liegt und eine Spannung von 16 V an die Ausgangsseite gelegt wird, einen unbestimmten Zustand annimmt. Obgleich die Source-Spannung an dem Knotenpunkt Js einen Wert von 15.2 V annimmt, fließt in diesem Fall nahezu kein Gate-Strom (außer eines sehr kleinen Leckstroms) durch die Gates der MOSFETs 1 und 2, da sich die Gate-Schaltung in einem offenen Zustand befindet. Folglich wird die Gate-Spannung an dem Knotenpunkt Jg durch den Widerstand 12 gleich der Spannung an dem Knotenpunkt Js. Dies führt dazu, dass der Schaltkreis 11 unweigerlich in einen nicht leitenden bzw. sperrenden Zustand versetzt wird.
Ein Cr-Si-Widerstand kann in Anbetracht seiner Größe und seiner Temperatureigenschaften in vorteilhafter Weise als der Widerstand 12 verwendet werden. Ein Diffusionswiderstand kann als der Widerstand 12 verwendet werden. Der Diffusionswiderstand ist vorteilhaft bei der Unterdrückung eines bei einer hohen Temperatur durch den Widerstand 12 fließenden Leckstroms, da sich der Widerstandswert des Diffusionswiderstands in Übereinstimmung mit der Umgebungstemperatur ändert. D. h., der Widerstandswert nimmt mit steigender Umgebungstemperatur zu.
Der Schaltkreis wird gemäß vorstehender Beschreibung unweigerlich in den nicht leitenden Zustand versetzt, wenn eine hohe Spannung an die Ausgangsseite gelegt wird und die Eingangsseite eine geringe Spannung aufweist, während die Gate-Schaltung einen offenen Zustand annimmt. D. h., es kann sich verhindert werden, dass ein Rückstrom von der Ausgangsseite zu der Eingangsseite fließt, indem der Widerstand 12 parallel zur Zener-Diode 5 geschaltet wird. Mit anderen Worten, es wird eine störungssichere Schaltung realisiert, ohne den Schaltkreis 11 größer ausbilden zu müssen. Dies ist insbesondere beim Niederhalten der Gesamtschaltungsgröße von Vorteil, wenn ein Schaltkreis wahlweise aus einer Mehrzahl von Schaltkreisen verwendet wird.
Nachstehend wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 2 beschrieben. Bei dieser Ausführungsform ist der in der obigen Ausführungsform verwendete Widerstand 12 ausgelassen. Stattdessen wird zusätzlich ein dritter P-Kanal-MOSFET 14 in dem Schaltkreis 13 verwendet. Ein Drain-Anschluss des MOSFETs 14 mit einer parasitären Diode 15 ist mit dem Gate-Knotenpunkt Jg, dessen Source-Anschluss mit dem Drain-Anschluss des zweiten MOSFETs 2 und dessen Gate-Anschluss mit dem Drain-Anschluss des ersten MOSFETs 1 verbunden. Folglich ist die parasitäre Diode 15 des dritten MOSFETs 14 in Sperrrichtung bzw. in umgekehrter Richtung bezüglich der parasitären Diode 4 des zweiten MOSFETs 2 verbunden. Der weitere Aufbau entspricht dem Aufbau der in der 1 gezeigten Ausführungsform.
Werden 16 V an den Source-Anschluss des dritten MOSFETs und Null V an dessen Gate-Anschluss gelegt, so wird der dritte MOSFET 14 ein- bzw. durchgeschaltet. Eine Spannung an dem Gate-Knotenpunkt Jg beträgt (16 – Vds)V, wobei Vds eine Spannung zwischen dem Drain-Anschluss und dem Source-Anschluss des dritten MOSFETs 14 ist. Eine Spannung an dem Source-Knotenpunkt Js beträgt (16 – Vf)V, wobei Vf eine Durchlassspannung der parasitären Diode 4 ist. Folglich beträgt eine Spannung zwischen dem Source-Knotenpunkt Js und dem Gate-Knotenpunkt Jg(Vds – Vf). Da Vds ungefähr bei 0.1 V und Vf ungefähr bei 0.8 V liegt, nimmt (Vds – Vf) einen Wert von –0.7 V an. Folglich werden sowohl der erste als auch der zweite MOSFET 1 und 2 ausgeschaltet (eine Schwellenwertspannung jedes MOSFETs 1, 2 und 3 liegt bei ungefähr 2.0 V).
Wird der dritte P-Kanal-MOSFET 14 auf die in der 2 gezeigte Weise mit dem Schaltkreis 13 verbunden, so wird der dritte MOSFET 14 eingeschaltet, wenn die Gate-Anschlüsse der MOSFETs 1 uns 2 einen offenen Zustand annehmen, während an der Ausgangsseite eine hohe Spannung und an der Eingangsseite eine niedrige Spannung anliegt. Folglich wird der Schaltkreis 13 in einen nicht leitenden Zustand versetzt und unweigerlich der von der Ausgangsseite zu der Eingangsseite fließende Rückstrom verhindert.
Die vorliegende Erfindung ist nicht auf die vorstehend beschriebene Ausführungsform beschränkt, sondern kann auf verschiedene Weisen ausgestaltet werden. Beispielsweise können die Zener-Spannung der Zener-Diode, die Stehspannung (Withstanding Voltage) der MOSFETs oder die an den Schaltkreis gelegte Spannung in Übereinstimmung mit der Anwendungs- und Designanforderungen geändert werden.
Obgleich die vorliegende Erfindung unter Bezugnahme auf die vorstehenden Ausführungsformen beschrieben wurde, wird Fachleuten ersichtlich sein, dass sie auf verschiedene Weisen ausgestaltet werden kann, ohne ihren in den Ansprüchen dargelegten Schutzumfang zu verlassen.
Vorstehend wurde ein Schaltkreis mit zwei MOSFETs offenbart.
Ein Schaltkreis 11, 13 der vorliegenden Erfindung kann vorteilhaft in einem elektronischen Steuergerät eines Kraftfahrzeugs verwendet werden. Der Schaltkreis ist aus zwei P-Kanal-MOSFETs 1, 2 aufgebaut, die zwischen einen Eingangsanschluss und einen Ausgangsanschluss in Reihe geschaltet sind. Die Source-Anschlüsse beider MOSFETs 1, 2 sind mit einem gemeinsamen Source-Knotenpunkt Js verbunden. Die Gate-Anschlüsse beider MOSFETs 1, 2 sind ebenso mit einem gemeinsamen Gate-Knotenpunkt Jg verbunden. Eine Zener-Diode 5, die zwischen den gemeinsamen Source-Knotenpunkt Js und den gemeinsamen Gate-Knotenpunkt Jg geschaltet ist, dient zum Schutz der MOSFETs. Ein zusätzlicher P-Kanal-MOSFET 14 wird in dem Schaltkreis verwendet, um den Schaltkreis in den nicht leitenden Zustand zu versetzen, wenn die Spannung an dem gemeinsamen Gate-Knotenpunkt Jg einen unbestimmten Zustand annimmt.

Claims

Schaltkreis (13) mit: – einem ersten P-Kanal-MOSFET (1); – einem zweiten P-Kanal-MOSFET (2), wobei beide P-Kanal-MOSFETs derart in Reihe geschaltet sind, dass die Source-Anschlüsse beider P-Kanal-MOSFETs (1, 2) mit einem gemeinsamen Source-Knotenpunkt (Js), die Kathoden der parasitären Dioden (3, 4) beider P-Kanal-MOSFETs ebenso mit dem gemeinsamen Source-Knotenpunkt (Js) und die Gate-Anschlüsse beider P-Kanal-MOSFETs mit einem gemeinsamen Gate-Knotenpunkt (Jg) verbunden sind; und – einer Zener-Diode (5), die zwischen den gemeinsamen Source-Knotenpunkt (Js) und den gemeinsamen Gate-Knotenpunkt (Jg) geschaltet ist und zum Schutz der P-Kanal-MOSFETs dient, wobei – beide P-Kanal-MOSFETs (1, 2) gleichzeitig ein- und ausgeschaltet werden, indem eine an den gemeinsamen Gate-Knotenpunkt (Jg) gelegte Spannung gesteuert wird, und – ein dritter P-Kanal-MOSFET (14) derart in dem Schaltkreis verbunden ist, dass sein Drain-Anschluss und eine Anode seiner parasitären Diode (15) mit dem gemeinsamen Gate-Knotenpunkt (Jg), sein Source-Anschluss mit dem Drain-Anschluss des zweiten P-Kanal-MOSFETs (2) und sein Gate-Anschluss mit dem Drain-Anschluss des ersten P-Kanal-MOSFETs (1) verbunden sind, so dass der Schaltkreis in einen nicht leitenden Zustand versetzt wird, wenn eine an den gemeinsamen Gate-Knotenpunkt (Jg) gelegte Gate-Spannung einen unbestimmten Zustand annimmt.