JP5485108B2 - 半導体装置、およびそれを用いた超音波診断装置 - Google Patents
半導体装置、およびそれを用いた超音波診断装置 Download PDFInfo
- Publication number
- JP5485108B2 JP5485108B2 JP2010241711A JP2010241711A JP5485108B2 JP 5485108 B2 JP5485108 B2 JP 5485108B2 JP 2010241711 A JP2010241711 A JP 2010241711A JP 2010241711 A JP2010241711 A JP 2010241711A JP 5485108 B2 JP5485108 B2 JP 5485108B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switch circuit
- switch
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 230000002457 bidirectional effect Effects 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 19
- 239000000523 sample Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 238000005259 measurement Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
- A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
- A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Electronic Switches (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、高耐圧用の双方向アナログスイッチを構成する半導体装置、およびそれを用いた超音波診断装置に関する。
高耐圧用の双方向アナログスイッチ（適宜、スイッチと略す）は、例えば超音波診断装置の分野において、プローブに設けられた複数の振動子に信号を振り分ける為に使用される。双方向アナログスイッチを超音波診断装置の信号切換として使用する場合、双方向アナログスイッチには、診断画像の画質に影響する信号歪みを抑制するため、動作範囲内での高い線形性が要求される。
なお、双方向アナログスイッチの線形性を向上する手法として、特許文献１の技術がある。
なお、双方向アナログスイッチの線形性を向上する手法として、特許文献１の技術がある。
しかしながら、従来の双方向アナログスイッチは必ずしも充分な線形性が確保されていなかった。また、特許文献１に示される回路構成では、オン（ＯＮ）状態においてもオフ（ＯＦＦ）状態においても制御信号の系統に電流が流れ続ける経路があり、電力損失が大きいという課題があった。
そこで、本発明はこのような課題を解決するもので、その目的とするところは、良好な線形性を有し、かつ電力損失の少ない双方向アナログスイッチの半導体装置を提供することである。
また、前記半導体装置を用いた検出精度の高い超音波診断装置を提供することである。
また、前記半導体装置を用いた検出精度の高い超音波診断装置を提供することである。
前記の課題を解決して、本発明の目的を達成するために、以下のように本発明の装置を構成した。
すなわち、本発明の半導体装置は、双方向にオンまたはオフ可能なスイッチ回路と、前記スイッチ回路の駆動回路を具備した半導体装置であって、前記駆動回路は、前記スイッチ回路の入出力端子に印加される信号の最大電圧値以上である第一の電源電圧を有する第一の電源に接続されるとともに、前記スイッチ回路の入出力端子に印加される信号の最小電圧値以下である第二の電源電圧を有する第二の電源に接続され、前記駆動回路は、前記第一の電源と前記スイッチ回路との間に、アノードを前記第一の電源に接続されたツェナダイオードと、ソース電極が前記ツェナダイオードのカソードに接続されドレイン電極が前記スイッチ回路を制御するゲート端子に接続されたＰ型ＭＯＳＦＥＴとを備えることを特徴とする。
すなわち、本発明の半導体装置は、双方向にオンまたはオフ可能なスイッチ回路と、前記スイッチ回路の駆動回路を具備した半導体装置であって、前記駆動回路は、前記スイッチ回路の入出力端子に印加される信号の最大電圧値以上である第一の電源電圧を有する第一の電源に接続されるとともに、前記スイッチ回路の入出力端子に印加される信号の最小電圧値以下である第二の電源電圧を有する第二の電源に接続され、前記駆動回路は、前記第一の電源と前記スイッチ回路との間に、アノードを前記第一の電源に接続されたツェナダイオードと、ソース電極が前記ツェナダイオードのカソードに接続されドレイン電極が前記スイッチ回路を制御するゲート端子に接続されたＰ型ＭＯＳＦＥＴとを備えることを特徴とする。
また、本発明の半導体装置は、双方向にオンまたはオフ可能なスイッチ回路と、前記スイッチ回路の駆動回路を具備した半導体装置であって、前記駆動回路は、前記スイッチ回路の入出力端子に印加される信号の最大電圧値以上である第一の電源電圧を有する第一の電源に接続されるとともに、前記スイッチ回路の入出力端子に印加される信号の最小電圧値以下である第二の電源電圧を有する第二の電源に接続され、前記駆動回路は、前記第一の電源と前記スイッチ回路との間にツェナダイオードを備えるＰ型ＩＧＢＴが接続されていることを特徴とする。
また、本発明の超音波診断装置は、前記半導体装置を、振動子への超音波信号の送波切換スイッチに、もしくは超音波の送波パルス発生器と受信増幅器の分離用スイッチに、もしくはプローブの切換スイッチに用いることを特徴とする。
かかる構成により、前記スイッチ回路を制御する信号電圧がスイッチ回路の入出力端子に入力する信号より高い電圧を確保するので、双方向アナログスイッチとしての線形性を確保し、かつ電力損失が少ない双方向アナログスイッチの半導体装置が実現する。
また、かかる構成により、線形性の優れた電力損失の少ない特性の双方向アナログスイッチを有するので、検出精度の高い超音波診断装置となる。
以上、本発明によれば、良好な線形性を有し、かつ電力損失の少ない双方向アナログスイッチの半導体装置を提供できる。
また、前記半導体装置を用いた検出精度の高い超音波診断装置を提供できる。
また、前記半導体装置を用いた検出精度の高い超音波診断装置を提供できる。
以下、本発明の実施形態について説明する。
（第１実施形態・半導体装置）
以下、本発明の第１実施形態を添付の図面に基づいて詳細に説明する。図１は本発明の第１実施形態の構成を示す回路図である。
図１において、第１実施形態である半導体装置は、双方向アナログスイッチ全体回路４により構成されている。
（第１実施形態・半導体装置）
以下、本発明の第１実施形態を添付の図面に基づいて詳細に説明する。図１は本発明の第１実施形態の構成を示す回路図である。
図１において、第１実施形態である半導体装置は、双方向アナログスイッチ全体回路４により構成されている。
＜双方向アナログスイッチ全体回路４の構成＞
双方向アナログスイッチ全体回路４は駆動回路１、スイッチ回路２、レベルシフト制御回路３を備えて構成されている。また、双方向アナログスイッチ全体回路４には、高圧正電源（ＶＰＰ、第一の電源）５、高圧負電源（ＶＮＮ、第二の電源）６、およびスイッチ制御信号入力端子７が接続され、スイッチ回路２における双方向アナログスイッチへの入出力端子８、９が備えられている。
双方向アナログスイッチ全体回路４は駆動回路１、スイッチ回路２、レベルシフト制御回路３を備えて構成されている。また、双方向アナログスイッチ全体回路４には、高圧正電源（ＶＰＰ、第一の電源）５、高圧負電源（ＶＮＮ、第二の電源）６、およびスイッチ制御信号入力端子７が接続され、スイッチ回路２における双方向アナログスイッチへの入出力端子８、９が備えられている。
＜スイッチ回路２＞
スイッチ回路２は、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１６とＮ型ＭＯＳＦＥＴ１７とを備えて構成されている。Ｎ型ＭＯＳＦＥＴ１６とＮ型ＭＯＳＦＥＴ１７のソース端子とゲート端子がそれぞれ互いに接続されている。なお、ＭＯＳＦＥＴにおいて、ソースとドレインの関係は、電流が流れる方向によって変化するが、図１におけるＮ型ＭＯＳＦＥＴ１６、１７においては、バルクと同電位とした端子をソース端子（ソース）、またバルクに接続していない端子をドレイン端子（ドレイン）と呼ぶことにする。
Ｎ型ＭＯＳＦＥＴ１６のドレイン端子は、スイッチ回路２としての入出力端子８であり、Ｎ型ＭＯＳＦＥＴ１７のドレイン端子は、スイッチ回路２としての入出力端子９である。
スイッチ回路２は、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１６とＮ型ＭＯＳＦＥＴ１７とを備えて構成されている。Ｎ型ＭＯＳＦＥＴ１６とＮ型ＭＯＳＦＥＴ１７のソース端子とゲート端子がそれぞれ互いに接続されている。なお、ＭＯＳＦＥＴにおいて、ソースとドレインの関係は、電流が流れる方向によって変化するが、図１におけるＮ型ＭＯＳＦＥＴ１６、１７においては、バルクと同電位とした端子をソース端子（ソース）、またバルクに接続していない端子をドレイン端子（ドレイン）と呼ぶことにする。
Ｎ型ＭＯＳＦＥＴ１６のドレイン端子は、スイッチ回路２としての入出力端子８であり、Ｎ型ＭＯＳＦＥＴ１７のドレイン端子は、スイッチ回路２としての入出力端子９である。
Ｎ型ＭＯＳＦＥＴ１６、１７の互いに接続されているゲート端子（ゲート）は、駆動回路１の第１出力ライン１４に接続されている。
また、Ｎ型ＭＯＳＦＥＴ１６、１７の互いに接続されているソース端子は、駆動回路１の第２出力ライン１５に接続されている。
駆動回路１の第１出力ライン１４と第２出力ライン１５は、もとを辿ればスイッチ制御信号７に制御される。つまり、スイッチ制御信号７が変化することによって、レベルシフト制御回路３が動作する。そして、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９による制御信号のもとに駆動回路１が動作し、スイッチ回路２の状態をオン(ＯＮ、導通、低インピーダンス)またはオフ(ＯＦＦ、遮断、高インピーダンス)に切り換える。これにより、入出力端子(例えば入出力端子８)に加えられた信号を、対をなす他の一方の入出力端子(例えば入出力端子９)に伝播（伝達）または遮断する。
また、Ｎ型ＭＯＳＦＥＴ１６、１７の互いに接続されているソース端子は、駆動回路１の第２出力ライン１５に接続されている。
駆動回路１の第１出力ライン１４と第２出力ライン１５は、もとを辿ればスイッチ制御信号７に制御される。つまり、スイッチ制御信号７が変化することによって、レベルシフト制御回路３が動作する。そして、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９による制御信号のもとに駆動回路１が動作し、スイッチ回路２の状態をオン(ＯＮ、導通、低インピーダンス)またはオフ(ＯＦＦ、遮断、高インピーダンス)に切り換える。これにより、入出力端子(例えば入出力端子８)に加えられた信号を、対をなす他の一方の入出力端子(例えば入出力端子９)に伝播（伝達）または遮断する。
なお、駆動回路１の出力信号に相当する第１出力ライン１４、第２出力ライン１５と表記して、出力信号と表記しないのは、第１出力ライン１４、第２出力ライン１５のそれぞれの電位が、駆動回路１のＰ型ＭＯＳＦＥＴ１１、Ｎ型ＭＯＳＦＥＴ１２の駆動する出力、あるいはＮ型ＭＯＳＦＥＴ１３の駆動する出力とは別の要因で、定まることがあるためである。
また、駆動回路１とレベルシフト制御回路３の詳しい構成と動作については後記する。
また、スイッチ回路２のさらに詳しい動作と特性については後記する。
また、駆動回路１とレベルシフト制御回路３の詳しい構成と動作については後記する。
また、スイッチ回路２のさらに詳しい動作と特性については後記する。
＜駆動回路１＞
駆動回路１は、ツェナダイオード１０（本実施形態において、降伏電圧がツェナ降伏により決定されるものの他、アバランシェ降伏により決定されるものを含む）、Ｐ型ＭＯＳＦＥＴ１１、Ｎ型ＭＯＳＦＥＴ１２、１３を備えて構成されている。駆動回路１の電源となる高圧正電源（ＶＰＰ）５がツェナダイオード１０のアノード端子に接続され、ツェナダイオード１０のカソード端子はＰ型ＭＯＳＦＥＴ１１のソース端子に接続されている。
駆動回路１のもう一方の電源となる高圧負電源（ＶＮＮ）６は、Ｎ型ＭＯＳＦＥＴ１２とＮ型ＭＯＳＦＥＴ１３のそれぞれのソース端子に接続されている。
駆動回路１は、ツェナダイオード１０（本実施形態において、降伏電圧がツェナ降伏により決定されるものの他、アバランシェ降伏により決定されるものを含む）、Ｐ型ＭＯＳＦＥＴ１１、Ｎ型ＭＯＳＦＥＴ１２、１３を備えて構成されている。駆動回路１の電源となる高圧正電源（ＶＰＰ）５がツェナダイオード１０のアノード端子に接続され、ツェナダイオード１０のカソード端子はＰ型ＭＯＳＦＥＴ１１のソース端子に接続されている。
駆動回路１のもう一方の電源となる高圧負電源（ＶＮＮ）６は、Ｎ型ＭＯＳＦＥＴ１２とＮ型ＭＯＳＦＥＴ１３のそれぞれのソース端子に接続されている。
Ｐ型ＭＯＳＦＥＴ１１のドレイン端子とＮ型ＭＯＳＦＥＴ１２のドレイン端子は互いに接続され、かつ駆動回路１の第１出力ライン１４として信号を出力している。
また、Ｎ型ＭＯＳＦＥＴ１３のドレイン端子は駆動回路１の第２出力ライン１５として信号を出力している。
Ｐ型ＭＯＳＦＥＴ１１のゲート端子はレベルシフト制御回路３の第１レベルシフト制御回路出力端子１８に接続されている。
また、Ｎ型ＭＯＳＦＥＴ１３のゲート端子とＮ型ＭＯＳＦＥＴ１２のゲート端子は、共にレベルシフト制御回路３の第２レベルシフト制御回路出力端子１９に接続されている。
また、Ｎ型ＭＯＳＦＥＴ１３のドレイン端子は駆動回路１の第２出力ライン１５として信号を出力している。
Ｐ型ＭＯＳＦＥＴ１１のゲート端子はレベルシフト制御回路３の第１レベルシフト制御回路出力端子１８に接続されている。
また、Ｎ型ＭＯＳＦＥＴ１３のゲート端子とＮ型ＭＯＳＦＥＴ１２のゲート端子は、共にレベルシフト制御回路３の第２レベルシフト制御回路出力端子１９に接続されている。
＜レベルシフト制御回路３＞
レベルシフト制御回路３は、スイッチ制御信号７（概ね０Ｖ−５Ｖの制御信号）で、高圧正電源（ＶＰＰ）５と高圧負電源（ＶＮＮ）６で動作する駆動回路１を駆動できるように信号を電圧変換し、設定する回路である。つまり、０Ｖ−５Ｖのスイッチ制御信号を、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９において、概ねＶＰＰまたはＶＮＮ（ＶＰＰ−ＶＮＮ間電圧は概ね２００Ｖ）の制御信号にレベルシフト（電位変換）する。したがって、Ｐ型ＭＯＳＦＥＴ１１とＮ型ＭＯＳＦＥＴ１２のゲートは、概ねＶＰＰ、ＶＮＮの電位で制御される。
なお、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９とを高圧負電源６レベルに設定するタイミングは、同時でも時間差があってもよい。
レベルシフト制御回路３は、スイッチ制御信号７（概ね０Ｖ−５Ｖの制御信号）で、高圧正電源（ＶＰＰ）５と高圧負電源（ＶＮＮ）６で動作する駆動回路１を駆動できるように信号を電圧変換し、設定する回路である。つまり、０Ｖ−５Ｖのスイッチ制御信号を、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９において、概ねＶＰＰまたはＶＮＮ（ＶＰＰ−ＶＮＮ間電圧は概ね２００Ｖ）の制御信号にレベルシフト（電位変換）する。したがって、Ｐ型ＭＯＳＦＥＴ１１とＮ型ＭＯＳＦＥＴ１２のゲートは、概ねＶＰＰ、ＶＮＮの電位で制御される。
なお、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９とを高圧負電源６レベルに設定するタイミングは、同時でも時間差があってもよい。
＜双方向アナログスイッチ全体回路４の動作＞
スイッチ制御信号７によって、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９とを高圧負電源（ＶＮＮ）６の電位レベルとすると、駆動回路のＰ型ＭＯＳＦＥＴ１１がオン、Ｎ型ＭＯＳＦＥＴ１２、１３がオフとなる。それによって、高圧正電源（ＶＰＰ）５からツェナダイオード１０、Ｐ型ＭＯＳＦＥＴ１１を経由して電流が流れ、スイッチ回路２のＮ型ＭＯＳＦＥＴ１６、１７のゲート容量が充電されて、Ｎ型ＭＯＳＦＥＴ１６、１７のゲート電位が概ねＶＰＰとなることで、Ｎ型ＭＯＳＦＥＴ１６、１７は共にオンする。したがって、スイッチ回路２はオンとなる。
スイッチ制御信号７によって、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８と第２レベルシフト制御回路出力端子１９とを高圧負電源（ＶＮＮ）６の電位レベルとすると、駆動回路のＰ型ＭＯＳＦＥＴ１１がオン、Ｎ型ＭＯＳＦＥＴ１２、１３がオフとなる。それによって、高圧正電源（ＶＰＰ）５からツェナダイオード１０、Ｐ型ＭＯＳＦＥＴ１１を経由して電流が流れ、スイッチ回路２のＮ型ＭＯＳＦＥＴ１６、１７のゲート容量が充電されて、Ｎ型ＭＯＳＦＥＴ１６、１７のゲート電位が概ねＶＰＰとなることで、Ｎ型ＭＯＳＦＥＴ１６、１７は共にオンする。したがって、スイッチ回路２はオンとなる。
スイッチ回路２がオンの状態で、入出力端子８に正電圧信号が印加される場合、Ｎ型ＭＯＳＦＥＴ１６、１７のソース端子に接続された第２出力ライン１５の電圧は、入出力端子８に追随する。これはＮ型ＭＯＳＦＥＴ１３がオフであり、Ｎ型ＭＯＳＦＥＴ１６がオンしているからである。
Ｎ型ＭＯＳＦＥＴ１６、１７のゲート・ソース間電圧は、第１出力ライン１４、第２出力ライン１５の差電圧であり、初期の第１出力ライン１４すなわちＮ型ＭＯＳＦＥＴ１６、１７のゲート端子は駆動回路１を介して高圧正電源（ＶＰＰ）５の電位レベルにある。
入出力端子８に印加される正電圧信号の電位レベル（電圧）が上昇するに従い、第２出力ライン１５の電圧も上昇し、Ｎ型ＭＯＳＦＥＴ１６、１７のゲート・ソース間電圧は減少していく。
Ｎ型ＭＯＳＦＥＴ１６、１７のゲート・ソース間電圧は、第１出力ライン１４、第２出力ライン１５の差電圧であり、初期の第１出力ライン１４すなわちＮ型ＭＯＳＦＥＴ１６、１７のゲート端子は駆動回路１を介して高圧正電源（ＶＰＰ）５の電位レベルにある。
入出力端子８に印加される正電圧信号の電位レベル（電圧）が上昇するに従い、第２出力ライン１５の電圧も上昇し、Ｎ型ＭＯＳＦＥＴ１６、１７のゲート・ソース間電圧は減少していく。
≪ツェナダイオード１０がない場合≫
ここで、本実施形態におけるツェナダイオード１０の役割を解りやすく説明するために、比較として、駆動回路１のツェナダイオード１０がない場合を想定する。
ツェナダイオード１０がないと仮定して、Ｐ型ＭＯＳＦＥＴ１１が直接、高圧正電源（ＶＰＰ）５に接続された回路構成の場合、入出力端子８に印加される正電圧信号と高圧正電源（ＶＰＰ）５の差電圧がＮ型ＭＯＳＦＥＴ１６、１７の閾値電圧に近づくにつれ、Ｎ型ＭＯＳＦＥＴ１６、１７のインピーダンスは初期より大きくなり、閾値電圧もしくはそれ以下となると、インピーダンスは急激に増大する。
これはＮ型ＭＯＳＦＥＴ１６、１７のオンとオフの境界は、概略（第一近似として）としてゲート電位からソース電位と閾値電圧を引いた値であり、またＮ型ＭＯＳＦＥＴ１６、１７のインピーダンスは、ゲート電位からソース電位と閾値電圧を引いた値に概略（第一近似として）、反比例するからである。
ここで、本実施形態におけるツェナダイオード１０の役割を解りやすく説明するために、比較として、駆動回路１のツェナダイオード１０がない場合を想定する。
ツェナダイオード１０がないと仮定して、Ｐ型ＭＯＳＦＥＴ１１が直接、高圧正電源（ＶＰＰ）５に接続された回路構成の場合、入出力端子８に印加される正電圧信号と高圧正電源（ＶＰＰ）５の差電圧がＮ型ＭＯＳＦＥＴ１６、１７の閾値電圧に近づくにつれ、Ｎ型ＭＯＳＦＥＴ１６、１７のインピーダンスは初期より大きくなり、閾値電圧もしくはそれ以下となると、インピーダンスは急激に増大する。
これはＮ型ＭＯＳＦＥＴ１６、１７のオンとオフの境界は、概略（第一近似として）としてゲート電位からソース電位と閾値電圧を引いた値であり、またＮ型ＭＯＳＦＥＴ１６、１７のインピーダンスは、ゲート電位からソース電位と閾値電圧を引いた値に概略（第一近似として）、反比例するからである。
したがって、入出力端子８に印加される正電圧信号を入出力端子９に伝達（伝播）する場合には、入出力端子８、Ｎ型ＭＯＳＦＥＴ１６、１７のソース電位（第２出力ライン１５）、入出力端子９は共に、概ね入出力端子８に印加される正電圧信号と同電位となる。
つまり、入出力端子８はＮ型ＭＯＳＦＥＴ１６、１７のソース（ソース端子）ではないが、入出力端子８に印加される正電圧信号を伝達する場合には、Ｎ型ＭＯＳＦＥＴ１６、１７のソース（ソース端子）の電位も入出力端子８に印加される正電圧信号と概ね同電位になる必要がある。
つまり、入出力端子８はＮ型ＭＯＳＦＥＴ１６、１７のソース（ソース端子）ではないが、入出力端子８に印加される正電圧信号を伝達する場合には、Ｎ型ＭＯＳＦＥＴ１６、１７のソース（ソース端子）の電位も入出力端子８に印加される正電圧信号と概ね同電位になる必要がある。
したがって、入出力端子８に印加される正電圧信号が高くなり、正電圧信号の電位と高圧正電源（ＶＰＰ）５との差電圧がＮ型ＭＯＳＦＥＴ１６、１７の閾値電圧に近づくにつれ、Ｎ型ＭＯＳＦＥＴ１６、１７のインピーダンスは増大し、入出力端子９より出力される信号の線形性、つまり双方向アナログスイッチとしてのスイッチ回路２の線形性は劣化する。
≪ツェナダイオード１０がある場合≫
図１に示すように、本実施形態におけるツェナダイオード１０を接続した回路構成の場合について説明する。
入出力端子８に印加される正電圧信号の電位レベルが上昇すると、Ｎ型ＭＯＳＦＥＴ１６、１７においてはゲート・ソース間、およびゲート・ドレイン間に寄生の静電容量（不図示）があるので、入出力端子８に印加される正電圧信号の電位レベルが上昇した分に比例した電位が前記寄生の静電容量のためにＮ型ＭＯＳＦＥＴ１６、１７のゲート電位を押し上げる。
図１に示すように、本実施形態におけるツェナダイオード１０を接続した回路構成の場合について説明する。
入出力端子８に印加される正電圧信号の電位レベルが上昇すると、Ｎ型ＭＯＳＦＥＴ１６、１７においてはゲート・ソース間、およびゲート・ドレイン間に寄生の静電容量（不図示）があるので、入出力端子８に印加される正電圧信号の電位レベルが上昇した分に比例した電位が前記寄生の静電容量のためにＮ型ＭＯＳＦＥＴ１６、１７のゲート電位を押し上げる。
このとき、前記したツェナダイオード１０がない場合には、Ｎ型ＭＯＳＦＥＴ１６、１７のゲート電位は第１出力ライン１４を通して、高圧正電源の電位ＶＰＰによって低インピーダンスで固定され、前記寄生の静電容量（不図示）のためにＮ型ＭＯＳＦＥＴ１６、１７のゲート電位を押し上げる電圧増分が寄与しない。
しかし、図１に示すように、本実施形態におけるツェナダイオード１０を接続した回路構成の場合には、高圧正電源の電位ＶＰＰがＮ型ＭＯＳＦＥＴ１６、１７のゲートに直接には印加されないので、前記寄生の静電容量（不図示）のためにＮ型ＭＯＳＦＥＴ１６、１７のゲート電位が押し上げられて、ＶＰＰを超えた電位となる。
しかし、図１に示すように、本実施形態におけるツェナダイオード１０を接続した回路構成の場合には、高圧正電源の電位ＶＰＰがＮ型ＭＯＳＦＥＴ１６、１７のゲートに直接には印加されないので、前記寄生の静電容量（不図示）のためにＮ型ＭＯＳＦＥＴ１６、１７のゲート電位が押し上げられて、ＶＰＰを超えた電位となる。
この電位は最大で高圧正電源（ＶＰＰ）５の電圧とツェナダイオード１０のツェナ電圧（降伏電圧）の和まで上昇する。したがって、入出力端子８に印加される正電圧信号の電位レベルが上昇し、入出力端子８に印加される正電圧信号と高圧正電源５の差電圧が、Ｎ型ＭＯＳＦＥＴ１６、１７の閾値電圧以下となった場合でも、第１出力ライン１４、すなわちＮ型ＭＯＳＦＥＴ１６、１７のゲート端子の電位は、前記した理由から最大で高圧正電源（ＶＰＰ）５の電圧とツェナダイオード１０のツェナ電圧の和まで上昇する。このため、ツェナダイオード１０を接続しない回路と比較し、ツェナダイオード１０を接続した回路においては、インピーダンスの急上昇が避けられ、スイッチ回路２が線形性を維持できる入力信号範囲が広くなる。
なお、前記した電位の上昇が最大で高圧正電源（ＶＰＰ）５の電圧とツェナダイオード１０のツェナ電圧の和までである理由は、それ以上の電圧になるとツェナダイオード１０が降伏（アバランシェ降伏）して急激に電流が流れるからである。
また、ツェナダイオード１０を順方向で使用する場合には、ダイオードとしての順方向電圧降下があるが、この順方向電圧降下はツェナ電圧（降伏電圧）や高圧正電源の電位ＶＰＰより充分小さく設定することが一般的であるので、順方向電圧降下については無視できるものとする。
また、ツェナダイオード１０を順方向で使用する場合には、ダイオードとしての順方向電圧降下があるが、この順方向電圧降下はツェナ電圧（降伏電圧）や高圧正電源の電位ＶＰＰより充分小さく設定することが一般的であるので、順方向電圧降下については無視できるものとする。
前記した理由により、例えば、ツェナダイオード１０のツェナ電圧が、Ｎ型ＭＯＳＦＥＴ１６、１７の閾値電圧と同一である場合、入出力端子８に印加される正電圧信号は、高圧正電源（ＶＰＰ）５レベルまで印加可能となる。
また、ツェナダイオード１０はツェナ電圧特性を有するので、Ｎ型ＭＯＳＦＥＴ１６、１７のゲート電位が電源電圧（ＶＰＰ）５とツェナダイオード１０のツェナ電圧の和の値以上となったときに、前記したように、ツェナダイオード１０が降伏して電流が流れるので、駆動回路１やスイッチ回路２の内部の素子が必要以上の高電圧になって、前記素子自身あるいは周囲の絶縁破壊を引き起こすことを防止している。
また、ツェナダイオード１０はツェナ電圧特性を有するので、Ｎ型ＭＯＳＦＥＴ１６、１７のゲート電位が電源電圧（ＶＰＰ）５とツェナダイオード１０のツェナ電圧の和の値以上となったときに、前記したように、ツェナダイオード１０が降伏して電流が流れるので、駆動回路１やスイッチ回路２の内部の素子が必要以上の高電圧になって、前記素子自身あるいは周囲の絶縁破壊を引き起こすことを防止している。
なお、以上は入出力端子８に正電圧信号が印加され、入出力端子９に伝播（伝達）される場合について述べたが、入出力端子９に正電圧信号が印加され、入出力端子８に伝播（伝達）される場合についても、スイッチ回路２は対称な構成であるので、同様の作用と特性となる。
また、入出力端子８に負電圧信号が印加される場合には、Ｎ型ＭＯＳＦＥＴ１６のゲート電位からソース電位と閾値を引いた値は０より充分に大きい正の値となるので、Ｎ型ＭＯＳＦＥＴ１６、１７はあまり変化のない低インピーダンスで、つまり良好な線形性の下に入出力端子９に負電圧信号を伝播（伝達）する。
また、入出力端子９に負電圧信号が印加される場合にも、スイッチ回路２は対称な構成であるので、あまり変化のない低インピーダンスで、つまり良好な線形性の下に入出力端子８に負電圧信号を伝播（伝達）する。
また、入出力端子９に負電圧信号が印加される場合にも、スイッチ回路２は対称な構成であるので、あまり変化のない低インピーダンスで、つまり良好な線形性の下に入出力端子８に負電圧信号を伝播（伝達）する。
以上のように、正電圧信号に対しても負電圧信号に対しても良好な線形性を持つことにより、正負の信号である交流信号に対して、さらに大振幅の交流信号に対しても良好な線形性を有する双方向アナログスイッチが実現する。
なお、ツェナダイオード１０がある場合と無い場合とのインピーダンス特性の差の測定値の詳細については後述する。
なお、ツェナダイオード１０がある場合と無い場合とのインピーダンス特性の差の測定値の詳細については後述する。
＜低電力損失について＞
スイッチ回路２をオフするためには、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８、第２レベルシフト制御回路出力端子１９の電位レベルを高圧正電源５の電位レベルに設定する。第１レベルシフト制御回路出力端子１８、第２レベルシフト制御回路出力端子１９を高圧正電源（ＶＰＰ）５の電位レベルとすることで、駆動回路のＰ型ＭＯＳＦＥＴ１１がオフ、Ｎ型ＭＯＳＦＥＴ１２、１３がオンとなり、スイッチ回路２のＮ型ＭＯＳＦＥＴ１６、１７のゲート容量が放電されることで、スイッチ回路２はオフとなる。
スイッチ回路２をオフするためには、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８、第２レベルシフト制御回路出力端子１９の電位レベルを高圧正電源５の電位レベルに設定する。第１レベルシフト制御回路出力端子１８、第２レベルシフト制御回路出力端子１９を高圧正電源（ＶＰＰ）５の電位レベルとすることで、駆動回路のＰ型ＭＯＳＦＥＴ１１がオフ、Ｎ型ＭＯＳＦＥＴ１２、１３がオンとなり、スイッチ回路２のＮ型ＭＯＳＦＥＴ１６、１７のゲート容量が放電されることで、スイッチ回路２はオフとなる。
このスイッチ回路２がオフの場合は、Ｐ型ＭＯＳＦＥＴ１１がオフのため、また他に電流が流れる経路もないので、高圧正電源（ＶＰＰ）５、高圧負電源（ＶＮＮ）６の間で電流が定常的に流れることはなく、後記する参考としての比較回路と比べ電力損失は低減される。
なお、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８、第２レベルシフト制御回路出力端子１９の電位レベルを高圧正電源（ＶＰＰ）５の電位レベルに設定するタイミングは同時でも時間差があってもよい。
なお、レベルシフト制御回路３の第１レベルシフト制御回路出力端子１８、第２レベルシフト制御回路出力端子１９の電位レベルを高圧正電源（ＶＰＰ）５の電位レベルに設定するタイミングは同時でも時間差があってもよい。
（第２実施形態・半導体装置）
図２は本発明の第２実施形態を示す回路図である。図２において、第２実施形態である半導体装置は、双方向アナログスイッチ全体回路２４により構成されている。
双方向アナログスイッチ全体回路２４が備える図２の駆動回路２１においては、図１における駆動回路１のツェナダイオード１０とＰ型ＭＯＳＦＥＴ１１とを、Ｐ型ＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ）２０に置き換えた構成となっている。
このＰ型ＩＧＢＴ２０は後記するようにツェナダイオードを内蔵する構造となっているので、図１のツェナダイオード１０とＰ型ＭＯＳＦＥＴ１１とに置き換えることが可能となる。
図２は本発明の第２実施形態を示す回路図である。図２において、第２実施形態である半導体装置は、双方向アナログスイッチ全体回路２４により構成されている。
双方向アナログスイッチ全体回路２４が備える図２の駆動回路２１においては、図１における駆動回路１のツェナダイオード１０とＰ型ＭＯＳＦＥＴ１１とを、Ｐ型ＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ）２０に置き換えた構成となっている。
このＰ型ＩＧＢＴ２０は後記するようにツェナダイオードを内蔵する構造となっているので、図１のツェナダイオード１０とＰ型ＭＯＳＦＥＴ１１とに置き換えることが可能となる。
図２において、Ｐ型ＩＧＢＴ２０に内蔵されたツェナダイオード（３４、図３）は、オン状態ではツェナ電圧分の逆耐圧を持つ。したがって、高圧正電源（ＶＰＰ）５をオンオフするＰ型ＩＧＢＴ２０とＰ型ＩＧＢＴ２０に内蔵されたツェナダイオード（３４、図３）の構成は、図１のＰ型ＭＯＳＦＥＴ１１とツェナダイオード１０の構成と概ね等価の機能と作用を有する。そのため、Ｐ型ＩＧＢＴ２０によって、スイッチ回路２が線形性を維持できる入力信号範囲が広くなる。
なお、Ｐ型ＩＧＢＴ２０に内蔵されたツェナダイオード（３４、図３）は、後記するように、コレクタ電極３３（図３）側に形成される。つまり図２においては第１出力ライン１４側にできる。しかしながら、高圧正電源であるＶＰＰ側でなくとも、ツェナダイオードとしての作用は図１の場合と同様であるので、第１出力ライン１４の電位をＶＰＰよりツェナ電圧分だけ高く保持することが可能となり、その結果、前記したようにスイッチ回路２が線形性を維持できる入力信号範囲が広くなる作用がある。
また、他の構成は図１の構成と同一であるので、説明を省略する。
また、他の構成は図１の構成と同一であるので、説明を省略する。
＜Ｐ型ＩＧＢＴの構造＞
図３はＰ型ＩＧＢＴの構造を示す断面図である。
図３において、エミッタ電極３１はＰ＋層３５１に接続されている。Ｐ＋層３５１とＰウェル層３５３の間にＮチャンネル層３６２が介在し、ゲート電極３２でオンオフを制御することにより、この部分の構造でＭＯＳＦＥＴを構成している。前記したＰウェル層３５３、さらにＰ層３５２を経てＮ＋層３６３（この部分はバイポーラ構造）からコレクタ電極３３につながる構造となっている。以上がＩＧＢＴの主要部分の構成である。
なお、図３において、Ｎ＋層３６１、Ｓｉ基板（ｎ−）３８１、ＳｉＯ２（層）３７１、３７２、３７３は、ＩＧＢＴをデバイスとして構成するために構造上、必要な各要素である。
図３はＰ型ＩＧＢＴの構造を示す断面図である。
図３において、エミッタ電極３１はＰ＋層３５１に接続されている。Ｐ＋層３５１とＰウェル層３５３の間にＮチャンネル層３６２が介在し、ゲート電極３２でオンオフを制御することにより、この部分の構造でＭＯＳＦＥＴを構成している。前記したＰウェル層３５３、さらにＰ層３５２を経てＮ＋層３６３（この部分はバイポーラ構造）からコレクタ電極３３につながる構造となっている。以上がＩＧＢＴの主要部分の構成である。
なお、図３において、Ｎ＋層３６１、Ｓｉ基板（ｎ−）３８１、ＳｉＯ２（層）３７１、３７２、３７３は、ＩＧＢＴをデバイスとして構成するために構造上、必要な各要素である。
以上の構成において、コレクタ電極３３の直下で、Ｎ＋層３６３とＰ層３５２によってダイオード（３４）が構成されている。このとき、Ｐ層３５２、もしくはＮ＋層３６３の不純物濃度を適切に選択すれば、前記したＮ＋層３６３とＰ層３５２によるダイオードをツェナダイオード３４とすることができる。このＮ＋層３６３とＰ層３５２によるツェナダイオード３４を図２の駆動回路２１において、図１のツェナダイオード１０と同じ作用をさせるものである。
なお、Ｐ型ＩＧＢＴをデバイスとして製造する工程において、Ｐ層を構成する工程は複数あるので、前記したツェナダイオード３４を構成するＰ層３５２に適切な不純物濃度をイオン打込み、もしくは拡散する工程を流用して用いれば、新たな製造工程の追加をせずに、つまりコストアップ無しに前記ツェナダイオード３４を形成できる。
なお、Ｐ型ＩＧＢＴをデバイスとして製造する工程において、Ｐ層を構成する工程は複数あるので、前記したツェナダイオード３４を構成するＰ層３５２に適切な不純物濃度をイオン打込み、もしくは拡散する工程を流用して用いれば、新たな製造工程の追加をせずに、つまりコストアップ無しに前記ツェナダイオード３４を形成できる。
＜インピーダンス特性＞
図４は図１の回路の入力信号振幅に対するスイッチ回路２（図１）のインピーダンスを測定した結果であり、ツェナダイオード１０がある場合と無い場合とのインピーダンス特性を比較した特性図である。
図４において、横軸は正規化した入力信号振幅であり、入力信号振幅が高圧正電源のＶＰＰに等しい場合を１の基準値としている。
また、縦軸は正規化したスイッチ回路２のインピーダンスの値であって、入力信号振幅が０．５（ＶＰＰの半分）のときのインピーダンス（値）を基準値１としている。
図４は図１の回路の入力信号振幅に対するスイッチ回路２（図１）のインピーダンスを測定した結果であり、ツェナダイオード１０がある場合と無い場合とのインピーダンス特性を比較した特性図である。
図４において、横軸は正規化した入力信号振幅であり、入力信号振幅が高圧正電源のＶＰＰに等しい場合を１の基準値としている。
また、縦軸は正規化したスイッチ回路２のインピーダンスの値であって、入力信号振幅が０．５（ＶＰＰの半分）のときのインピーダンス（値）を基準値１としている。
図４において、スイッチ回路２（図１）のインピーダンスが概ねフラットな領域が、線形性を維持されている範囲である。特性線４１は、ツェナダイオード１０（図１）を接続していない回路の測定結果であり、特性線４２は、ツェナダイオード１０を接続した回路の測定結果である。ツェナダイオード１０を接続することで、入力信号振幅のダイナミックレンジが広がるとともに、線形領域が拡大している。特性線４１と特性線４２のインピーダンスが急激に増大する特性線上の横軸における差は、概ねツェナダイオード１０（図１）のツェナ電圧に対応している。
なお、図４は前記したように図１の回路の測定結果であるが、図２のＩＧＢＴ２０を用いた場合でも、内蔵されたツェナダイオード（３４、図３）によって、概ね同じような特性改善がある。
なお、図４は前記したように図１の回路の測定結果であるが、図２のＩＧＢＴ２０を用いた場合でも、内蔵されたツェナダイオード（３４、図３）によって、概ね同じような特性改善がある。
（第３実施形態・超音波診断装置）
次に、本発明の第３実施形態である超音波診断装置について、図５、図６を参照して説明する。
図５は本発明の第３実施形態である超音波診断装置５００の機能構成を示すブロック図であって、本発明の第１実施形態もしくは第２実施形態の半導体装置を備えて構成されている。
次に、本発明の第３実施形態である超音波診断装置について、図５、図６を参照して説明する。
図５は本発明の第３実施形態である超音波診断装置５００の機能構成を示すブロック図であって、本発明の第１実施形態もしくは第２実施形態の半導体装置を備えて構成されている。
図５において、超音波診断装置５００は、被検体（不図示）の計測対象の部位に対して超音波を送受信する超音波探触子５０と、超音波探触子５０に送信波の送信フォーカス処理をして超音波送信する送信手段である送信回路系手段５１と、超音波探触子５０から出力される受信波の受信フォーカス処理をする整相手段を含んでなる受信回路系手段５２と、超音波探触子５０と送信回路系手段５１及び受信回路系手段５２との間で伝達される超音波信号の切り換え装置であるスイッチ回路群団５５とを備えている。
また、さらに超音波診断装置５００は、受信回路系手段５２から出力される受信信号を用いて超音波断面像などを表示する超音波表示回路系手段５３と、超音波表示回路系手段５３から出力される超音波画像情報を表示する例えばモニタなどの画像表示器５４とを備えている。
また、太線で示した信号線５０５、５１５、５５２は超音波送受信信号の流れを示し、細線で示した信号線５２３、５３４、５６５は制御信号の流れを示すものである。
なお、図５においては、超音波探触子５０、送信回路系手段５１、受信回路系手段５２、超音波表示回路系手段５３のブロック図における表記を、それぞれ「探触子」、「送信回路系」、「受信回路系」、「超音波表示回路系」と簡略化している。
また、太線で示した信号線５０５、５１５、５５２は超音波送受信信号の流れを示し、細線で示した信号線５２３、５３４、５６５は制御信号の流れを示すものである。
なお、図５においては、超音波探触子５０、送信回路系手段５１、受信回路系手段５２、超音波表示回路系手段５３のブロック図における表記を、それぞれ「探触子」、「送信回路系」、「受信回路系」、「超音波表示回路系」と簡略化している。
本実施形態の超音波診断装置５００は、超音波探触子５０が備えたｍ個の振動子と送信回路系手段５１、受信回路系手段５２の間で伝達される超音波信号の切り換え装置であるスイッチ回路群団５５に、前記した本実施形態の半導体装置を用いることを特徴としている。
スイッチ回路群団５５は、送信回路系手段５１および受信回路系手段５２と、超音波探触子５０の間に設けられている。なお、スイッチ回路群団５５と送信回路系手段５１および受信回路系手段５２との間は、送受信チャンネル数がｎ本で接続されている。
図５におけるスイッチ回路群団５５は、図６におけるスイッチ回路群団５５において、より詳しく構成が示されている。
図５におけるスイッチ回路群団５５は、図６におけるスイッチ回路群団５５において、より詳しく構成が示されている。
図６において、スイッチ回路群団５５は、それぞれがｎ個のスイッチ（半導体装置４（図１）、２４（図２））からなるｍ群のスイッチ回路群＃１〜スイッチ回路群＃ｍにより構成されている。各スイッチ回路群に備えられたｎ個のスイッチ（半導体装置４（図１）、２４（図２））の一端は互いに接続されて、超音波探触子５０が備えた振動子に接続されている。つまり、スイッチ回路群＃１〜スイッチ回路群＃ｍのそれぞれの共通接続された一端は、それぞれ超音波探触子５０が備えた振動子＃１〜振動子＃ｍの一端に接続されている。また、振動子＃１〜振動子＃ｍの他端はアース（接地）されている。
また、各スイッチ回路群に備えられたｎ個のスイッチ（半導体装置４（図１）、２４（図２））のそれぞれの他端は、それぞれ送受信チャンネル＃１〜送受信チャンネル＃ｎに接続されている。
なお、図５における超音波探触子５０が備えた「振動子：ｍ個」は、図６において、「振動子＃１〜振動子＃ｍ」に対応している。
また、図５における「送受信チャンネル数ｎ」（５１５、５５２）は、図６において、「送受信チャンネル＃１〜送受信チャンネル＃ｎ」に対応している。
なお、図５における超音波探触子５０が備えた「振動子：ｍ個」は、図６において、「振動子＃１〜振動子＃ｍ」に対応している。
また、図５における「送受信チャンネル数ｎ」（５１５、５５２）は、図６において、「送受信チャンネル＃１〜送受信チャンネル＃ｎ」に対応している。
また、スイッチ回路群団５５のスイッチ回路群（＃１〜＃ｍ）と、そのなかにそれぞれ備えられたｎ個のスイッチ（半導体装置４（図１）、２４（図２））の選択と制御は、スイッチ制御回路５６（図５）が制御信号５６５（図５）によって行う。
以上の構成において、送信回路系手段５１から振動子＃１〜振動子＃ｍに概ね百数十ボルトの電圧を加え、前記振動子から超音波のビームを被検体（不図示）の計測対象の部位に照射する。そして、所定の時間が経過した後に、その反射波を振動子＃１〜振動子＃ｍで検出して、さらに変換された電気信号（概ね数十ミリボルト）を受信回路系手段５２に送り、信号処理を行う。
以上の過程において、スイッチ回路群団５５のスイッチ回路群（＃１〜＃ｍ）は、超音波探触子内の超音波を送受信する複数の振動子（＃１〜＃ｍ）に対して、複数の超音波送受信チャンネルの中から、１つの送受信チャンネルを選択する、あるいは全ての送受信チャンネルを遮断するものである。
以上の過程において、スイッチ回路群団５５のスイッチ回路群（＃１〜＃ｍ）は、超音波探触子内の超音波を送受信する複数の振動子（＃１〜＃ｍ）に対して、複数の超音波送受信チャンネルの中から、１つの送受信チャンネルを選択する、あるいは全ての送受信チャンネルを遮断するものである。
また、振動子（＃１〜＃ｍ）より超音波のビームを照射する際には、スイッチ（半導体装置４（図１）、２４（図２））には前記した高電圧が印加されるので、高耐圧の特性が必要となる。
また、超音波を送受信する際には高い精度が要求されるので、スイッチ（半導体装置４（図１）、２４（図２））には高い線形性と広いダイナミックレンジが必要となる。
また、超音波を送受信する際には高い精度が要求されるので、スイッチ（半導体装置４（図１）、２４（図２））には高い線形性と広いダイナミックレンジが必要となる。
本実施形態の超音波診断装置５００は、前記した本実施形態の半導体装置を振動子と送信回路系、受信回路系の間で伝達される超音波信号の切り換え装置に用いたことにより、大振幅の超音波信号を駆動可能である。これにより、超音波信号のＳ／Ｎ比（signal-noise ratio）を改善し、超音波診断装置の画質の改善を図ることが可能となる。
（その他の実施形態）
図１において、ツェナダイオード１０をＰ型ＭＯＳＦＥＴ１１と高圧正電源（ＶＰＰ）５との間に備えていたが、Ｐ型ＭＯＳＦＥＴ１１と第１出力ライン１４との間に備えてもよい。ツェナダイオード１０はＰ型ＭＯＳＦＥＴ１１のソース側でもドレイン側でも、第１出力ライン１４が高圧正電源（ＶＰＰ）よりツェナダイオード１０のツェナ電圧分だけ高い電位を保持する作用がある。
図１において、ツェナダイオード１０をＰ型ＭＯＳＦＥＴ１１と高圧正電源（ＶＰＰ）５との間に備えていたが、Ｐ型ＭＯＳＦＥＴ１１と第１出力ライン１４との間に備えてもよい。ツェナダイオード１０はＰ型ＭＯＳＦＥＴ１１のソース側でもドレイン側でも、第１出力ライン１４が高圧正電源（ＶＰＰ）よりツェナダイオード１０のツェナ電圧分だけ高い電位を保持する作用がある。
また、ツェナダイオード１０をＰ型ＭＯＳＦＥＴ１１と同一プロセス（共通プロセス）で同一基板のなかに併せて作りこんでもよい。Ｐ型ＭＯＳＦＥＴ１１の製造工程においてはＰ層もＮ層も作りこまれる。したがって、Ｐ型ＭＯＳＦＥＴとは同一基板であって、かつ絶縁隔離（ＳｉＯ２層）された別の領域にＰ層とＮ層からなるツェナダイオードを作り込むことが可能である。また、ツェナダイオードのＰ層もしくはＮ層に不純物のイオン打ち込みを行い、ツェナ電圧特性を調整することもできる。
また、ツェナダイオード１０をＰ型ＭＯＳＦＥＴ１１とＮ型ＭＯＳＦＥＴ１２、１３、１６、１７、及びレベルシフト制御回路３との同一プロセス（共通プロセス）で同一基板のなかに併せて作りこんでもよい。
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）の製造工程においては、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴが、同一プロセス（共通プロセス）かつ同一基板で製造されるので、さらにＰ層とＮ層からなるツェナダイオードを作り込むことは可能である。ツェナダイオード１０と前記各素子を同一プロセス（共通プロセス）で同一基板のなかに併せて作り込めば、さらなるコストダウンとなる。
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）の製造工程においては、Ｐ型ＭＯＳＦＥＴとＮ型ＭＯＳＦＥＴが、同一プロセス（共通プロセス）かつ同一基板で製造されるので、さらにＰ層とＮ層からなるツェナダイオードを作り込むことは可能である。ツェナダイオード１０と前記各素子を同一プロセス（共通プロセス）で同一基板のなかに併せて作り込めば、さらなるコストダウンとなる。
また、図２においては、ツェナダイオードを内蔵したＩＧＢＴ２０を用いることを述べたが、ツェナダイオードのツェナ電圧特性に精度などの格別な性能を求める場合には、ＩＧＢＴとツェナダイオードとは別部品で構成してもよい。
また、図１、図２において、スイッチ回路２を構成するＭＯＳＦＥＴをＮ型ＭＯＳＦＥＴで説明したが、Ｐ型ＭＯＳＦＥＴで構成してもよい。ただし、このときは駆動回路１もしくは駆動回路２１、及びレベルシフト制御回路３の構成を前記Ｐ型ＭＯＳＦＥＴの極性に合うように変更する。
また、図１、図２において、スイッチ回路２を構成するＮ型ＭＯＳＦＥＴ１６、１７に対して、それぞれ並列にＰ型ＭＯＳＦＥＴを付加してもよい。ただし、このときは駆動回路１（図１）、２１（図２）、及びレベルシフト制御回路３の構成を、付加した前記Ｐ型ＭＯＳＦＥＴを駆動する回路も含むように変更する。
また、図５、図６においては、双方向アナログスイッチとして本発明の第１実施形態もしくは第２実施形態の半導体装置を、超音波診断装置における振動子への超音波信号の送受信用切換スイッチ（超音波の送波パルス発生器と受信増幅器の分離用スイッチ）として用いることを示したが、送信用のみの切換スイッチとして用いてもよい。
また、本実施形態の前記半導体装置を超音波診断装置におけるプローブの切換スイッチとして用いてもよい。
また、本実施形態の前記半導体装置を超音波診断装置におけるプローブの切換スイッチとして用いてもよい。
（参考比較としての回路技術）
参考比較としての回路技術による双方向アナログスイッチ回路とその駆動回路の構成を図７に示す。
図７は双方向アナログスイッチを構成する一例である。図７において、トランジスタ１４０、１３８とツェナダイオード１４２からなる双方向アナログスイッチ１１４を、トランジスタ１１６、１１８、１２０、１２２とダイオード１２４とツェナダイオード１３０からなるレベルシフタ１１２で制御する構成となっている。
この構成によって、双方向アナログスイッチ１１４としての線形性を保つダイナミックレンジが広がる工夫がなされている。
参考比較としての回路技術による双方向アナログスイッチ回路とその駆動回路の構成を図７に示す。
図７は双方向アナログスイッチを構成する一例である。図７において、トランジスタ１４０、１３８とツェナダイオード１４２からなる双方向アナログスイッチ１１４を、トランジスタ１１６、１１８、１２０、１２２とダイオード１２４とツェナダイオード１３０からなるレベルシフタ１１２で制御する構成となっている。
この構成によって、双方向アナログスイッチ１１４としての線形性を保つダイナミックレンジが広がる工夫がなされている。
しかしながら、双方向アナログスイッチ１１４がオン状態において、スイッチ端子１４４に負電圧信号を加えた場合には、電源１３２からトランジスタ１１８、ダイオード１２４及びツェナダイオード１４２を経由して電流が流れる。したがって、レベルシフタ１１２における全ての電流は、スイッチ端子１４４、またはスイッチ端子１４６のどちらから外部に流れることとなる。
また、双方向アナログスイッチ１１４がオフ状態においては、トランジスタ１１６、トランジスタ１２２、ツェナダイオード１３０を経由して電源間（１３２、１３４）に電流が流れる。
また、双方向アナログスイッチ１１４がオフ状態においては、トランジスタ１１６、トランジスタ１２２、ツェナダイオード１３０を経由して電源間（１３２、１３４）に電流が流れる。
したがって、双方向アナログスイッチ１１４がオン状態でも、オフ状態においても制御回路であるレベルシフタ１１２には電流が漏洩電流として流れ続ける。つまり、参考図として示した図７の比較回路は電力損失が大きい。
なお、これに対し、前記した本実施形態の双方向アナログスイッチである半導体装置は、前述した比較回路例のような電流が漏洩するような経路がないので電力損失が低減される。
なお、これに対し、前記した本実施形態の双方向アナログスイッチである半導体装置は、前述した比較回路例のような電流が漏洩するような経路がないので電力損失が低減される。
（本実施形態の補足）
以上、本実施形態によれば、Ｐ型ＭＯＳＦＥＴとツェナダイオードを直列に接続して用いる、またはツェナダイオード内蔵Ｐ型ＩＧＢＴを接続することで、スイッチ回路のＮ型ＭＯＳＦＥＴのゲート・ソース間電圧がスイッチ回路の動作範囲でツェナ電圧以上に保持されるので、前記スイッチ回路は双方向アナログスイッチとしての良好な線形性が得られる。
また、前記スイッチ回路のオンまたはオフ状態を保持する期間では、電源間は絶縁状態となり、漏洩電流が流れないので従来技術と比較して電力損失を低減できる。
また、ツェナダイオードを含む駆動回路（１、２１）、スイッチ回路２、レベルシフト制御回路３の全部、もしくは一部を同一プロセス（共通プロセス）で同一基板のデバイスによる半導体装置ができるのでコストダウンとなる。
また、前記半導体装置を双方向アナログスイッチとして備えた超音波診断装置は検出精度の向上が期待できる。
以上、本実施形態によれば、Ｐ型ＭＯＳＦＥＴとツェナダイオードを直列に接続して用いる、またはツェナダイオード内蔵Ｐ型ＩＧＢＴを接続することで、スイッチ回路のＮ型ＭＯＳＦＥＴのゲート・ソース間電圧がスイッチ回路の動作範囲でツェナ電圧以上に保持されるので、前記スイッチ回路は双方向アナログスイッチとしての良好な線形性が得られる。
また、前記スイッチ回路のオンまたはオフ状態を保持する期間では、電源間は絶縁状態となり、漏洩電流が流れないので従来技術と比較して電力損失を低減できる。
また、ツェナダイオードを含む駆動回路（１、２１）、スイッチ回路２、レベルシフト制御回路３の全部、もしくは一部を同一プロセス（共通プロセス）で同一基板のデバイスによる半導体装置ができるのでコストダウンとなる。
また、前記半導体装置を双方向アナログスイッチとして備えた超音波診断装置は検出精度の向上が期待できる。
双方向アナログスイッチ、特に高耐圧双方向アナログスイッチは医療分野を初め、広く産業全体に用いられる。本発明、本実施形態の半導体装置を用いた高耐圧双方向アナログスイッチはアナログ特性における線形性に優れ、かつ電力損失が少ないので小型、携帯化に適し、さらに低コストであるので、医療分野のみならず、広く産業用、家電用の半導体を用いたアナログ信号のスイッチの分野において、用いられる可能性がある。
１、２１ 駆動回路
２ スイッチ回路、双方向アナログスイッチ、スイッチ
３ レベルシフト制御回路
４、２４ 双方向アナログスイッチ全体回路、半導体装置、スイッチ
５ 電圧源、高圧正電源（ＶＰＰ）、（第一の電源）
６ 電圧源、高圧負電源（ＶＮＮ）、（第二の電源）
７ スイッチ制御信号入力端子、スイッチ制御信号
８、９ 入出力端子
１０ ツェナダイオード
１１ Ｐ型ＭＯＳＦＥＴ
１２、１３、１６、１７ Ｎ型ＭＯＳＦＥＴ
１４ 第１出力ライン
１５ 第２出力ライン
１８ 第１レベルシフト制御回路出力端子
１９ 第２レベルシフト制御回路出力端子
２０ Ｐ型ＩＧＢＴ
３１ エミッタ電極
３２ ゲート電極
３３ コレクタ電極
３４ ツェナダイオード、ダイオード
３５１ Ｐ＋層
３５２ Ｐ層
３５３ Ｐウェル層
３６１、３６３ Ｎ＋層
３６２ Ｎチャンネル層
３７１、３７２、３７３ ＳｉＯ２、ＳｉＯ２層
３８１ Ｓｉ基板（ｎ−）
４１、４２ 特性線
５０ 探触子、超音波探触子
５１ 送信回路系、送信回路系手段
５２ 受信回路系、受信回路系手段
５３ 超音波表示回路系、超音波表示回路系手段
５４ 画像表示器
５５ スイッチ回路群団
５６ スイッチ制御回路
５００ 超音波診断装置
５０５、５１５、５５２ 超音波送受信信号、超音波送受信信号の流れ、信号線
５２３、５３４、５６５ 制御信号、制御信号の流れ、信号線
２ スイッチ回路、双方向アナログスイッチ、スイッチ
３ レベルシフト制御回路
４、２４ 双方向アナログスイッチ全体回路、半導体装置、スイッチ
５ 電圧源、高圧正電源（ＶＰＰ）、（第一の電源）
６ 電圧源、高圧負電源（ＶＮＮ）、（第二の電源）
７ スイッチ制御信号入力端子、スイッチ制御信号
８、９ 入出力端子
１０ ツェナダイオード
１１ Ｐ型ＭＯＳＦＥＴ
１２、１３、１６、１７ Ｎ型ＭＯＳＦＥＴ
１４ 第１出力ライン
１５ 第２出力ライン
１８ 第１レベルシフト制御回路出力端子
１９ 第２レベルシフト制御回路出力端子
２０ Ｐ型ＩＧＢＴ
３１ エミッタ電極
３２ ゲート電極
３３ コレクタ電極
３４ ツェナダイオード、ダイオード
３５１ Ｐ＋層
３５２ Ｐ層
３５３ Ｐウェル層
３６１、３６３ Ｎ＋層
３６２ Ｎチャンネル層
３７１、３７２、３７３ ＳｉＯ２、ＳｉＯ２層
３８１ Ｓｉ基板（ｎ−）
４１、４２ 特性線
５０ 探触子、超音波探触子
５１ 送信回路系、送信回路系手段
５２ 受信回路系、受信回路系手段
５３ 超音波表示回路系、超音波表示回路系手段
５４ 画像表示器
５５ スイッチ回路群団
５６ スイッチ制御回路
５００ 超音波診断装置
５０５、５１５、５５２ 超音波送受信信号、超音波送受信信号の流れ、信号線
５２３、５３４、５６５ 制御信号、制御信号の流れ、信号線
Claims (9)
- 双方向にオンまたはオフ可能なスイッチ回路と、前記スイッチ回路の駆動回路を具備した半導体装置であって、
前記駆動回路は、
前記スイッチ回路の入出力端子に印加される信号の最大電圧値以上である第一の電源電圧を有する第一の電源に接続されるとともに、前記スイッチ回路の入出力端子に印加される信号の最小電圧値以下である第二の電源電圧を有する第二の電源に接続され、
前記駆動回路は、
前記第一の電源と前記スイッチ回路との間に、アノードを前記第一の電源に接続されたツェナダイオードと、ソース電極が前記ツェナダイオードのカソードに接続されドレイン電極が前記スイッチ回路を制御するゲート端子に接続されたＰ型ＭＯＳＦＥＴとを備えることを特徴とする半導体装置。 - 請求項１において、さらにスイッチ制御信号をレベルシフトして前記駆動回路を制御するレベルシフト制御回路を備えることを特徴とする半導体装置。
- 請求項２において、前記ツェナダイオードと前記Ｐ型ＭＯＳＦＥＴとを含む前記駆動回路と、前記スイッチ回路と、前記レベルシフト制御回路とを共通プロセス、同一基板に形成したことを特徴とする半導体装置。
- 請求項１乃至請求項３のいずれか一項において、前記ツェナダイオードのツェナ電圧が前記スイッチ回路のＮ型ＭＯＳＦＥＴの閾値電圧以上であることを特徴とする半導体装置。
- 請求項１乃至請求項４のいずれか一項において、前記スイッチ回路は二つのＮ型ＭＯＳＦＥＴのソース端子を互いに接続し、ゲート端子を互いに接続した双方向アナログスイッチ回路であることを特徴とする半導体装置。
- 双方向にオンまたはオフ可能なスイッチ回路と、前記スイッチ回路の駆動回路を具備した半導体装置であって、
前記駆動回路は、
前記スイッチ回路の入出力端子に印加される信号の最大電圧値以上である第一の電源電圧を有する第一の電源に接続されるとともに、前記スイッチ回路の入出力端子に印加される信号の最小電圧値以下である第二の電源電圧を有する第二の電源に接続され、
前記駆動回路は、
前記第一の電源と前記スイッチ回路との間にツェナダイオードを備えるＰ型ＩＧＢＴが接続されていることを特徴とする半導体装置。 - 請求項６において、前記ツェナダイオードのツェナ電圧が前記スイッチ回路のＮ型ＭＯＳＦＥＴの閾値電圧以上であることを特徴とする半導体装置。
- 請求項６または請求項７において、前記スイッチ回路は二つのＮ型ＭＯＳＦＥＴのソース端子を互いに接続し、ゲート端子を互いに接続した双方向アナログスイッチ回路であることを特徴とする半導体装置。
- 請求項１乃至請求項８のいずれか一項の半導体装置を、振動子への超音波信号の送波切換スイッチに、もしくは超音波の送波パルス発生器と受信増幅器の分離用スイッチに、もしくはプローブの切換スイッチに用いることを特徴とする超音波診断装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010241711A JP5485108B2 (ja) | 2010-10-28 | 2010-10-28 | 半導体装置、およびそれを用いた超音波診断装置 |
| US13/282,882 US9190992B2 (en) | 2010-10-28 | 2011-10-27 | Semiconductor device and ultrasonic diagnostic apparatus using the same |
| EP11187070.5A EP2448120B1 (en) | 2010-10-28 | 2011-10-28 | Semiconductor device and ultrasonic diagnostic apparatus using the same |
| CN201110339574.8A CN102545860B (zh) | 2010-10-28 | 2011-10-28 | 半导体装置、以及使用该半导体装置的超声波诊断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010241711A JP5485108B2 (ja) | 2010-10-28 | 2010-10-28 | 半導体装置、およびそれを用いた超音波診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012095168A JP2012095168A (ja) | 2012-05-17 |
| JP5485108B2 true JP5485108B2 (ja) | 2014-05-07 |
Family
ID=45023595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010241711A Active JP5485108B2 (ja) | 2010-10-28 | 2010-10-28 | 半導体装置、およびそれを用いた超音波診断装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9190992B2 (ja) |
| EP (1) | EP2448120B1 (ja) |
| JP (1) | JP5485108B2 (ja) |
| CN (1) | CN102545860B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9157897B2 (en) * | 2009-10-21 | 2015-10-13 | Texas Instruments Incorporated | High voltage ultrasound transmitter with gate protection diodes and intrinsic output zeroing |
| US9669427B2 (en) * | 2012-01-24 | 2017-06-06 | Texas Instruments Incorporated | Methods and systems for ultrasound control with bi-directional transistor |
| JP6071405B2 (ja) * | 2012-10-15 | 2017-02-01 | 日置電機株式会社 | スイッチ装置 |
| JP6154705B2 (ja) | 2013-09-24 | 2017-06-28 | 株式会社 日立パワーデバイス | 半導体スイッチ回路、信号処理装置、および、超音波診断装置 |
| JP6202975B2 (ja) * | 2013-10-08 | 2017-09-27 | 株式会社アドバンテスト | スイッチ装置および試験装置 |
| JP6375648B2 (ja) * | 2014-03-13 | 2018-08-22 | コニカミノルタ株式会社 | 音響センサー、及び、超音波探触子 |
| US9406754B2 (en) * | 2014-07-30 | 2016-08-02 | Infineon Technologies Ag | Smart semiconductor switch |
| JP6563180B2 (ja) | 2014-08-07 | 2019-08-21 | エイブリック株式会社 | 半導体集積回路装置 |
| JP2017539158A (ja) * | 2014-11-24 | 2017-12-28 | バン アンド オルフセン アクティー ゼルスカブＢａｎｇ Ａｎｄ Ｏｌｕｆｓｅｎ Ａ／Ｓ | 固体スイッチ・リレー |
| DE102015109167B3 (de) * | 2015-06-10 | 2016-08-11 | Weetech Gmbh | Bidirektionaler MOSFET-Schalter und Multiplexer |
| US10082565B2 (en) | 2016-03-31 | 2018-09-25 | Butterfly Network, Inc. | Multilevel bipolar pulser |
| US9778348B1 (en) | 2016-03-31 | 2017-10-03 | Butterfly Network, Inc. | Symmetric receiver switch for bipolar pulser |
| US11607199B2 (en) * | 2018-11-20 | 2023-03-21 | Siemens Medical Solutions Usa, Inc. | Switched capacitor for elasticity mode imaging with ultrasound |
| GB2579678B (en) | 2018-12-11 | 2021-10-06 | Cirrus Logic Int Semiconductor Ltd | Switch arrangements |
| US10855258B1 (en) | 2019-08-16 | 2020-12-01 | Cirrus Logic, Inc. | Voltage control |
| CN114556140A (zh) | 2019-09-19 | 2022-05-27 | 布弗莱运营公司 | 用于超声设备的对称接收器开关 |
| CN111342824A (zh) * | 2020-05-19 | 2020-06-26 | 佛山市联动科技股份有限公司 | 一种大电流快速电子开关 |
| CN111884628A (zh) * | 2020-07-30 | 2020-11-03 | 武汉博畅通信设备有限责任公司 | 一种pin二极管负高压驱动电路 |
| CN112929015B (zh) * | 2021-01-22 | 2023-10-31 | 东芯半导体股份有限公司 | 开关电路 |
| CN114076938B (zh) * | 2022-01-19 | 2022-06-03 | 深圳市勃望初芯半导体科技有限公司 | 一种高集成度的超声波发射和收发切换芯片 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6509781B2 (en) * | 2001-03-20 | 2003-01-21 | Koninklijke Philips Electronics N.V. | Circuit and method for controlling a dynamic, bi-directional high voltage analog switch |
| US6617906B1 (en) * | 2002-10-01 | 2003-09-09 | Texas Instruments Incorporated | Low-current compliance stack using nondeterministically biased Zener strings |
| JP2006033723A (ja) * | 2004-07-21 | 2006-02-02 | Sharp Corp | 電力制御用光結合素子およびこの電力制御用光結合素子を用いた電子機器 |
| JP4455972B2 (ja) | 2004-10-08 | 2010-04-21 | 三菱電機株式会社 | 半導体装置 |
| JP4096948B2 (ja) * | 2005-02-01 | 2008-06-04 | セイコーエプソン株式会社 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
| JP4618164B2 (ja) | 2005-09-20 | 2011-01-26 | 株式会社デンソー | スイッチ回路 |
| JP2008042950A (ja) * | 2006-08-01 | 2008-02-21 | Mitsubishi Electric Corp | 電力変換装置 |
| US7982239B2 (en) | 2007-06-13 | 2011-07-19 | Northrop Grumman Corporation | Power switching transistors |
| JP2009111304A (ja) | 2007-11-01 | 2009-05-21 | Fuji Electric Device Technology Co Ltd | 過電圧保護機能内蔵型ｍｏｓ型半導体装置とその製造方法。 |
| US20110028845A1 (en) * | 2009-07-31 | 2011-02-03 | Bruno Hans Haider | Reconfigurable Ultrasound Array with Low Noise CW Processing |
-
2010
- 2010-10-28 JP JP2010241711A patent/JP5485108B2/ja active Active
-
2011
- 2011-10-27 US US13/282,882 patent/US9190992B2/en active Active
- 2011-10-28 EP EP11187070.5A patent/EP2448120B1/en active Active
- 2011-10-28 CN CN201110339574.8A patent/CN102545860B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120108963A1 (en) | 2012-05-03 |
| US9190992B2 (en) | 2015-11-17 |
| JP2012095168A (ja) | 2012-05-17 |
| CN102545860B (zh) | 2015-02-25 |
| EP2448120A1 (en) | 2012-05-02 |
| EP2448120B1 (en) | 2013-07-17 |
| CN102545860A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5485108B2 (ja) | 半導体装置、およびそれを用いた超音波診断装置 | |
| US9455711B2 (en) | Semiconductor integrated circuit device | |
| US8265569B2 (en) | Apparatus and method for transmit/receive switching | |
| US9531368B2 (en) | Semiconductor switch circuit, signal processing apparatus, and ultrasound diagnostic apparatus | |
| US20100041997A1 (en) | Ultrasonic imaging apparatus | |
| US9178507B2 (en) | Apparatus and methods for ultrasound transmit switching | |
| US9472747B2 (en) | Ultrasonic transducer driving circuit and ultrasonic image display apparatus | |
| US9335404B2 (en) | Ultrasound diagnosis apparatus and power supply | |
| US20140144240A1 (en) | Apparatus and methods for ultrasound probes | |
| JP4187590B2 (ja) | スイッチ回路およびそれを用いた信号処理装置および超音波診断装置 | |
| JP2013197929A (ja) | 半導体装置、およびそれを用いた超音波診断装置 | |
| JP6325379B2 (ja) | スイッチ回路および半導体集積回路装置 | |
| JP4635713B2 (ja) | スイッチ回路及び半導体装置並びに超音波診断装置、半導体テスタ | |
| US20170150945A1 (en) | Amplifier circuit and ultrasonic probe | |
| JP4749448B2 (ja) | 超音波撮像装置 | |
| JP5718152B2 (ja) | 超音波探触子、超音波診断装置 | |
| JP7423573B2 (ja) | 超音波プローブおよび超音波診断装置 | |
| JP2014145743A (ja) | 半導体スイッチ回路、超音波画像診断装置及び半導体テスタ | |
| JPH0723948A (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
| JPH07221622A (ja) | スイッチ回路及びそれを用いた超音波診断装置 | |
| JPH04301919A (ja) | スイッチ回路 | |
| JPH08168488A (ja) | スイッチ回路及びそれを用いた超音波診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5485108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |