JP2014145743A

JP2014145743A - 半導体スイッチ回路、超音波画像診断装置及び半導体テスタ

Info

Publication number: JP2014145743A
Application number: JP2013015913A
Authority: JP
Inventors: Fumiaki Yamashita; 史哲山下; Junichi Aizawa; 淳一相沢; Hironobu Honda; 啓伸本多; Kazutaka Matsumura; 和剛松村
Original assignee: Hitachi Power Semiconductor Device Ltd
Current assignee: Hitachi Power Semiconductor Device Ltd
Priority date: 2013-01-30
Filing date: 2013-01-30
Publication date: 2014-08-14

Abstract

【課題】
従来技術のソース端子を接続した２つのｎチャネル型ＭＯＳＦＥＴからなるスイッチ回路では、ｎチャネル型ＭＯＳＦＥＴのドレイン−ソース電圧特性により、使用する信号電圧の範囲によってオン抵抗が変動する可能性がある。
【解決手段】
主スイッチ回路において、ソース端子を接続した２つのｎチャネル型ＭＯＳＦＥＴと同じくソース端子を接続した２つのｐチャネル型ＭＯＳＦＥＴとを並列に設けることで、スイッチ駆動電圧が“Ｈ”のときにｎチャネル型ＭＯＳＦＥＴがオンし、“Ｌ”のときにｐチャネル型ＭＯＳＦＥＴがオンすることでｎチャネル型ＭＯＳＦＥＴスイッチとｐチャネル型ＭＯＳＦＥＴスイッチを併用する。使用する信号の電圧範囲によらず安定したオン抵抗特性を持ち高速にスイッチング動作を行う半導体スイッチ回路を実現する。
【選択図】図１

Description

本発明は、半導体スイッチ回路に関し、例えば、アナログ信号のスイッチ回路並びにそれを用いた超音波画像診断装置及び半導体テスタに適用可能な技術に関する。

医療用超音波画像診断装置や半導体用超音波検査装置（以下、半導体テスタという。）に用いるスイッチ回路は、数ＭＨｚの高速スイッチング動作と数ボルトから数百ボルトの高電圧まで使用可能でかつ多チャンネルで用いるために小面積であることが求められており、メカニカルスイッチを用いた回路ではスイッチオン抵抗は０（ゼロ）に近いものの機械式スイッチのため高速動作ができず回路の面積も大きいことから、主にｎチャネル型ＭＯＳＦＥＴを用いた半導体スイッチが用いられている（特許文献１）。

特開２００９−１４２３５２号公報

特許文献１に記載されるソース端子を接続した２つのｎチャネル型ＭＯＳＦＥＴからなるスイッチ回路では、ｎチャネル型ＭＯＳＦＥＴのドレイン−ソース電圧特性により、使用する信号電圧の範囲によってオン抵抗が変動する可能性がある。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、半導体スイッチ回路は、主スイッチ回路の素子として、ソース端子同士を接続した第１及び第２のｎチャネル型ＭＯＳＦＥＴと、ソース端子同士を接続した第３及び第４のｐチャネル型ＭＯＳＦＥＴとを並列に接続している。ソース端子同士を接続した第１及び第２のｎチャネル型ＭＯＳＦＥＴからなるスイッチ回路に並列にｎチャネル型ＭＯＳＦＥＴと正反対の電圧特性を持つソース端子同士を接続した第３及び第４のｐチャネル型ＭＯＳＦＥＴからなるスイッチ回路を接続することで、ｎチャネル型ＭＯＳＦＥＴとｐチャネル型ＭＯＳＦＥＴ双方のオン抵抗特性を補い使用する信号電圧範囲で安定したオン抵抗特性を維持する。

上記半導体スイッチ回路によれば、安定したオン抵抗特性を図ることができる。

実施例１の半導体集積回路の回路図である。実施例１の半導体スイッチ回路のオン抵抗特性の説明図である。実施例２の超音波画像診断装置のブロック構成図である。実施例２の超音波画像診断装置のスイッチ回路及び探触子の詳細を示す構成図である。実施例２の超音波画像診断装置の動作タイミングを示す図である。実施例３の半導体テスタのブロック構成図である。

以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。

＜構成＞
図１は実施例１の半導体集積回路の回路図である。図２は実施例１の半導体スイッチ回路のオン抵抗特性の説明図である。半導体集積回路ＳＩＣは半導体スイッチＳＳＷと制御部１１とを有する。半導体スイッチ回路ＳＳＷは主スイッチ回路１と主スイッチ駆動回路２とオフアイソレーション回路３とを有する。主スイッチ回路１はｎチャネル型ＭＯＳＦＥＴで構成される双方向スイッチ（第１のスイッチ回路）１ａとｐチャネル型ＭＯＳＦＥＴで構成される双方向スイッチ（第２のスイッチ回路）１ｂとを有する。主スイッチ駆動回路２は双方向スイッチ回路１ａを駆動する双方向スイッチ駆動回路（第１の駆動回路）２ａと双方向スイッチ回路１ｂを駆動する双方向スイッチ駆動回路（第２の駆動回路）２ｂとを有する。オフアイソレーション回路３はｎチャネル型ＭＯＳＦＥＴ３３ａとｐチャネル型ＭＯＳＦＥＴ３３ｂとを有する。

双方向スイッチ１aにおける２つのｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂの互いに主端子であるソース端子Ｓ１ａを、オフアイソレーション回路３のｎチャネル型ＭＯＳＦＥＴ３３ａのドレイン端子Ｄ３３ａに接続し、別の主端子であるドレイン端子Ｄｂ，Ｄａを信号入出力端子（第１及び第２の信号入出力端子）７，８にそれぞれ接続している。信号入出力端子７に印加される信号がＶｉｎであり、信号入出力端子８に印加される信号がＶｏｕｔである。また、ｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂのゲート端子はお互いに接続されている。

双方向スイッチ１ｂにおける２つのｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄの互いに主端子であるソース端子Ｓ１ｂを、オフアイソレーション回路３のｐチャネル型ＭＯＳＦＥＴ３３ｂのドレイン端子Ｄ３３ｂに接続し、別の主端子であるドレイン端子Ｄｄ，Ｄｃを信号入出力端子７，８にそれぞれ接続している。また、ｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄのゲート端子はお互いに接続されている。

双方向スイッチ駆動回路２aにおけるｎチャネル型ＭＯＳＦＥＴ２２ａとｐチャネル型ＭＯＳＦＥＴ２２ｂの互いに主端子であるソース端子Ｓ２ａを、双方向スイッチ１aのｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂのゲート端子Ｇ１ａと、双方向スイッチ駆動回路２ｂのゲート端子Ｇ２ｂと、オフアイソレーション回路３のｐチャネル型ＭＯＳＦＥＴ３３ｂのゲート端子Ｇ３３ｂとに接続している。またｎチャネル型ＭＯＳＦＥＴ２２ａとｐチャネル型ＭＯＳＦＥＴ２２ｂそれぞれのドレイン端子Ｄ２２ａ、Ｄ２２ｂに負極高圧電源端子６と正極高圧電源端子５とがそれぞれ接続している。正極高圧電源端子５には＋ＨＶが印加され、負極高圧電源端子６には−ＨＶが印加される。ここで、Ｈは、例えば、３０〜２００である。ｎチャネル型ＭＯＳＦＥＴ２２ａとｐチャネル型ＭＯＳＦＥＴ２２ｂのゲート端子Ｇ２ａは制御部１１に接続されている。

双方向スイッチ駆動回路２ｂにおけるｎチャネル型ＭＯＳＦＥＴ２２ｃとｐチャネル型ＭＯＳＦＥＴ２２ｄの互いに主端子であるソース端子Ｓ２ｂを、双方向スイッチ１ｂのｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄのゲート端子Ｇ１ｂと、オフアイソレーション回路３のｎチャネル型ＭＯＳＦＥＴ３３ａのゲート端子Ｇ３３ａとに接続している。またｎチャネル型ＭＯＳＦＥＴ２２ｃとｐチャネル型ＭＯＳＦＥＴ２２ｄそれぞれのドレイン端子Ｄ２２ｃ，Ｄ２２ｄに負極高圧電源端子６と正極高圧電源端子５とがそれぞれ接続している。双方向スイッチ駆動回路２ａ、２ｂは制御部１１からゲート端子Ｇ２ａに入力される信号により制御される。制御部１１は制御信号入力端子４に入力される信号により制御される。

半導体集積回路ＳＩＣは１つの半導体基板上に形成され、半導体パッケージに封止される。なお、図１に示すように、ｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂ、ｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄ、ｎチャネル型ＭＯＳＦＥＴ２２ａ、２２ｃ、ｐチャネル型ＭＯＳＦＥＴ２２ｂ、２２ｄ、ｎチャネル型ＭＯＳＦＥＴ３３、及びｐチャネル型ＭＯＳＦＥＴ３３ｂのそれぞれのソース端子とドレイン端子との間には、寄生ダイオードが形成されている。

＜動作＞
双方向スイッチ回路１a、１ｂをオンにするには、まず制御部１１で生成され、ゲート端子Ｇ２ａに入力される信号を “Ｌ”（−ＨＶ）とする。このとき、双方向スイッチ駆動回路２ａのｐチャネル型ＭＯＳＦＥＴ２２ｂのゲート電圧が“Ｌ”となり、ｐチャネル型ＭＯＳＦＥＴ２２ｂがオンする。正極高圧電源端子５からｐチャネル型ＭＯＳＦＥＴ２２ｂを介して、双方向スイッチ駆動回路２ｂのｎチャネル型ＭＯＳＦＥＴ２２ｃと双方向スイッチ回路１ａのｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂのゲート電圧が“Ｈ”（＋ＨＶ）となり、ｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂ、２２ｃがオンする。負極高圧電源端子６から双方向スイッチ駆動回路２ｂのｎチャネル型ＭＯＳＦＥＴ２２ｃを介して双方向スイッチ回路１ｂのｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄのゲート電圧が“Ｌ”となり、ｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄをオンすることで、主スイッチ回路１がオン状態となる。

双方向スイッチ回路１a、１ｂをオフにするには、まずゲート端子Ｇ２ａに入力される信号を“Ｈ”とする。このとき、双方向スイッチ駆動回路２ａのｎチャネル型ＭＯＳＦＥＴ２２ａのゲート電圧が“Ｈ”となり、ｎチャネル型ＭＯＳＦＥＴ２２ａがオンする。負極高圧電源端子６からｎチャネル型ＭＯＳＦＥＴ２２ａを介して、双方向スイッチ駆動回路２ｂのｐチャネル型ＭＯＳＦＥＴ２２ｄと双方向スイッチ回路１ａのｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂのゲート電圧が“Ｌ”となり、ｐチャネル型ＭＯＳＦＥＴ２２ｄがオン、ｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂがオフする。正極高圧電源端子５からｐチャネル型ＭＯＳＦＥＴ２２ｄを介して双方向スイッチ回路１ｂのｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄのゲート電圧が“Ｈ”となり、ｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄをオフすることで、主スイッチ回路１がオフ状態となる。

主スイッチ回路１がオフ状態のとき、正極高圧電源端子５からｐチャネル型ＭＯＳＦＥＴ２２ｄを介して、オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴ３３ａのゲート電圧が“Ｈ”となり、ｎチャネル型ＭＯＳＦＥＴ３３ａがオンすることで双方向スイッチ回路１ａのｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂソース電位は負極高圧電源端子６と同電位になる。負極高圧電源端子６からｎチャネル型ＭＯＳＦＥＴ２２ａを介して、オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴ３３ｂのゲート電圧が“Ｌ”となり、ｐチャネル型ＭＯＳＦＥＴ３３ｂがオンすることで双方向スイッチ回路１ｂのｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄのソース電位は正極高圧電源端子５と同電位となる。

主スイッチ回路１がオフ状態のときに、オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴ３３ａとｐチャネル型ＭＯＳＦＥＴ３３ｂがオンすることで双方向スイッチ回路１ａのｎチャネル型ＭＯＳＦＥＴ１１ａ、１１ｂのソース電位を負極高圧電源端子６の電位に、双方向スイッチ回路１ｂのｐチャネル型ＭＯＳＦＥＴ１１ｃ、１１ｄのソース電位を正極高圧電源端子５の電位とすることで、双方向スイッチ回路１ａ、１ｂの信号遮断性能の向上を図ることができる。

このように、半導体スイッチ回路ＳＳＷでは、制御部１１で生成され双方向スイッチ駆動回路２のゲート端子Ｇ２ａに入力される入力信号によって、２つのｎチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１aと２つのｐチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１ｂを同時にオン・オフする。これにより、図２に実線で示す「ｎｃｈ型ＭＯＳＦＥＴ双方向スイッチ」（双方向スイッチ回路１a）と、破線で示す「ｐｃｈ型ＭＯＳＦＥＴ双方向スイッチ」（双方向スイッチ回路１ｂ）のオン抵抗特性を補い、点線で示す「ｎｃｈ型＋ｐｃｈ型ＭＯＳＦＥＴ並列双方向スイッチ」（主スイッチ回路１）のように−ＨＶから＋ＨＶまでの入力信号の電圧範囲において正負に対称性のある安定したオン抵抗特性を得ることができる。

半導体スイッチＳＳＷにはオフアイソレーション回路３を必ずしも具備する必要はない。しかし、オフアイソレーション回路３において、２つのｎチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１aと２つのｐチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１ｂのソース端子にそれぞれオフアイソレーション用ｎチャネル型ＭＯＳＦＥＴ３３ａとｐチャネル型ＭＯＳＦＥＴ３３ｂとを接続することで、主スイッチ回路１がオフ状態のときに外部から主スイッチ回路１の信号入出力端子７，８に入力される信号の信号遮断性能を向上することができる。

図３は実施例２の超音波画像診断装置のブロック構成図である。本実施例の超音波画像診断装置ＳＷＩＤは実施例１に示す半導体スイッチ回路を用いて構成されている。図３で、実線は超音波送受信信号の流れを示し、破線は制御信号の流れを示す。図３に示すように、超音波画像診断装置ＳＷＩＤは、被験体の計測対象の部位に対して超音波を送受信する探触子１３と、探触子１３へ送信フォーカス処理をして超音波を送信する送信回路系１４と、探触子１３から出力される受信波の受信フォーカス処理をする整相手段を含む受信回路系１５とを有する。また、超音波画像診断装置ＳＷＩＤは、受信回路系１５から出力される受信信号を用いて超音波断面像などを表示する超音波表示回路系１６と、超音波表示回路系１６から出力される超音波画像情報を表示する、例えばモニタなどの画像表示器１７とを有する。

超音波画像診断装置ＳＷＩＤは、探触子１３と、送信回路系１４又は受信回路系１５との間で伝達される超音波信号の切り替え装置に、複数の半導体スイッチ回路ＳＳＷと制御部１１を図３に示すスイッチ回路１２の構成要素として備えている。

図４は実施例２の超音波画像診断装置のスイッチ回路及び探触子の詳細を示す構成図である。スイッチ回路１２はｎ個のスイッチ回路＃１〜＃ｎを有している。探触子１３はｎ個の振動子＃１〜＃ｎを有している。また、ｎ個のスイッチを有するスイッチ回路＃１は振動子＃１と送受信チャネル＃１〜＃ｎと接続されている。ｎ個のスイッチを有するスイッチ回路＃ｎは振動子＃１と送受信チャネル＃１〜＃ｎと接続されている。したがって、スイッチ回路１２はｎ×ｎのスイッチを有している。例えば、スイッチ回路＃ｉはｎ個の半導体スイッチ回路と制御部を有し、一つの半導体集積回路で構成される。ここで、ｉ＝１〜ｎであり、ｎは例えば１６である。したがって、スイッチ回路１２はｎ個の半導体集積回路で構成される。また、半導体スイッチ回路ＳＳＷの信号入出力端子７は送信回路系１４及び受信回路系１５に接続され、信号入出力端子８は探触子１３に接続され、制御信号入力端子４は制御回路１８に接続される。このスイッチ回路１２は図３及び図４に示すように送信回路系１４及び受信回路系１５と、探触子１３との間に設けられ、探触子１３内の超音波を送受信する複数の振動子に対して、複数の超音波送受信チャンネルの中から１つの送受信チャンネルを選択、或いは全ての送受信チャンネルを遮断する。

図５は実施例２の超音波画像診断装置の動作タイミングを示す図である。超音波画像診断装置ＳＷＩＤの駆動シーケンスはスイッチ回路の設定期間、超音波信号の送信期間、超音波信号の受信期間からなる。この駆動シーケンスを考慮し、図５に示す駆動シーケンスでスイッチ回路のオン／オフを行う。設定期間では、スイッチ回路１２を構成する半導体スイッチ回路ＳＳＷのゲート端子Ｇ２ａに入力する信号を“Ｈ”、送信期間および受信期間では信号を“Ｌ”とする。これにより双方向スイッチ回路１ａ、１ｂ（主スイッチ回路１）は、図５に示すようにオン（ＯＮ）／オフ（ＯＦＦ）を行う。主スイッチ回路１がオンしているときは、信号入力端子７の信号（Ｖｉｎ）と信号入力端子８の信号（Ｖｏｕｔ）はほぼ同じ信号（振幅）となる。受信期間では、送信期間中に送信回路系１４から出力された超音波が探触子１３を介して被検体に出力され、被検体からの反射波が探触子１３を介して受信するので、振幅が送信期間中よりも小さくなっている。

超音波画像診断装置ＳＷＩＤは、半導体スイッチ回路ＳＳＷを探触子１３と送信回路系１４、受信回路系１５の間で伝達される超音波信号の切り替え装置に用いたことにより、送信回路系１４から送信される超音波信号の電圧振幅によらず安定したスイッチオン抵抗特性を実現できるため、送信回路系１４より送信される超音波信号の電圧振幅を上げることができる。このため、より大振幅で対称性のよい超音波信号を探触子１３に送信することができる。このように、本実施例の超音波画像診断装置によれば、より大振幅で対象性の良い超音波信号を用いることができ、超音波画像診断装置の画質の改善を図ることができる。

また、２つのｎチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１aと２つのｐチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１ｂのソース端子にそれぞれオフアイソレーション用ｎチャネル型ＭＯＳＦＥＴ３３ａとｐチャネル型ＭＯＳＦＥＴ３３ｂを接続することで、主スイッチ回路１がオフ状態のときに探触子１３から主スイッチ回路１に入力される反射信号の信号遮断性能を向上することができる。

図６は実施例３の半導体テスタのブロック構成図である。本実施例の半導体テスタＳＴは実施例１に示す半導体スイッチ回路を用いて構成されている。図６において、実線は高電圧信号の流れを示し、破線は制御信号の流れを示す。図６に示すように、半導体テスタＳＴは、被験体の半導体１９に接触するプローブ２０と、プローブに送信する試験信号を生成する試験信号発生装置２３と、被験体の半導体から出力される試験信号を測定する測定回路系２４とを有する。ここで、プローブ２０は実施例２の探触子１３と同様に振動子で構成されている。

半導体テスタＳＴは、プローブ２０と試験信号発生装置２３、測定回路系２４の間で伝達される試験信号の切り替え装置に、複数の半導体スイッチ回路ＳＳＷ及び制御部１１をスイッチ回路２１の構成要素として用いている。スイッチ回路２１は、試験信号発生装置２３及び測定回路系２４と、プローブ２０の間に設けられ、プローブ２０内の複数の測定端子に対して、試験信号の印加又は遮断を選択する。また、スイッチ回路２１は制御回路２２によりオン・オフを制御する。なお、スイッチ回路２１は、図４に示す実施例２のスイッチ回路１２と同様な構成になっている。

半導体テスタＳＴは、半導体スイッチ回路ＳＳＷをプローブ２０内の測定端子と試験信号発生装置２３、測定回路系２４の間で伝達される試験信号の切り替え装置に用いているので、試験信号の振幅をスイッチ回路の電源電圧まで上げた場合でも試験信号の減衰を低く保つことができ、大振幅の信号電圧を用いることで半導体から出力される試験信号も強くなるため、半導体試験効率の改善を図ることができる。

また、２つのｎチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１aと２つのｐチャネルＭＯＳＦＥＴからなる双方向スイッチ回路１ｂのソース端子にそれぞれオフアイソレーション用ｎチャネル型ＭＯＳＦＥＴ３３ａとｐチャネル型ＭＯＳＦＥＴ３３ｂを接続することで、主スイッチ回路１がオフ状態のときにプローブ２０から主スイッチ回路１に入力される信号の信号遮断性能を向上することができる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、種々変更可能であることはいうまでもない。

１…主スイッチ回路、１ａ、１ｂ…双方向スイッチ、２…主スイッチ駆動回路、２ａ、２ｂ…双方向スイッチ駆動回路、３…オフアイソレーション回路、１１ａ、１１ｂ、２２ａ、２２ｃ、３３ａ…ｎチャネル型ＭＯＳＦＥＴ、１１ｃ、１１ｄ、２２ｂ、２２ｄ、３３ｂ…ｐチャネル型ＭＯＳＦＥＴ、４…制御信号入力端子、５…正極高圧電源入力端子、６…負極高圧電源入力端子、７、８…信号入出力端子、１１…制御部、１２…スイッチ回路、１３…探触子、１４…送信回路系、１５…受信回路系、１６…超音波表示回路系、１７…画像表示器、１８…制御回路、１９…半導体（被験体）、２０…プローブ、２１…スイッチ回路、２２…制御回路、２３…試験信号発生装置、２４…測定回路系、ＳＩＣ…半導体集積回路、ＳＳＷ…半導体スイッチ回路、ＳＴ…半導体テスタ、ＳＷＩＤ…超音波画像診断装置

Claims

第１及び第２のｎチャネル型ＭＯＳＦＥＴのソース端子を互いに接続し、前記第１及び第２のｎチャネル型ＭＯＳＦＥＴのドレイン端子をそれぞれ第１及び第２の信号入出力端子に接続する第１のスイッチ回路と、第３及び第４のｐチャネル型ＭＯＳＦＥＴのソース端子を互いに接続し、前記第３及び第４のｐチャネル型ＭＯＳＦＥＴのドレイン端子をそれぞれ前記第１及び第２の信号入出力端子に接続する第２のスイッチ回路とを有する主スイッチ回路と、
前記主スイッチ回路のオン・オフを制御する駆動回路と
を備えた半導体スイッチ回路。
請求項１の半導体スイッチ回路において、
前記第１及び第２のｎチャネル型ＭＯＳＦＥＴのゲート端子は互い接続されて前記駆動回路に接続され、
前記第３及び第４のｐチャネル型ＭＯＳＦＥＴのゲート端子は互い接続されて前記駆動回路に接続される。
請求項２の半導体スイッチ回路は、さらに、
オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴのドレイン端子を前記第１のスイッチ回路のソース端子に接続し、前記オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴのソース端子を負極高圧電源端子に接続し、オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのドレイン端子を前記第２のスイッチ回路のソース端子に接続し、前記オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのソース端子を正極高圧電源端子に接続する回路を備えている。
請求項３の半導体スイッチ回路において、
前記オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴのゲート端子は前記駆動回路に接続され、前記オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのゲート端子は前記駆動回路に接続される。
請求項４の半導体スイッチ回路において、
前記駆動回路は第１の駆動回路と第２の駆動回路とを有し、
前記第１の駆動回路は、前記第２の駆動回路と前記２第１及び第２のｎチャネル型ＭＯＳＦＥＴのゲート端子と前記オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのゲート端子とに接続され、
前記第２の駆動回路は、前記第１の駆動回路と前記第３及び第４のｐチャネル型ＭＯＳＦＥＴのゲート端子と前記オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴのゲート端子とに接続される。
請求項５の半導体スイッチ回路において、
前記駆動回路は正極高圧電源端子と負極高圧電源端子とに接続される。
被検体に超音波を照射する探触子と、
前記探触子に超音波信号を送信する送信回路系と、
前記探触子の出力信号を受信する受信回路系と、
前記受信回路系の出力信号を入力して画像表示情報を出力する表示回路系と、
前記表示回路情報を入力して画像表示する画像表示器と、
前記探触子に前記送信回路系と前記受信回路系との接続を切り替えるスイッチ回路とを備え、
前記スイッチ回路は、
第１及び第２のｎチャネル型ＭＯＳＦＥＴのソース端子を互いに接続し、前記第１及び第２のｎチャネル型ＭＯＳＦＥＴのドレイン端子をそれぞれ第１及び第２の信号入出力端子に接続し、第３及び第４のｐチャネル型ＭＯＳＦＥＴのソース端子を互いに接続し、前記第３及び第４のｐチャネル型ＭＯＳＦＥＴのドレイン端子をそれぞれ第１及び第２の信号入出力端子に接続した主スイッチ回路と、
前記主スイッチ回路のオン・オフを制御する駆動回路と
を備える超音波画像診断装置。
請求項７の超音波画像診断装置は、さらに、
オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴのドレイン端子を前記第１及び第２のｎチャネル型ＭＯＳＦＥＴのソース端子に接続し、前記オフアイソレーション用ｎチャネル型ＭＯＳＦＥＴのソース端子を負極高圧電源端子に接続し、オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのドレイン端子を前記第３及び第４のｐチャネル型ＭＯＳＦＥＴのソース端子に接続し、オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのソース端子を正極高圧電源端子に接続する回路を備えている。
被検体に試験信号を加えるプローブと、
前記プローブに試験信号を送信する試験信号発生装置と、
前記プローブの出力信号を測定する測定回路系と、
前記プローブに試験信号発生装置と測定回路系との接続を切り替えるスイッチ回路と、
前記スイッチ回路の制御回路と
を備え、
前記スイッチ回路は、
第１及び第２のｎチャネル型ＭＯＳＦＥＴのソース端子を互いに接続し、前記第１及び第２のｎチャネル型ＭＯＳＦＥＴのドレイン端子をそれぞれ第１及び第２の信号入出力端子とし、第３及び第４のｐチャネル型ＭＯＳＦＥＴのソース端子を互いに接続し、前記第３及び第４のｐチャネル型ＭＯＳＦＥＴのドレイン端子をそれぞれ前記第１及び第２の信号入出力端子とした主スイッチ回路と、
前記主スイッチのオン・オフを制御する駆動回路と
を有する半導体テスタ。
請求項９の半導体テスタは、さらに
オフアイソレーション用ｎチャネルＭＯＳＦＥＴのドレイン端子を前記２第１及び第２のｎチャネル型ＭＯＳＦＥＴのソース端子に接続し、前記オフアイソレーション用ｎチャネルＭＯＳＦＥＴのソース端子を負極高圧電源端子に接続し、オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのドレイン端子を前記第３及び第４のｐチャネル型ＭＯＳＦＥＴのソース端子に接続し、オフアイソレーション用ｐチャネル型ＭＯＳＦＥＴのソース端子を正極高圧電源端子に接続する回路を備えている。