JPH04306912A - アナログスイッチ回路 - Google Patents
アナログスイッチ回路Info
- Publication number
- JPH04306912A JPH04306912A JP7137191A JP7137191A JPH04306912A JP H04306912 A JPH04306912 A JP H04306912A JP 7137191 A JP7137191 A JP 7137191A JP 7137191 A JP7137191 A JP 7137191A JP H04306912 A JPH04306912 A JP H04306912A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- gate
- input
- mos transistor
- signal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はアナログスイッチ回路に
関する。
関する。
【０００２】
【従来の技術】従来のＣＭＯＳ半導体のアナログスイッ
チ回路として図３に示すような回路が一般に使用されて
いる。即ち、入力ＰチャネルＭＯＳトランジスタＱＰＩ
と入力ＮチャネルＭＯＳトランジスタＴＮ１，ＱＮＩの
並列回路で構成される入力スイッチＩａと、出力Ｐチャ
ネルＭＯＳトランジスタＱＰＯと入力ＮチャネルＭＯＳ
トランジスタＱＮＯの並列回路で構成される出力スイッ
チ３ａを接地側節点ＭＧを介してアナログの入力信号端
子ＴＩとアナログの出力信号端子ＴＯとの間に直列に接
続し、接地側節点ＭＧとＧＮＤの間に接地短絡Ｎチャネ
ルＭＯＳトランジスタＱＮＧのドレイン・ソースを接続
し、ゲートはゲート制御逆相信号端子ＴＣＲに接続され
ている。それぞれＭＯＳトランジスタのゲートに図４に
示す信号を入力することによってアナログスイッチ特性
が得られる。
チ回路として図３に示すような回路が一般に使用されて
いる。即ち、入力ＰチャネルＭＯＳトランジスタＱＰＩ
と入力ＮチャネルＭＯＳトランジスタＴＮ１，ＱＮＩの
並列回路で構成される入力スイッチＩａと、出力Ｐチャ
ネルＭＯＳトランジスタＱＰＯと入力ＮチャネルＭＯＳ
トランジスタＱＮＯの並列回路で構成される出力スイッ
チ３ａを接地側節点ＭＧを介してアナログの入力信号端
子ＴＩとアナログの出力信号端子ＴＯとの間に直列に接
続し、接地側節点ＭＧとＧＮＤの間に接地短絡Ｎチャネ
ルＭＯＳトランジスタＱＮＧのドレイン・ソースを接続
し、ゲートはゲート制御逆相信号端子ＴＣＲに接続され
ている。それぞれＭＯＳトランジスタのゲートに図４に
示す信号を入力することによってアナログスイッチ特性
が得られる。
【０００３】
【発明が解決しようとする課題】上述したアナログスイ
ッチ回路では、アナログ入力信号の出力が遮断されてい
る状態の時、ノイズにより入力信号端子への入力信号電
圧が上昇して入力ＰチャネルＭＯＳトランジスタのゲー
ト信号電圧と外部からの入力信号電圧の差が入力Ｐチャ
ネルＭＯＳトランジスタのしきい値電圧を越えた場合に
入力ＰチャネルＭＯＳトランジスタは導通状態となる。 この場合接地短絡ＮチャネルＭＯＳトランジスタは導通
状態であるので、入力信号端子とＧＮＤの間に貫通電流
が流れるので、内部配線が破損しないように電流許容量
を大きくする必要があった。
ッチ回路では、アナログ入力信号の出力が遮断されてい
る状態の時、ノイズにより入力信号端子への入力信号電
圧が上昇して入力ＰチャネルＭＯＳトランジスタのゲー
ト信号電圧と外部からの入力信号電圧の差が入力Ｐチャ
ネルＭＯＳトランジスタのしきい値電圧を越えた場合に
入力ＰチャネルＭＯＳトランジスタは導通状態となる。 この場合接地短絡ＮチャネルＭＯＳトランジスタは導通
状態であるので、入力信号端子とＧＮＤの間に貫通電流
が流れるので、内部配線が破損しないように電流許容量
を大きくする必要があった。
【０００４】
【課題を解決するための手段】本発明のアナログスイッ
チは、ドレインが入力信号端子にまたソースが接地側節
点に接続しゲートがゲート制御正相信号端子に接続する
入力ＮチャネルＭＯＳトランジスタとソースが前記入力
信号端子にまたドレインが電源側節点に接続しゲートが
ゲート制御逆相信号端子に接続する入力ＮチャネルＭＯ
Ｓトランジスタとを有する入力スイッチと、ソースが電
源にまたドレインが前記電源側節点に接続しゲートが前
記ゲート制御正相信号端子に接続する電源短絡用Ｐチャ
ネルＭＯＳトランジスタとドレインが前記接地側節点に
またソースが接地電位点に接続しゲートが前記ゲート制
御逆相信号端子に接続する接地短絡用ＮチャネルＭＯＳ
トランジスタとを有する短絡スイッチと、ドレインが前
記接地側節点にまたソースが出力信号端子に接続しゲー
トが前記ゲート制御正相信号端子に接続する出力Ｎチャ
ネルＭＯＳトランジスタとソースが前記電源側節点にま
たドレインが前記出力信号端子に接続しゲートが前記ゲ
ート制御逆相信号端子に接続する出力ＰチャネルＭＯＳ
トランジスタとを有する出力スイッチとを含んで構成さ
れている。
チは、ドレインが入力信号端子にまたソースが接地側節
点に接続しゲートがゲート制御正相信号端子に接続する
入力ＮチャネルＭＯＳトランジスタとソースが前記入力
信号端子にまたドレインが電源側節点に接続しゲートが
ゲート制御逆相信号端子に接続する入力ＮチャネルＭＯ
Ｓトランジスタとを有する入力スイッチと、ソースが電
源にまたドレインが前記電源側節点に接続しゲートが前
記ゲート制御正相信号端子に接続する電源短絡用Ｐチャ
ネルＭＯＳトランジスタとドレインが前記接地側節点に
またソースが接地電位点に接続しゲートが前記ゲート制
御逆相信号端子に接続する接地短絡用ＮチャネルＭＯＳ
トランジスタとを有する短絡スイッチと、ドレインが前
記接地側節点にまたソースが出力信号端子に接続しゲー
トが前記ゲート制御正相信号端子に接続する出力Ｎチャ
ネルＭＯＳトランジスタとソースが前記電源側節点にま
たドレインが前記出力信号端子に接続しゲートが前記ゲ
ート制御逆相信号端子に接続する出力ＰチャネルＭＯＳ
トランジスタとを有する出力スイッチとを含んで構成さ
れている。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例の回路図である。アナログス
イッチ回路４は、入力スイッチ１と短絡スイッチ２と出
力スイッチ３とをカスケードに接続して構成されている
。入力ＰチャネルＭＯＳトランジスタＱＰＩのドレイン
と出力ＰチャネルＭＯＳトランジスタＱＰＯのソースと
を電源側節点ＭＤを介して接続している。また入力Ｎチ
ャネルＭＯＳトランジスタＱＮＩのソースと出力Ｎチャ
ネルＭＯＳトランジスタＱＮＯのドレインとを接地側節
点ＭＧを介して接続している。また節点ＭＤとＶＤ電源
との間にゲートがゲート制御正相信号端子ＴＣに接続す
る電源短絡用ＰチャネルＭＯＳトランジスタＱＰＤのド
レイン・ソースを接続している。また、接地側節点ＭＧ
とＧＮＰとの間にゲートがゲート制御逆相信号端子ＴＣ
Ｒに接続する接地短絡用ＮチャネルＭＯＳトランジスタ
ＱＮＧのドレイン・ソースを接続し、ゲート制御正相信
号端子ＴＣはトランジスタＱＮＩ，ＱＮＯ，ＱＰＤのゲ
ートに、逆相信号端子ＴＣＲはトランジスタＱＰＩ，Ｑ
ＰＯ，ＱＮＧのゲートにそれぞれ接続されている。
。図１は本発明の一実施例の回路図である。アナログス
イッチ回路４は、入力スイッチ１と短絡スイッチ２と出
力スイッチ３とをカスケードに接続して構成されている
。入力ＰチャネルＭＯＳトランジスタＱＰＩのドレイン
と出力ＰチャネルＭＯＳトランジスタＱＰＯのソースと
を電源側節点ＭＤを介して接続している。また入力Ｎチ
ャネルＭＯＳトランジスタＱＮＩのソースと出力Ｎチャ
ネルＭＯＳトランジスタＱＮＯのドレインとを接地側節
点ＭＧを介して接続している。また節点ＭＤとＶＤ電源
との間にゲートがゲート制御正相信号端子ＴＣに接続す
る電源短絡用ＰチャネルＭＯＳトランジスタＱＰＤのド
レイン・ソースを接続している。また、接地側節点ＭＧ
とＧＮＰとの間にゲートがゲート制御逆相信号端子ＴＣ
Ｒに接続する接地短絡用ＮチャネルＭＯＳトランジスタ
ＱＮＧのドレイン・ソースを接続し、ゲート制御正相信
号端子ＴＣはトランジスタＱＮＩ，ＱＮＯ，ＱＰＤのゲ
ートに、逆相信号端子ＴＣＲはトランジスタＱＰＩ，Ｑ
ＰＯ，ＱＮＧのゲートにそれぞれ接続されている。
【０００６】次に回路の動作を説明すると入力スイッチ
１と出力スイッチ３のＰチャネルＭＯＳトランジスタＱ
ＰＩ，ＱＰＯおよびＮチャネルＭＯＳトランジスタＱＮ
Ｇのゲートにはゲート制御逆相信号ＧＣＲが入力され、
ＰチャネルＭＯＳトランジスタＱＰＤおよびＮチャネル
ＭＯＳトランジスタＱＮＩ，ＱＮＯのゲートにはゲート
制御正相信号ＧＣが入力される。
１と出力スイッチ３のＰチャネルＭＯＳトランジスタＱ
ＰＩ，ＱＰＯおよびＮチャネルＭＯＳトランジスタＱＮ
Ｇのゲートにはゲート制御逆相信号ＧＣＲが入力され、
ＰチャネルＭＯＳトランジスタＱＰＤおよびＮチャネル
ＭＯＳトランジスタＱＮＩ，ＱＮＯのゲートにはゲート
制御正相信号ＧＣが入力される。
【０００７】図２に示すように、入力及び出力のアナロ
グスイッチ１，３が遮断状態にあるとき、短絡スイッチ
２の電源短絡用ＰチャネルＭＯＳトランジスタＱＰＤお
よび接地短絡用ＮチャネルＭＯＳトランジスタＱＮＧが
導通状態となっている。このときノイズにより入力信号
Ｖｉの電圧が上昇し、入力ＰチャネルＭＯＳトランジス
タＱＰＩのゲート信号ＧＣＲの電圧と外部の入力信号Ｖ
ｉ電圧の差が、ＰチャネルＭＯＳトランジスタＱＰＩの
しきい値電圧を越えるとＰチャネルＭＯＳトランジスタ
ＱＰＩが導通状態となるが、ＰチャネルＭＯＳトランジ
スタＱＰＩ，ＱＰＤの貫通電流ｉＤは入力信号Ｖｉの電
圧と電源電圧ＶＤとの電位差による小さな電流しか流れ
ない。
グスイッチ１，３が遮断状態にあるとき、短絡スイッチ
２の電源短絡用ＰチャネルＭＯＳトランジスタＱＰＤお
よび接地短絡用ＮチャネルＭＯＳトランジスタＱＮＧが
導通状態となっている。このときノイズにより入力信号
Ｖｉの電圧が上昇し、入力ＰチャネルＭＯＳトランジス
タＱＰＩのゲート信号ＧＣＲの電圧と外部の入力信号Ｖ
ｉ電圧の差が、ＰチャネルＭＯＳトランジスタＱＰＩの
しきい値電圧を越えるとＰチャネルＭＯＳトランジスタ
ＱＰＩが導通状態となるが、ＰチャネルＭＯＳトランジ
スタＱＰＩ，ＱＰＤの貫通電流ｉＤは入力信号Ｖｉの電
圧と電源電圧ＶＤとの電位差による小さな電流しか流れ
ない。
【０００８】
【発明の効果】以上説明したように本発明によるアナロ
グスイッチ回路は、入力および出力スイッチを接続し、
両スイッチの接続節点をＰチャネルＭＯＳトランジスタ
列とＮチャネルＭＯＳトランジスタ列に分離し、入・出
力ＭＯＳトランジスタによってアナログスイッチが遮断
状態にあるとき、これらの接続節点をＰチャネルＭＯＳ
トランジスタ側は電源端子に、ＮチャネルＭＯＳトラン
ジスタ側はＧＮＤに短絡するので、アナログスイッチ回
路が遮断状態になるべきとき、ノイズにより入力信号端
子に入力スイッチのＰチャネルＭＯＳトランジスタのゲ
ート電圧と外部入力電圧の差がＰチャネルＭＯＳトラン
ジスタのしきい値電圧を越える電圧が印加された場合に
信号入力端子とＧＮＤの間の貫通電流を減少することが
出来る。
グスイッチ回路は、入力および出力スイッチを接続し、
両スイッチの接続節点をＰチャネルＭＯＳトランジスタ
列とＮチャネルＭＯＳトランジスタ列に分離し、入・出
力ＭＯＳトランジスタによってアナログスイッチが遮断
状態にあるとき、これらの接続節点をＰチャネルＭＯＳ
トランジスタ側は電源端子に、ＮチャネルＭＯＳトラン
ジスタ側はＧＮＤに短絡するので、アナログスイッチ回
路が遮断状態になるべきとき、ノイズにより入力信号端
子に入力スイッチのＰチャネルＭＯＳトランジスタのゲ
ート電圧と外部入力電圧の差がＰチャネルＭＯＳトラン
ジスタのしきい値電圧を越える電圧が印加された場合に
信号入力端子とＧＮＤの間の貫通電流を減少することが
出来る。
【図１】本発明の一実施例の回路図である。
【図２】図１の回路の動作を説明するための図である。
【図３】従来のアナログスイッチ回路の一例の回路図で
ある。
ある。
【図４】図３の回路の動作を説明するための図である。
１ 入力スイッチ
２ 短絡スイッチ
３ 出力スイッチ
ＭＤ 電源側節点
ＭＧ 接地側節点
ＱＰＩ 入力ＰチャネルＭＯＳトランジスタＱＮ
Ｉ 入力ＮチャネルＭＯＳトランジスタＱＰＯ
出力ＰチャネルＭＯＳトランジスタＱＮＯ
出力ＮチャネルＭＯＳトランジスタＱＰＤ 電
源短絡用ＰチャネルＭＯＳトランジスタＱＮＧ
接地短絡用ＮチャネルＭＯＳトランジスタＴＣ
ゲート制御正相信号端子 ＴＣＲ ゲート制御逆相信号端子ＴＩ 入
力信号端子 ＴＯ 出力信号端子
Ｉ 入力ＮチャネルＭＯＳトランジスタＱＰＯ
出力ＰチャネルＭＯＳトランジスタＱＮＯ
出力ＮチャネルＭＯＳトランジスタＱＰＤ 電
源短絡用ＰチャネルＭＯＳトランジスタＱＮＧ
接地短絡用ＮチャネルＭＯＳトランジスタＴＣ
ゲート制御正相信号端子 ＴＣＲ ゲート制御逆相信号端子ＴＩ 入
力信号端子 ＴＯ 出力信号端子
Claims (1)
- 【請求項１】 ドレインが入力信号端子にまたソース
が接地側節点に接続しゲートがゲート制御正相信号端子
に接続する入力ＮチャネルＭＯＳトランジスタとソース
が前記入力信号端子にまたドレインが電源側節点に接続
しゲートがゲート制御逆相信号端子に接続する入力Ｎチ
ャネルＭＯＳトランジスタとを有する入力スイッチと、
ソースが電源にまたドレインが前記電源側節点に接続し
ゲートが前記ゲート制御正相信号端子に接続する電源短
絡用ＰチャネルＭＯＳトランジスタとドレインが前記接
地側節点にまたソースが接地電位点に接続しゲートが前
記ゲート制御逆相信号端子に接続する接地短絡用Ｎチャ
ネルＭＯＳトランジスタとを有する短絡スイッチと、ド
レインが前記接地側節点にまたソースが出力信号端子に
接続しゲートが前記ゲート制御正相信号端子に接続する
出力ＮチャネルＭＯＳトランジスタとソースが前記電源
側節点にまたドレインが前記出力信号端子に接続しゲー
トが前記ゲート制御逆相信号端子に接続する出力Ｐチャ
ネルＭＯＳトランジスタとを有する出力スイッチ、とを
含むことを特徴とするアナログスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7137191A JPH04306912A (ja) | 1991-04-04 | 1991-04-04 | アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7137191A JPH04306912A (ja) | 1991-04-04 | 1991-04-04 | アナログスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306912A true JPH04306912A (ja) | 1992-10-29 |
Family
ID=13458579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7137191A Pending JPH04306912A (ja) | 1991-04-04 | 1991-04-04 | アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306912A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006325044A (ja) * | 2005-05-20 | 2006-11-30 | Hitachi Ltd | スイッチ回路及びそれを用いた信号処理装置 |
| JP2013153239A (ja) * | 2012-01-24 | 2013-08-08 | Renesas Electronics Corp | 半導体装置及び通信インターフェイス回路 |
| JP2014145743A (ja) * | 2013-01-30 | 2014-08-14 | Hitachi Power Semiconductor Device Ltd | 半導体スイッチ回路、超音波画像診断装置及び半導体テスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154711A (ja) * | 1984-08-27 | 1986-03-19 | Yokogawa Hokushin Electric Corp | アナログスイツチ |
| JPS63144620A (ja) * | 1986-12-08 | 1988-06-16 | Nippon Denso Co Ltd | アナログマルチプレクサ回路 |
-
1991
- 1991-04-04 JP JP7137191A patent/JPH04306912A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154711A (ja) * | 1984-08-27 | 1986-03-19 | Yokogawa Hokushin Electric Corp | アナログスイツチ |
| JPS63144620A (ja) * | 1986-12-08 | 1988-06-16 | Nippon Denso Co Ltd | アナログマルチプレクサ回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006325044A (ja) * | 2005-05-20 | 2006-11-30 | Hitachi Ltd | スイッチ回路及びそれを用いた信号処理装置 |
| JP4635713B2 (ja) * | 2005-05-20 | 2011-02-23 | 株式会社日立製作所 | スイッチ回路及び半導体装置並びに超音波診断装置、半導体テスタ |
| JP2013153239A (ja) * | 2012-01-24 | 2013-08-08 | Renesas Electronics Corp | 半導体装置及び通信インターフェイス回路 |
| US9041455B2 (en) | 2012-01-24 | 2015-05-26 | Renesas Electronics Corporation | Semiconductor device and communication interface circuit |
| JP2014145743A (ja) * | 2013-01-30 | 2014-08-14 | Hitachi Power Semiconductor Device Ltd | 半導体スイッチ回路、超音波画像診断装置及び半導体テスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433602B1 (en) | High speed Schmitt Trigger with low supply voltage | |
| JPH024011A (ja) | アナログスイッチ回路 | |
| US10101758B2 (en) | Linear regulator with real-time frequency compensation function | |
| JP3702159B2 (ja) | 半導体集積回路装置 | |
| JPH07105448B2 (ja) | Ｍｏｓ型集積回路 | |
| US4716319A (en) | Switched capacitor filter for low voltage applications | |
| JPH082019B2 (ja) | レベル変換回路 | |
| JPH05196659A (ja) | チョッパ型比較器 | |
| JPH04306912A (ja) | アナログスイッチ回路 | |
| KR100357967B1 (ko) | 바이씨모스(BiCMOS)에미터결합로직-씨모스레벨변환기 | |
| US5089728A (en) | Spike current reduction in cmos switch drivers | |
| JPH01195720A (ja) | 半導体集積回路 | |
| JP2019036818A (ja) | 出力回路 | |
| JP7357562B2 (ja) | 高周波スイッチ回路 | |
| JPS59186411A (ja) | 可変利得増幅回路 | |
| JP7425623B2 (ja) | 高周波スイッチ回路 | |
| JP3325375B2 (ja) | インバータ型増幅器 | |
| JP2004207437A (ja) | 接地スイッチ回路 | |
| JPS63276316A (ja) | 発振回路 | |
| JP2002208848A5 (ja) | ||
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| JP2586196B2 (ja) | 出力回路 | |
| JP2008283277A (ja) | 半導体スイッチ回路 | |
| JP2511044B2 (ja) | 論理回路 | |
| JP3132091B2 (ja) | 出力バッファ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971104 |