JP6071405B2

JP6071405B2 - スイッチ装置

Info

Publication number: JP6071405B2
Application number: JP2012227679A
Authority: JP
Inventors: 悟朗竹内
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2012-10-15
Filing date: 2012-10-15
Publication date: 2017-02-01
Anticipated expiration: 2032-10-15
Also published as: JP2014082566A

Description

本発明は、メインスイッチがＭＯＳトランジスタで構成されたアナログスイッチ回路を有するスイッチ装置に関するものである。

この種のスイッチ装置に使用される一般的なアナログスイッチ回路として、下記特許文献１において従来の技術として開示されたアナログスイッチ回路が知られている。このアナログスイッチ回路２は、図３に示すように、伝送信号Ｓ１が入力・出力される一対の入出力端子１１，１２、制御信号Ｓ２が入力される１つの制御端子１３、高電位電圧Ｖｄｄが入力される高電位電源端子１４、低電位電圧Ｖｓｓが入力される低電位電源端子１５、ｐチャネルＭＯＳトランジスタＱ１およびｎチャネルＭＯＳトランジスタＱ２で構成されたメインスイッチ１６、ｐチャネルＭＯＳトランジスタＱ３およびｎチャネルＭＯＳトランジスタＱ４で構成されてメインスイッチ１６のバックゲートを制御する一方の制御スイッチ１７、ｐチャネルＭＯＳトランジスタＱ５およびｎチャネルＭＯＳトランジスタＱ６で構成されてメインスイッチ１６のバックゲートを制御する他方の制御スイッチ１８、各ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６を介してＭＯＳトランジスタＱ２のバックゲート電位を制御するプルダウン用のｎチャネルＭＯＳトランジスタＱ７、およびコントロール回路１９を備えている。

このコントロール回路１９は、低電位電圧Ｖｓｓを基準電位とした高電位電圧Ｖｄｄを作動用電圧として作動すると共に、制御端子１３から入力される制御信号Ｓ２に基づいて反転信号（制御信号Ｓ２と逆相の信号）Ｓ３および制御信号Ｓ４（制御信号Ｓ２と同相の信号）を生成して上記の各ＭＯＳトランジスタＱ１〜Ｑ７のゲート端子に供給する。これにより、コントロール回路１９は、メインスイッチ１６をオン・オフ動作させる。この場合、反転信号Ｓ３および制御信号Ｓ４は、コントロール回路１９が低電位電圧Ｖｓｓを基準電位とした高電位電圧Ｖｄｄを作動用電圧として作動する構成のため、そのＬレベルは低電位電圧Ｖｓｓ近傍の電圧になり、そのＨレベルは高電位電圧Ｖｄｄ近傍の電圧になる。

また、このアナログスイッチ回路２を使用するスイッチ装置では、高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓとして、アナログスイッチ回路２の正電源電圧についての最大定格（高電圧側の最大定格）Ｖ＋および負電源電圧についての最大定格（低電圧側の最大定格）Ｖ−を供給する構成が一般的に採用されている。このため、この構成では、コントロール回路１９から出力される反転信号Ｓ３および制御信号Ｓ４は、そのＬレベルが最大定格Ｖ−近傍の電圧になり、そのＨレベルは最大定格Ｖ＋近傍の電圧になる。

このアナログスイッチ回路２では、コントロール回路１９にＨレベルの制御信号Ｓ２が入力されているときには、コントロール回路１９は、最大定格Ｖ−近傍の電圧（Ｌレベル）の反転信号Ｓ３、および最大定格Ｖ＋近傍の電圧（Ｈレベル）の制御信号Ｓ４を出力する。これにより、このＬレベルの反転信号Ｓ３がゲート端子に供給されているｐチャネルＭＯＳトランジスタＱ１，Ｑ３，Ｑ５はオン状態に移行し、またこのＨレベルの制御信号Ｓ４がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ２，Ｑ４，Ｑ６も同時にオン状態に移行する。一方、Ｌレベルの反転信号Ｓ３がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ７はオフ状態に移行する。これにより、アナログスイッチ回路２は、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送が可能なオン状態に移行する。

他方、コントロール回路１９にＬレベルの制御信号Ｓ２が入力されているときには、コントロール回路１９は、最大定格Ｖ＋近傍の電圧（Ｈレベル）の反転信号Ｓ３、および最大定格Ｖ−近傍の電圧（Ｌレベル）の制御信号Ｓ４を出力する。これにより、このＨレベルの反転信号Ｓ３がゲート端子に供給されているｐチャネルＭＯＳトランジスタＱ１，Ｑ３，Ｑ５はオフ状態に移行し、またこのＬレベルの制御信号Ｓ４がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ２，Ｑ４，Ｑ６も同時にオフ状態に移行する。一方、Ｈレベルの反転信号Ｓ３がゲート端子に供給されているｎチャネルＭＯＳトランジスタＱ７はオン状態に移行して、メインスイッチ１６のＭＯＳトランジスタＱ２のバックゲート電位が低電位電圧Ｖｓｓにプルダウンされる。これにより、アナログスイッチ回路２は、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送が不能なオフ状態に移行する。

特開平３−４８５２０号公報（第２頁、第３図）

ところで、上記の構成のアナログスイッチ回路では、ゲート端子に供給される反転信号Ｓ３および制御信号Ｓ４のそれぞれの立ち上がり時および立ち下がり時（つまり、制御信号Ｓ２の立ち上がり時および立ち下がり時）に、メインスイッチ１６を構成する各ＭＯＳトランジスタＱ１，Ｑ２、およびメインスイッチ１６のバックゲートを制御する各制御スイッチ１７，１８を構成する各ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６のそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して、各ゲート端子と一対の入出力端子１１，１２との間に電荷の移動が発生し、これに起因して入出力端子１１，１２の電圧が変動する（入出力端子１１，１２の電圧が振られる）という現象が必ず発生する。

ところが、このアナログスイッチ回路２を使用する上記した従来のスイッチ装置のように、アナログスイッチ回路２の最大定格Ｖ＋，Ｖ−を高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓとする構成では、アナログスイッチ回路２内の各ＭＯＳトランジスタＱ１〜Ｑ６のゲート端子には、上記したように、最大定格Ｖ＋近傍の電圧（Ｈレベル）から最大定格Ｖ−近傍の電圧（Ｌレベル）に変化し、またこのＬレベルからこのＨレベルに変化する反転信号Ｓ３および制御信号Ｓ４が供給されるため、常に、最大定格Ｖ＋，Ｖ−の電位差に応じた大きな電圧の変動が入出力端子１１，１２に生じ、この電圧の変動を低減するのが困難であるという解決すべき課題が存在している。

本発明は、かかる課題に鑑みてなされたものであり、制御信号の立ち上がり時および立ち下がり時に入出力端子に発生する電圧の変動を低減し得るスイッチ装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載のスイッチ装置は、伝送信号が入力・出力される一対の入出力端子、制御信号が入力される制御端子、高電位電源端子、低電位電源端子、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとで構成されるメインスイッチ、およびコントロール回路を備え、前記高電位電源端子に入力される高電位電圧および前記低電位電源端子に入力される低電位電圧で前記メインスイッチおよび前記コントロール回路が作動して、前記コントロール回路が前記制御信号の反転信号を生成すると共に当該制御信号および当該反転信号を前記メインスイッチに出力し、当該メインスイッチの前記各ＭＯＳトランジスタが前記制御信号および前記反転信号に基づいてオン状態およびオフ状態のいずれかに同時に移行することにより、前記一対の入出力端子間での前記伝送信号の伝送をオン・オフするアナログスイッチ回路と、設定された電圧で前記高電位電圧を生成して前記高電位電源端子に出力する高電位電源部と、設定された電圧で前記低電位電圧を生成して前記低電位電源端子に出力する低電位電源部と、前記伝送信号の既知の最大電圧および最小電圧に対応して、予め決められた電圧だけ前記最大電圧よりも高い電圧を前記高電位電源部に設定して前記高電位電圧として生成させると共に、予め決められた電圧だけ前記最小電圧よりも低い電圧を前記低電位電源部に設定して前記低電位電圧として生成させる制御部とを備えている。

請求項１記載のスイッチ装置によれば、伝送信号の最大電圧および最小電圧によっては、アナログスイッチ回路のメインスイッチの各ＭＯＳトランジスタのゲート端子に供給される反転信号および制御信号のＨレベルとＬレベルとの間の電位差を、アナログスイッチ回路における高電圧側の最大定格と低電圧側の最大定格との電位差よりも小さくすることができる。このため、このスイッチ装置によれば、メインスイッチの各ＭＯＳトランジスタが反転信号および制御信号に基づいてオン状態およびオフ状態のいずれかに同時に移行するときに、各ＭＯＳトランジスタのそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して各ゲート端子と一対の入出力端子との間に発生する電荷の移動を充分に軽減することができ、その結果、一対の入出力端子に発生する電圧の変動を大幅に低減することができる。

アナログスイッチ回路２を使用したスイッチ装置１の構成を示す構成図である。スイッチ装置１の動作を説明するための波形図である。アナログスイッチ回路２の回路図である。

以下、アナログスイッチ回路を有するスイッチ装置の実施の形態について、添付図面を参照して説明する。

最初に、スイッチ装置１の構成について、図１を参照して説明する。スイッチ装置１は、アナログスイッチ回路２、高電位電源部３、低電位電源部４および制御部５を備えている。この場合、高電位電源部３、低電位電源部４および制御部５はスイッチ装置１内に配設された不図示の電源から供給される作動電圧（またはスイッチ装置１の外部から供給される作動電圧）に基づいて作動する。一方、アナログスイッチ回路２は、後述するように、高電位電源部３から供給される高電位電圧Ｖｄｄおよび低電位電源部４から供給される低電位電圧Ｖｓｓを作動電圧として作動する。

アナログスイッチ回路２は、一対の入出力端子１１，１２、１つの制御端子１３、高電位電源端子１４、低電位電源端子１５、メインスイッチ１６、制御スイッチ１７，１８、およびコントロール回路１９を備えて、従来のアナログスイッチ回路２と同一に構成されている。この場合、入出力端子１１，１２のいずれか一方の入出力端子には、アナログスイッチ回路２の入力定格内に含まれるように最大電圧Ｖｍａｘおよび最小電圧Ｖｍｉｎが既知の伝送信号Ｓ１が外部から入力され、メインスイッチ１６がオン状態のときには、この伝送信号Ｓ１がアナログスイッチ回路２内を伝わって他方の入出力端子から出力される。また、制御端子１３には、制御信号Ｓ２が入力される。また、高電位電源端子１４には、高電位電源部３から高電位電圧Ｖｄｄが供給され、低電位電源端子１５には、低電位電源部４から低電位電圧Ｖｓｓが供給される。

メインスイッチ１６は、ｐチャネルＭＯＳトランジスタＱ１およびｎチャネルＭＯＳトランジスタＱ２で構成されている。一方の制御スイッチ１７は、ｐチャネルＭＯＳトランジスタＱ３およびｎチャネルＭＯＳトランジスタＱ４で構成されて、メインスイッチ１６のバックゲートを制御する。他方の制御スイッチ１８も、ｐチャネルＭＯＳトランジスタＱ５およびｎチャネルＭＯＳトランジスタＱ６で構成されて、メインスイッチ１６のバックゲートを制御する。ｎチャネルＭＯＳトランジスタＱ７は、各ＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６を介してＭＯＳトランジスタＱ２のバックゲート電位を制御する。

コントロール回路１９は、一例として直列接続された２つのインバータで構成されて、制御端子１３から入力された制御信号Ｓ２に基づいて、制御信号Ｓ２と逆相の反転信号Ｓ３と、制御信号Ｓ２と同相の制御信号Ｓ４を生成して、各ＭＯＳトランジスタＱ１〜Ｑ６のゲート端子に供給することにより、メインスイッチ１６をオン・オフ動作させる。また、コントロール回路１９は、反転信号Ｓ３をｎチャネルＭＯＳトランジスタＱ７のゲート端子に供給して、ｎチャネルＭＯＳトランジスタＱ７をオン・オフ動作させる。このコントロール回路１９は、高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓを作動電圧として作動する。このため、コントロール回路１９は、Ｈレベルが高電位電圧Ｖｄｄ近傍の電圧となり、Ｌレベルが低電位電圧Ｖｓｓ近傍の電圧となる反転信号Ｓ３および制御信号Ｓ４を出力する。

高電位電源部３は、出力する直流電圧が制御部５によって制御される可変電圧電源で構成されている。また、高電位電源部３は、制御部５から出力される高電位データＤｖ１を入力すると共に、この高電位データＤｖ１で規定される電圧値の直流電圧を高電位電圧Ｖｄｄとして生成して、アナログスイッチ回路２の高電位電源端子１４に供給する。低電位電源部４は、出力する直流電圧が制御部５によって制御される可変電圧電源で構成されている。また、低電位電源部４は、制御部５から出力される低電位データＤｖ２を入力すると共に、この低電位データＤｖ２で規定される電圧値の直流電圧を低電位電圧Ｖｓｓとして生成して、アナログスイッチ回路２の低電位電源端子１５に供給する。

制御部５は、高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓを示す電圧データＤｖを外部から入力すると共に、この電圧データＤｖで示される高電位電圧Ｖｄｄを表す高電位データＤｖ１と、電圧データＤｖで示される低電位電圧Ｖｓｓを表す低電位データＤｖ２とを生成して、高電位データＤｖ１を高電位電源部３に、低電位データＤｖ２を低電位電源部４にそれぞれ出力する。

次に、スイッチ装置１の操作方法と共に動作について説明する。なお、スイッチ装置１のアナログスイッチ回路２における一方の入出力端子（一例として入出力端子１１）に伝送信号Ｓ１を入力して、他方の入出力端子（一例として入出力端子１２）から出力する例を挙げて説明する。

このスイッチ装置１では、まず、伝送信号Ｓ１の入力に先立ち、伝送信号Ｓ１の最大電圧Ｖｍａｘおよび最小電圧Ｖｍｉｎ（いずれも既知）と、アナログスイッチ回路２の正電源電圧についての最大定格Ｖ＋および負電源電圧についての最大定格Ｖ−（いずれも既知）とに基づいて設定されたアナログスイッチ回路２に供給する高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓを示す電圧データＤｖが制御部５に入力される。この場合、高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓは以下のようにして予め設定された電圧である。

図２に示す期間Ｔ１のように、伝送信号Ｓ１の最大電圧Ｖｍａｘと最大定格Ｖ＋との間に余裕（十分な電位差）があり、かつ伝送信号Ｓ１の最小電圧Ｖｍｉｎと最大定格Ｖ−との間に余裕（十分な電位差）があるときには、高電位電圧Ｖｄｄについては、最大電圧Ｖｍａｘよりも僅かに高い電圧（予め決められた僅かな電圧Ｖα１（例えば、ＭＯＳＦＥＴの閾値電圧）だけ高い電圧）であって、かつ最大定格Ｖ＋よりも低い電圧に設定し、低電位電圧Ｖｓｓについては、最小電圧Ｖｍｉｎよりも僅かに低い電圧（予め決められた僅かな電圧Ｖα２（例えば、ＭＯＳＦＥＴの閾値電圧）だけ低い電圧。なお、Ｖα２＝Ｖα１としてもよい）であって、かつ最大定格Ｖ−よりも高い電圧に設定される。

一方、図２に示す期間Ｔ２のように、伝送信号Ｓ１の振幅が大きいために、最大電圧Ｖｍａｘと最大定格Ｖ＋との間の余裕が少ない（電位差が電圧Ｖα１未満である）場合には、上記の期間Ｔ１のときと同様にして高電位電圧Ｖｄｄを設定したときには、高電位電圧Ｖｄｄが最大定格Ｖ＋を超える状態になることから、高電位電圧Ｖｄｄは最大定格Ｖ＋と同じ電圧（最大電圧Ｖｍａｘよりも僅かに高い電圧の他の例）に設定される。同様にして、最小電圧Ｖｍｉｎと最大定格Ｖ−との間の余裕が少ない（電位差が電圧Ｖα２未満である）場合には、上記の期間Ｔ１のときと同様にして低電位電圧Ｖｓｓを設定したときには、低電位電圧Ｖｓｓが最大定格Ｖ−を下回る状態になることから、低電位電圧Ｖｓｓは最大定格Ｖ−と同じ電圧（最小電圧Ｖｍｉｎよりも僅かに低い電圧の他の例）に設定される。

制御部５は、入力した電圧データＤｖで示される高電位電圧Ｖｄｄを表す高電位データＤｖ１と、電圧データＤｖで示される低電位電圧Ｖｓｓを表す低電位データＤｖ２とを生成して、高電位電源部３および低電位電源部４に出力する。これにより、高電位電源部３は、この高電位データＤｖ１で規定される電圧値の直流電圧を高電位電圧Ｖｄｄとして生成して、アナログスイッチ回路２の高電位電源端子１４に供給し、低電位電源部４は、この低電位データＤｖ２で規定される電圧値の直流電圧を低電位電圧Ｖｓｓとして生成して、アナログスイッチ回路２の低電位電源端子１５に供給する。これにより、アナログスイッチ回路２は、供給されている高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓに基づいて、作動状態に移行する。

このようにしてアナログスイッチ回路２が作動状態に移行し、かつ伝送信号Ｓ１がアナログスイッチ回路２の入出力端子１１に入力されている状態において、制御信号Ｓ２のレベルがＨレベルからＬレベルに切り替えられてアナログスイッチ回路２の制御端子１３に入力されたときには、アナログスイッチ回路２では各構成要素が以下のように作動する。

この場合、アナログスイッチ回路２では、コントロール回路１９が、反転信号Ｓ３のレベルをＬレベルからＨレベルに切り替えると共に、制御信号Ｓ４のレベルをＨレベルからＬレベルに切り替えて、反転信号Ｓ３については、メインスイッチ１６および制御スイッチ１７，１８の各ｐチャネルＭＯＳトランジスタＱ１，Ｑ３，Ｑ５のゲート端子と、ｎチャネルＭＯＳトランジスタＱ７のゲート端子とに出力し、制御信号Ｓ４については、メインスイッチ１６および制御スイッチ１７，１８の各ｎチャネルＭＯＳトランジスタＱ２，Ｑ４，Ｑ６のゲート端子に出力する。これにより、メインスイッチ１６は、そのＭＯＳトランジスタＱ２のバックゲート電位がＭＯＳトランジスタＱ７によって低電位電圧Ｖｓｓにプルダウンされた状態でオフ状態に移行する。したがって、アナログスイッチ回路２は、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送が不能なオフ状態に移行するため、入出力端子１１に入力されている伝送信号Ｓ１の入出力端子１２からの出力は停止される。

次いで、このオフ状態において、制御信号Ｓ２のレベルがＬレベルからＨレベルに切り替えられたときには、アナログスイッチ回路２では各構成要素が以下のように作動する。

この場合、アナログスイッチ回路２では、コントロール回路１９が、反転信号Ｓ３のレベルをＨレベルからＬレベルに切り替えると共に、制御信号Ｓ４のレベルをＬレベルからＨレベルに切り替えて、メインスイッチ１６および制御スイッチ１７，１８の対応する各ＭＯＳトランジスタＱ１〜Ｑ６のゲート端子と、ｎチャネルＭＯＳトランジスタＱ７のゲート端子とに出力する。これにより、制御スイッチ１７，１８と共にメインスイッチ１６はオン状態に移行する。なお、ＭＯＳトランジスタＱ７はオフ状態に移行するため、ＭＯＳトランジスタＱ２のバックゲート電位がＭＯＳトランジスタＱ７によって低電位電圧Ｖｓｓにプルダウンされる状態は解除されている。したがって、アナログスイッチ回路２は、一対の入出力端子１１，１２間での伝送信号Ｓ１の伝送が可能なオン状態に移行するため、入出力端子１１に入力されている伝送信号Ｓ１の入出力端子１２からの出力が開始される。

このように、このスイッチ装置１では、設定された電圧値（高電位データＤｖ１で規定される電圧値）で高電位電圧Ｖｄｄを生成してアナログスイッチ回路２の高電位電源端子１４に出力する高電位電源部３と、設定された電圧値（低電位データＤｖ２で規定される電圧値）で低電位電圧Ｖｓｓを生成してアナログスイッチ回路２の低電位電源端子１５に出力する低電位電源部４と、伝送信号Ｓ１の最大電圧Ｖｍａｘよりも僅かに高い電圧を高電位電源部３に設定して高電位電圧Ｖｄｄとして生成させると共に、伝送信号Ｓ１の最小電圧Ｖｍｉｎよりも僅かに低い電圧を低電位電源部４に設定して低電位電圧Ｖｓｓとして生成させる制御部５とを備えている。

これにより、このスイッチ装置１では、図２に示す期間Ｔ１のときのように、伝送信号Ｓ１の最大電圧Ｖｍａｘと最大定格Ｖ＋との間に余裕があり、かつ伝送信号Ｓ１の最小電圧Ｖｍｉｎと最大定格Ｖ−との間に余裕があるときには、高電位電圧Ｖｄｄについては、最大電圧Ｖｍａｘよりも僅かに高い電圧（僅かな電圧Ｖα１だけ高い電圧）であって、かつ最大定格Ｖ＋よりも低い電圧に設定し、また低電位電圧Ｖｓｓについては、最小電圧Ｖｍｉｎよりも僅かに低い電圧（僅かな電圧Ｖα２だけ低い電圧）であって、かつ最大定格Ｖ−よりも高い電圧に設定することが可能になっている。

したがって、このスイッチ装置１によれば、伝送信号Ｓ１の最大電圧Ｖｍａｘおよび最小電圧Ｖｍｉｎによっては、アナログスイッチ回路２のメインスイッチ１６および制御スイッチ１７，１８の各ＭＯＳトランジスタＱ１〜Ｑ６のゲート端子に供給される反転信号Ｓ３および制御信号Ｓ４のＨレベルとＬレベルとの間の電位差を、アナログスイッチ回路２の最大定格Ｖ＋，Ｖ−の電位差よりも小さくすることができる。このため、このスイッチ装置１によれば、反転信号Ｓ３および制御信号Ｓ４のＨレベルからＬレベルへの変化時、およびＬレベルからＨレベルへの変化時に（つまり、制御信号Ｓ２の立ち上がり時および立ち下がり時に）、各ＭＯＳトランジスタＱ１〜Ｑ６のそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して各ゲート端子と一対の入出力端子１１，１２との間に発生する電荷の移動を充分に軽減することができ、その結果、入出力端子１１，１２に発生する電圧の変動を大幅に低減することができる。

なお、上記のスイッチ装置１では、伝送信号Ｓ１の最大電圧Ｖｍａｘおよび最小電圧Ｖｍｉｎに対応させて、アナログスイッチ回路２の高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓの双方を任意に設定し得るように、高電位電圧Ｖｄｄ用の高電位電源部３と低電位電圧Ｖｓｓ用の低電位電源部４の双方を可変電圧電源で構成しているが、伝送信号Ｓ１の最小電圧Ｖｍｉｎが一定の場合（最小電圧Ｖｍｉｎが変更されない場合）には、変更される最大電圧Ｖｍａｘにのみ対応させて、アナログスイッチ回路２の高電位電圧Ｖｄｄのみを任意に設定し得るように、高電位電圧Ｖｄｄ用の高電位電源部３のみを可変電圧電源で構成し、低電位電圧Ｖｓｓ用の低電位電源部４については固定電圧電源とする構成を採用することもできる。また、逆に、伝送信号Ｓ１の最大電圧Ｖｍａｘが一定の場合（最大電圧Ｖｍａｘが変更されない場合）には、変更される最小電圧Ｖｍｉｎにのみ対応させて、アナログスイッチ回路２の低電位電圧Ｖｓｓのみを任意に設定し得るように、低電位電圧Ｖｓｓ用の低電位電源部４のみを可変電圧電源で構成し、高電位電圧Ｖｄｄ用の高電位電源部３については固定電圧電源とする構成を採用することもできる。

これらの構成を採用したスイッチ装置１においても、伝送信号Ｓ１の最大電圧Ｖｍａｘまたは最小電圧Ｖｍｉｎによっては、アナログスイッチ回路２のメインスイッチ１６および制御スイッチ１７，１８の各ＭＯＳトランジスタＱ１〜Ｑ６のゲート端子に供給される反転信号Ｓ３および制御信号Ｓ４のＨレベルとＬレベルとの間の電位差を、アナログスイッチ回路２の最大定格Ｖ＋，Ｖ−の電位差よりも小さくすることができる。このため、これらのスイッチ装置１によっても、反転信号Ｓ３および制御信号Ｓ４のＨレベルからＬレベルへの変化時、およびＬレベルからＨレベルへの変化時に（つまり、制御信号Ｓ２の立ち上がり時および立ち下がり時に）、各ＭＯＳトランジスタＱ１〜Ｑ６のそれぞれに固有に存在するゲート・ソース間容量およびゲート・ドレイン間容量を経由して各ゲート端子と一対の入出力端子１１，１２との間に発生する電荷の移動を軽減することができ、その結果、入出力端子１１，１２に発生する電圧の変動を低減することができる。

なお、上記の例では、高電位電源部３および低電位電源部４とは別体に制御部５を配設して、この制御部５が外部から高電位電圧Ｖｄｄおよび低電位電圧Ｖｓｓを示す電圧データＤｖを入力すると共に、高電位電圧Ｖｄｄを示す高電位データＤｖ１を生成して高電位電源部３に出力し、低電位電圧Ｖｓｓを示す低電位データＤｖ２を生成して低電位電源部４に出力する構成を採用しているが、この制御部５に相当する構成を高電位電源部３と低電位電源部４がそれぞれに内蔵する構成を採用して、高電位電源部３が外部から高電位データＤｖ１を入力して高電位電圧Ｖｄｄを生成し、低電位電源部４が外部から低電位データＤｖ２を入力して低電位電圧Ｖｓｓを生成する構成を採用することもできる。

１スイッチ装置
２アナログスイッチ回路
３高電位電源部
４低電位電源部
５制御部
１１，１２入出力端子
１３制御端子
１４高電位電源端子
１５低電位電源端子
１６メインスイッチ
１９コントロール回路
Ｑ１ｐチャネルＭＯＳトランジスタ
Ｑ２ｎチャネルＭＯＳトランジスタ
Ｓ１伝送信号
Ｓ２，Ｓ４制御信号
Ｓ３反転信号
Ｖｄｄ高電位電圧
Ｖｓｓ低電位電圧

Claims

伝送信号が入力・出力される一対の入出力端子、制御信号が入力される制御端子、高電位電源端子、低電位電源端子、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタとで構成されるメインスイッチ、およびコントロール回路を備え、前記高電位電源端子に入力される高電位電圧および前記低電位電源端子に入力される低電位電圧で前記メインスイッチおよび前記コントロール回路が作動して、前記コントロール回路が前記制御信号の反転信号を生成すると共に当該制御信号および当該反転信号を前記メインスイッチに出力し、当該メインスイッチの前記各ＭＯＳトランジスタが前記制御信号および前記反転信号に基づいてオン状態およびオフ状態のいずれかに同時に移行することにより、前記一対の入出力端子間での前記伝送信号の伝送をオン・オフするアナログスイッチ回路と、
設定された電圧で前記高電位電圧を生成して前記高電位電源端子に出力する高電位電源部と、
設定された電圧で前記低電位電圧を生成して前記低電位電源端子に出力する低電位電源部と、
前記伝送信号の既知の最大電圧および最小電圧に対応して、予め決められた電圧だけ前記最大電圧よりも高い電圧を前記高電位電源部に設定して前記高電位電圧として生成させると共に、予め決められた電圧だけ前記最小電圧よりも低い電圧を前記低電位電源部に設定して前記低電位電圧として生成させる制御部とを備えているスイッチ装置。