JP4096948B2 - レベルシフト回路、それを用いた電気光学装置、および、電子機器 - Google Patents
レベルシフト回路、それを用いた電気光学装置、および、電子機器 Download PDFInfo
- Publication number
- JP4096948B2 JP4096948B2 JP2005024965A JP2005024965A JP4096948B2 JP 4096948 B2 JP4096948 B2 JP 4096948B2 JP 2005024965 A JP2005024965 A JP 2005024965A JP 2005024965 A JP2005024965 A JP 2005024965A JP 4096948 B2 JP4096948 B2 JP 4096948B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- logic
- logic inversion
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- C—CHEMISTRY; METALLURGY
- C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
- C12M—APPARATUS FOR ENZYMOLOGY OR MICROBIOLOGY; APPARATUS FOR CULTURING MICROORGANISMS FOR PRODUCING BIOMASS, FOR GROWING CELLS OR FOR OBTAINING FERMENTATION OR METABOLIC PRODUCTS, i.e. BIOREACTORS OR FERMENTERS
- C12M41/00—Means for regulation, monitoring, measurement or control, e.g. flow regulation
- C12M41/06—Means for regulation, monitoring, measurement or control, e.g. flow regulation of illumination
-
- C—CHEMISTRY; METALLURGY
- C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
- C12M—APPARATUS FOR ENZYMOLOGY OR MICROBIOLOGY; APPARATUS FOR CULTURING MICROORGANISMS FOR PRODUCING BIOMASS, FOR GROWING CELLS OR FOR OBTAINING FERMENTATION OR METABOLIC PRODUCTS, i.e. BIOREACTORS OR FERMENTERS
- C12M31/00—Means for providing, directing, scattering or concentrating light
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Wood Science & Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Organic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Zoology (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microbiology (AREA)
- Biochemistry (AREA)
- Biotechnology (AREA)
- General Health & Medical Sciences (AREA)
- Genetics & Genomics (AREA)
- Biomedical Technology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Sustainable Development (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Analytical Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
このレベルシフト回路では、容量素子の他端に第1および第2の論理反転回路の入力が接続され、さらに、この他端には第3の論理反転回路の入力および出力が接続されている。論理出力回路は、この第1と第2の論理反転回路の出力極性が一致することで論理出力信号を反転する。ここで、第1の論理反転回路での第1の論理反転レベルは、第3の論理反転レベルよりも高く、第2の論理反転回路での第2の論理反転レベルは、より低く設定されているので、容量素子の一端に論理入力信号が入力されて、他端の電圧が第1の論理反転レベルを超えると第1と第2の論理反転回路の出力極性が一致して、論理出力信号が反転する。次に、他端の電圧が第1の論理反転レベルを下回ると第1と第2の論理反転回路の出力極性が一致して、論理出力信号がさらに反転する。このようにして、入力信号と異なる論理出力信号を出力する。
この発明によれば、容量素子の他端に接続された第1および第2の論理反転回路は、同じく容量素子の他端に接続された第3の論理反転回路と同様の、論理反転回路となっている。したがって、第3の論理反転回路により容量素子の他端に供給される第3の論理反転レベルが製造プロセスのばらつきや温度変化等によってずれると、第1および第2の論理反転回路における第1および第2の論理反転レベルも同様の傾向でずれることとなる。ここで、レベルシフト回路の入力感度は、第1および第2の論理反転レベルと第3の論理反転レベルとの差により決定されるため、これらレベルのずれが相殺されることにより、レベルシフト回路の入力感度への影響を低減できる。
例えば、第1の論理反転回路と第3の論理反転回路について同様の回路構成を用いることにより、両者に同様の傾向で発生する製造プロセスのばらつき、温度等の環境変動、または経年変化による変化を相殺して、入力感度の変化を低減できる。また、容量素子ごとに、入力感度を独立に設定することができる。
まず、本発明の第1実施形態であるレベルシフト回路100の構成について図を参照して説明する。
<1−1:構成>
この図において、入力端INは、変換前における第1の論理振幅としての低振幅の論理入力信号を入力するものであり、出力端OUTは、変換後における第2の論理振幅としての高振幅の論理出力信号を出力するものである。ここで、高振幅の論理出力信号においてLレベルに相当する低位側(基準)電位をVSSと、Hレベルに相当する高位側電位をVDDと、それぞれ表記することにする。また、論理反転回路の例として、インバータ回路を図示して説明し、Pチャネル型トランジスタおよびNチャネル型トランジスタとして、Pチャネル型TFTおよびNチャネル型TFTの例で説明する。
論理出力回路130は、入力に対して第1の論理反転レベルを有する第1の論理反転回路としての論理反転回路140と、入力に対して第2の論理反転レベルを有する第2の論理反転回路としての論理反転回路150と、論理出力部135とを含んでいる。
論理反転回路140は、バイアス電圧VBより高く設定された第1の論理反転レベルVHを基準としてコンデンサ110の他端の電圧を判定し、この他端の電圧の論理レベルを反転した出力信号を出力する。
論理反転回路150は、バイアス電圧VBより低く設定された第2の論理反転レベルVLを基準としてコンデンサ110の他端の電圧を判定し、この他端の電圧の論理レベルを反転した出力信号を出力する。
論理出力部135は、論理反転回路140と論理反転回路150の出力極性が一致することで第2の論理振幅を有する論理出力信号を反転する。この論理出力部135は、ナンド回路160、ノア回路170、論理反転回路180、および論理反転回路190を備えている。
論理反転回路120は、入力に対して第3の論理反転レベルを有し、この第3の論理反転レベルがバイアス電圧VBとなる。
レベルシフト回路100の各要素は、同一基板上に、同一の半導体製造プロセスにより形成されている。また、上述の各回路を構成するスイッチング素子としてのTFTが近接して配置されるよう形成される。
ナンド回路160の出力は、レベルシフト回路100の出力端OUTとなるとともに、論理反転回路180に接続され、論理反転回路180の出力は、ノア回路170の入力に接続されている。また、ノア回路170の出力は、論理反転回路190の入力に接続され、論理反転回路190の出力はナンド回路160の入力に接続されている。
論理出力部135は、ナンド回路160、ノア回路170、論理反転回路180、および、論理反転回路190により、論理反転回路140の判定結果および論理反転回路150の判定結果を保持する保持回路となっている。この保持回路は、論理反転回路140のLレベル信号によりセットされ、論理反転回路150のHレベル信号によりリセットされるRSフリップフロップである。
図2において、論理反転回路140、論理反転回路150、および論理反転回路120は、それぞれ、Pチャネル型TFTおよびNチャネル型TFTによる相補型トランジスタ回路である。
論理反転回路120のPチャネル型TFT121、およびNチャネル型TFT122のソースは、それぞれVDDおよびVSSに接続されている。また、それぞれのドレインおよびゲートは、論理反転回路120の出力および入力としてノードN110に共通に接続され、ノードN110が、コンデンサ110の他端に接続されている。これにより、ノードN110は、論理反転回路120により、第3の論理反転レベルであるバイアス電圧VBでバイアスされることとなる。
また、ノードN110は、論理反転回路140を構成するPチャネル型TFT141およびNチャネル型TFT142のゲートに接続される。Pチャネル型TFT141およびNチャネル型TFT142のソースは、それぞれVDDおよびVSSに接続され、それぞれのドレインは、論理反転回路140の出力として共通に接続されている。
さらに、ノードN110は、論理反転回路150を構成するPチャネル型TFT151およびNチャネル型TFT152のゲートに接続される。Pチャネル型TFT151およびNチャネル型TFT152のソースは、それぞれVDDおよびVSSに接続され、それぞれのドレインは論理反転回路150の出力として共通に接続されている。
また、論理反転回路140が、入力される論理入力信号の電圧をHレベルまたはLレベルとして判定する基準の第1の論理反転レベルVHは、それぞれ、Pチャネル型TFT141およびNチャネル型TFT142の特性に基づいて決定され、これと同様に、論理反転回路150が、入力信号の論理を判定する基準の第2の論理反転レベルVLも、それぞれ、Pチャネル型TFT151およびNチャネル型TFT152の特性に基づいて決定される。
レベルシフト回路100においては、論理反転回路120、140、150のそれぞれを構成するTFTのゲート長とゲート幅との比が調整され、これにより、論理反転回路140の第1の論理反転レベルVHは、バイアス電圧VBより高く設定され、論理反転回路150の第2の論理反転レベルVLは、バイアス電圧VBより低く設定されている。電圧の設定について、以下に説明する。
論理反転回路120の入力および出力は共通に接続されているため、論理反転回路120の入力電圧Viと出力電圧Voとは等しい。したがって、入力電圧Viの論理レベルを判定する基準となる論理反転レベルは、出力電圧Voとなり、論理反転回路120が供給するバイアス電圧VBとなる。このように、バイアス回路に論理反転回路120を用い、入出力を共通に接続して出力の電圧を入力にフィードバックすることにより、論理反転回路の論理反転レベル近傍のバイアス電圧VBを容易に得ることができる。
Pチャネル型TFT121のしきい値電圧をVtpとし、Nチャネル型TFT122のしきい値電圧をVtnとすると、ドレイン電流IdpおよびIdnは、次の近似式で求められる。
ここで、Pチャネル型TFT121のドレイン電流Idpは、Nチャネル型TFT122のドレインに流れるので、次式が成立している。
また、論理反転回路140については、仮に、論理反転回路140を単独で取出し入出力を接続した場合の、図3での論理反転回路140の入出力特性の曲線と、VIN=VOUTの直線との交点により、第1の論理反転レベルVHが示される。
論理反転回路150についても同様に、図3での論理反転回路150の入出力特性の曲線と、VIN=VOUTの直線との交点により、第2の論理反転レベルVLが示される。
図3のグラフにおいて、VL < VB < VHの関係が示されている。
次に、レベルシフト回路100の動作について説明する。
図4は、この動作を説明するための図であって、レベルシフト回路100の各部における電圧波形を示す図である。
一方、ノードN110における電圧が第2の論理反転レベルVLを下回ると、論理反転回路150は入力信号のレベルがLであるとして、出力信号VLoutをHレベルにする。ここで、論理反転回路140は、出力信号VHoutをHレベルとなっているので、論理反転回路140と論理反転回路150との出力極性が一致する。また、ノア回路170の出力の信号はLレベルとなり、ナンド回路160の入力に接続される論理反転回路190の出力の信号はHレベルとなる。このとき、ナンド回路160の他の入力はHであるので、出力端OUTに接続されるナンド回路160の出力の信号はLレベルとなり、この結果、論理反転回路180の出力はHレベルとなり、この状態が保持される。このように、論理出力部135は、論理反転回路140と論理反転回路150との出力極性が一致することで、出力端OUTから出力される論理出力信号を再び反転する。ここで、論理出力部135は、N110における電圧が第2の論理反転レベルVLを下回ったとする論理反転回路150の判定結果を、N110における電圧が第2の論理反転レベルVLを超えた後も保持する。
論理出力部135は、論理反転回路140と論理反転回路150との出力極性が一致することで、出力端OUTから出力される論理出力信号を反転するので、コンデンサ110の他端の電圧が、時とともにバイアス電圧VB近傍に戻ることにより、第1の論理反転レベルVHを下回ったり、逆に第2の論理反転レベルVLを超えたりしても、論理出力信号の出力が変化しない。したがって、変化の周期が長い入力信号に対しても、論理出力信号の出力を適切に追従させることができる。
さて、レベルシフト回路100において、第1の論理反転レベルVHとバイアス電圧VBとの差、および、第2の論理反転レベルVLとバイアス電圧VBとの差は入力感度となる。つまり、入力端INに供給される論理入力信号の変化が、論理反転回路140および論理反転回路150によって正常に判定されるのは、第1の論理反転レベルVHがバイアス電圧VBより高く、第2の論理反転レベルVLがバイアス電圧VBより低く設定され、さらに、論理反転レベルVHおよびVLと、バイアス電圧VBとの差がバランスよく維持されているときである。
これに対して、本実施形態によれば、バイアス電圧VBと第1の論理反転レベルVHと、第2の論理反転レベルVLとの相対的なばらつきを低減できる。以下、この動作について説明する。
この一方、論理反転回路140については、α’が設定されている。
レベルシフト回路100では、次式に示すように、α’とαとを異ならせることにより入力感度を調整している。
また、論理反転回路120が備えるPチャネル型TFT121、および論理反転回路140が備えるPチャネル型TFT141は、同一の基板上に形成されているため、両者の特性のうち、しきい値電圧Vtp、Vtnは、基板間相互の製造プロセスのばらつきによる変動が大きい。しかし、同一基板上に近接して配置される論理反転回路120と140が備えるTFT同士では、それぞれのVtpの差、およびVtnの差は極めて小さい。このため、δ<<1の場合には、VH−VBの、VtpおよびVtnに対する依存度が極めて小さい。
したがって、αとα’との差は、TFTのゲートの形状寸法比に依存し、製造プロセスのばらつきによる影響が少なく、この結果、α’とαとの差異に依存するレベルシフト回路100の入力感度もまた、製造プロセスのばらつきによる影響が小さい。
また、論理反転回路150のα’’についても、論理反転回路140と同様に設定されている。このため、入力信号に対する低電位側での入力感度VB−VLも、TFTのゲート幅をゲート長との比に依存し、製造プロセスのばらつきによる影響が小さい。
<2−1:構成>
図5は、本発明の第2実施形態のレベルシフト回路200の構成を示す回路図である。
本実施形態のレベルシフト回路200は、第1実施形態のレベルシフト回路100の構成に対し、さらに、出力バッファ202を備える点が異なる。出力バッファ202は、Pチャネル型TFT205およびNチャネル型TFT206が、高振幅の論理出力信号に対し供給される電源であるVSSおよびVDD間に直列接続される、相補型トランジスタ回路である。
ここで、レベルシフト回路200の論理出力部235は、出力バッファ202に対し、論理出力信号として、相補トランジスタ回路を駆動する2種類の相補回路駆動信号を出力する。相補回路駆動信号の一方は、出力バッファ202の相補トランジスタ回路を構成するPチャネル型TFT205の電流制御を行い、他方はNチャネル型TFT206の電流制御を行う。具体的には、出力バッファ202を構成するPチャネル型TFT205のゲートに、相補回路駆動信号としてLレベルの電圧が供給されると、Pチャネル型TFT205はオン状態となり、Hレベルの電圧が出力されると、オフ状態となる。この一方、Nチャネル型TFT206のゲートに、相補回路駆動信号としてHレベルの電圧が供給されると、Nチャネル型TFT206はオン状態となり、Lレベルの電圧が供給されると、オフ状態となる。
具体的には、論理反転回路240の入力が第1の論理反転レベルVHを超えたと判定された場合に、ナンド回路260からPチャネル型TFT205に供給される一方の相補回路駆動信号は、Pチャネル型TFT205をオフ状態とするHレベルとなる。さらに、この信号は、論理反転回路280およびノア回路270を経由して遅延され、他方の相補回路駆動信号として、Nチャネル型TFT206をオン状態とするHレベルとなる。つまり、論理反転回路280およびノア回路270は遅延素子として機能する。
この一方、第2の論理反転回路としての論理反転回路250の入力が第2の論理反転レベルVLを下回ったと判定された場合に、ノア回路270からNチャネル型TFT206に供給される上記他方の相補回路駆動信号は、Nチャネル型TFT206をオフ状態とするLレベルとなり、さらに、この信号は、論理反転回路290およびナンド回路260を経由して遅延され、上記の一方の相補回路駆動信号として、Pチャネル型TFT205をオン状態とするLレベルとなる。つまり、論理反転回路290およびナンド回路260は遅延素子として機能する。
なお、相補回路駆動信号の遅延量は、例えば、論理反転回路280、290を複数のインバータ回路を接続した構成とし、接続の段数を増減することにより調節することができる。
レベルシフト回路200では、出力バッファ202を備えたことにより、レベルシフト回路200の出力端OUTから、入力端VINの信号の論理を反転した信号が出力される。その他の構成については第1実施形態と同様であり、説明を省略する。
ここで、レベルシフト回路200の動作について説明する。
ノードN210における電圧が第1の論理反転レベルVHを超えると、相補回路駆動信号の一方であるナンド回路260の出力の信号はHレベルとなる。そして、この場合に相補回路駆動信号の他方であるノア回路270の出力の信号は、ナンド回路260の出力信号よりも遅延されてHレベルとなる。したがって、Pチャネル型TFT205がオフ状態となった後で、Nチャネル型TFT206がオン状態となる。
この一方、ノードN210における電圧が第2の論理反転レベルVLを下回ると、相補回路駆動信号の他方であるノア回路270の出力信号はLレベルとなる。そして、この場合に、相補回路駆動信号の一方を出力するナンド回路260の出力信号は、ノア回路270の出力信号よりも遅れてLレベルとなる。したがって、Nチャネル型TFT206がオフ状態となった後で、Pチャネル型TFT205がオン状態となる。
つまり、いずれの場合においても、出力バッファ202を構成するトランジスタのうち、一方がオフ状態となってから他方がオン状態となる。
このように、論理出力回路230が出力する相補回路駆動信号は、出力バッファを構成するPチャネル型TFT205およびNチャネル型TFT206をオン状態とするときには遅延して出力され、オフ状態とするときには直ちに反転されるので、Pチャネル型TFT205およびNチャネル型TFT206は、一方がオフとなった後に他方がオンとなる。したがって、出力バッファの能力に応じた大きな電流を出力しつつも、両者がオン状態となることにより発生する貫通電流を低減することができる。
上記の実施形態では、論理反転回路の論理反転レベルを、バイアス回路が出力するバイアス電圧と異ならせるために、Nチャネル型TFTおよびPチャネル型TFTのゲートの形状寸法比を互いに異ならせている。次に、それぞれ同一寸法のNチャネル型TFT、および同一寸法のPチャネル型TFTを用いても、論理反転回路の論理反転レベルをバイアス電圧と異ならせる、第3実施形態を説明する。
図6は、本発明の第3実施形態に係る第1の論理反転回路としての論理反転回路340、および第2の論理反転回路としての論理反転回路350の構成をトランジスタレベルで示す回路図である。
本実施形態のレベルシフト回路は、第2実施形態のレベルシフト回路200の構成に対し、論理反転回路340が、1個のPチャネル型TFT341および2個のNチャネル型TFT342、343を備え、また、論理反転回路350が、2個のPチャネル型TFT351、352および1個のNチャネル型TFT353を備える点が異なる。
この他の構成については、第2実施形態と同様であり、図示および説明を省略する。
一方、第2の判定回路としての論理反転回路350では、Pチャネル型TFT351のソースはVDDに接続され、ドレインは、Pチャネル型TFT352のソースに接続されている。また、Pチャネル型TFT352のドレインはNチャネル型TFT353のドレインに接続され、Nチャネル型TFT353のソースはVSSに接続されている。Pチャネル型TFT352およびNチャネル型TFT353のゲートはともにノードN110に接続され、Pチャネル型TFT351のゲートはVSSに接続されている。
なお、本実施形態では、論理反転回路120、論理反転回路340、論理反転回路350が備えるPチャネル型TFTのゲートは互いに相似形であり、Nチャネル型TFTのゲートも互いに相似形である。このことにより、論理反転回路120、論理反転回路340、論理反転回路350のTFTとして形状寸法比が互いに等しい標準のTFTを使用することができる。なお、Pチャネル型TFTのゲートの形状寸法は互いに略等しく、Nチャネル型TFTのゲートの形状寸法も互いに略等しいものとすることもできる。
次に、第3実施形態における、バイアス電圧と、論理反転レベルとの関係を説明する。
論理反転回路120が供給するバイアス電圧VB、および論理反転回路340、350による第1の論理反転レベルVHおよび第2の論理反転レベルVLは、それぞれ次の式により求められる。
図6において、論理反転回路340のNチャネル型TFT343は、ゲートがVDDに接続されているため、常時オン状態となっている。これは、論理反転回路340の動作として、Nチャネル型TFT343のゲートがNチャネル型TFT342のゲートと共通に、ノードN110に接続された場合と同等となる。そしてこの場合、2個のNチャネル型TFT342、343は、ゲート幅がNチャネル型TFT342、343と略等しく、ゲート長がおおよそ2倍である1個のNチャネル型TFTと等価であるとみなせる。したがって、α’<αの関係となり、VH>VB 、すなわち、第1の論理反転レベルVHはバイアス電圧VBよりも高く設定されることとなる。
このように、ソースードレインを直列接続するNチャネル型TFTの数を多くすることによって、第1の論理反転レベルVHをバイアス電圧VBより高く設定することができる。つまり、第1の論理反転レベルは、論理反転回路340を構成するトランジスタ素子の、論理反転回路120を構成するトランジスタ素子に対する直並列段数の比によって設定される。
この一方、論理反転回路350では、2個のPチャネル型TFT351、352は、ゲート幅がPチャネル型TFT351、352と略等しく、ゲート長がおおよそ2倍である1個のNチャネル型TFTと等価であるとみなせる。したがって、α’’>αとなり、VL<VB、すなわち第2の論理反転レベルVLはバイアス電圧VBよりも低く設定されることとなる。
このように、ソースードレインを直列接続するPチャネル型TFTの数を多くすることによって、第2の論理反転レベルVLをバイアス電圧VBより低くすることができる。つまり、第2の論理反転レベルは、論理反転回路350を構成するトランジスタ素子の、論理反転回路120を構成するトランジスタ素子に対する直並列段数の比によって設定される。
このようにして、論理反転回路340が備えるNチャネル型TFTまたはPチャネル型TFTの少なくとも一方の個数を、論理反転回路350が備える、上記の一方と同一種類の型のTFTの個数と異ならせ、両者のTFTの直並列段数の比を変えることにより、第1の論理反転レベルVHと第1の論理反転レベルVHとの差を調整することができる。
例えば、論理反転回路120、340、350の間で、ソースードレインを接続させるTFTの数を調節することにより、TFT同士のゲート寸法を異ならせることなく、第1の論理反転レベルVHをバイアス電圧VBより高く、第2の論理反転レベルVLをバイアス電圧VBより低く設定することができる。
したがって、TFTの数の調整を、マスクレイアウト設計でなく、回路設計の段階で容易に行うことができる。
<4−1:構成>
図7は、本発明の第4実施形態のレベルシフト回路400の構成を示す回路図である。
本実施形態のレベルシフト回路400は、第2実施形態のレベルシフト回路200(図5参照)の構成に対し、第1の論理反転回路としてナンド回路440、第2の論理反転回路としてノア回路450を用い、ナンド回路440およびノア回路450が、論理出力回路としてのRSフリップフロップと一体に形成されることが異なる。ここで、ナンド回路440としては、2個のPチャネル型TFTが並列に接続され、2個のNチャネル型TFTが直列に接続された、一般的な構成を採用することができる。また、ノア回路450としては、2個のPチャネルTFTが直列に接続され、2個のNチャネルTFTが並列に接続された、一般的な構成を採用することができる。なお、レベルシフト回路400では、第2実施形態のレベルシフト回路200に対して論理反転回路が1段分少ないため、出力端OUTからは、入力端INの入力信号の非反転信号が出力される。この他の構成については、第2実施形態と同一であり、説明を省略する。
レベルシフト回路400の動作について説明する。
コンデンサ410の一端に、入力端INから、低振幅の論理入力信号が供給され、他端であるノードN410の電圧が、第1の論理反転回路としてナンド回路440の第1の論理反転レベルVHを超えると、このナンド回路440の出力信号はLレベルとなり、よって、論理反転回路460から出力されるHレベルの信号が供給されるノア回路450の出力信号もLレベルとなる。この結果、論理反転回路470の出力信号はHレベルとなり、ナンド回路440の出力が保持される。したがって、ナンド回路440の出力に接続されているPチャネル型TFT405はON状態となり、ノア回路450の出力に接続されているNチャネル型TFT406はOFF状態となるため、出力端OUTの信号はHレベルとなる。
一方で、ノードN410における電圧が第2の論理反転レベルVLを下回ると、ノア回路450の出力信号はHレベルとなり、ナンド回路440の出力信号もHレベルとなる。したがって、Pチャネル型TFT405はオン状態となり、Nチャネル型TFT406はオフ状態となるため、出力端OUTの信号はLレベルとなる。
この結果、レベルシフト回路400の入力端INに入力された信号の非反転論理の信号が、出力端OUTから出力される。
このように、第1の論理反転回路であるナンド回路440、および、第2の論理反転回路であるノア回路450を、論理出力回路430が備える保持回路と一体とすることができるので、少ないゲート数で、レベルシフト回路を実現することができる。
なお、レベルシフト回路400において、ナンド回路440は、2個のPチャネル型TFTが並列に接続され、2個のNチャネル型TFTが直列に接続された構成である。また、ノア回路450は、2個のPチャネルTFTが直列に接続され、2個のNチャネルTFTが並列に接続された構成である。このため、同一ゲート寸法のPチャネル型TFT、および同一ゲート寸法のNチャネル型TFTを使用しても、ナンド回路440の第1の論理反転レベルVHは、VBよりも高く、ノア回路450の第2の論理反転レベルVLはVBよりも低く設定される。ナンド回路440およびノア回路450を使用することにより、個々のTFT同士の形状寸法の比を変更することなく、適切な判定のための論理反転レベルを設定することができる。
<5−1:構成>
図8は、本発明の第4実施形態のレベルシフト回路500の構成を示す回路図である。
本実施形態のレベルシフト回路500は、第2実施形態のレベルシフト回路200(図5参照)の構成に対し、論理出力部835を構成するナンド回路およびノア回路として、3入力のナンド回路560と、3入力のノア回路570を用いることである。ここで、ノア回路570の入力の一つには、レベルシフト回路500の内部を初期状態にするためのリセット信号Rが入力され、ナンド回路560の入力の一つには、リセット信号Rの反転信号RBが入力される構成となる。
この他の構成については、第2実施形態と同一であり、説明を省略する。
次に、レベルシフト回路500の動作について説明する。
まず、リセット信号RとしてHレベルの信号が供給されるとともに、リセット信号の反転信号RBとしてLレベルの信号が供給されると、ナンド回路560の出力の信号はHレベルとなり、論理反転回路580の出力の信号はLレベルとなる。よって、このLレベルの信号がノア回路570に入力される。この一方で、ノア回路570の出力の信号はLレベルとなり、論理反転回路590の出力の信号はHレベルとなる。よって、このHレベルの信号がナンド回路560に入力される。したがって、レベルシフト回路500の内部状態が初期化され、この初期状態は、リセット信号RがLレベルとなり、反転信号RBがHレベルとなった後も保持される。
一方で、ノードN510における電圧が第1の論理反転レベルVHを超えると、ナンド回路560の出力信号はHレベルとなり、ノア回路570の出力信号もHレベルとなる。したがって、Nチャネル型TFT506がオン状態、Pチャネル型TFT505がオフ状態となり、よって、出力端OUTの信号がLレベルとなる。
この結果、レベルシフト回路500の入力端INに入力された信号の反転信号が、出力端OUTから出力される。
レベルシフト回路500は、内部を初期状態にするためのリセット信号入力を備えているので、低振幅の論理入力信号が入力される前に、内部状態および出力信号の状態を確定することができる。特に多数のレベルシフト回路500を使用した場合に、電源投入後の初期状態を統一することができる。
<6−1:構成>
図9は、本発明の第6実施形態のレベルシフト回路600の構成を示す回路図である。
本実施形態のレベルシフト回路600は、第2実施形態のレベルシフト回路200(図5参照)の構成に対し、低振幅の論理入力信号が入力される容量素子を2個備えている点が異なる。
詳細には、レベルシフト回路600は、一端にて共通の論理入力信号が入力される、第1の容量素子としてのコンデンサ610および第2の容量素子としてのコンデンサ611と、コンデンサ610の他端に、第1のバイアス電圧VB1を供給する第1のバイアス回路としての3の論理反転回路としての論理反転回路620と、コンデンサ611の他端に、第1のバイアス電圧VB1と異なる第2のバイアス電圧VB2を供給する第2のバイアス回路となる第4の論理反転回路としての論理反転回路622と、第1の論理反転レベルVHを有する第1の論理反転回路としての論理反転回路640と、第2の論理反転レベルVLを有する第2の論理反転回路としての論理反転回路650と、を備えている。ここで、論理反転回路620、640、622、650は、それぞれ、相補型トランジスタ回路である。
この他の構成については、第2実施形態と同一であり、説明を省略する。
論理反転回路620、622の出力はそれぞれの入力に接続されているため、論理反転回路620、622の入出力特性の曲線とVIN=VOUTの直線との交点の電圧により、それぞれのバイアス電圧VB1、VB2が示される。論理反転回路640、650の第1の論理反転レベルVHおよび第2の論理反転レベルVLについても、仮に、別個に取出して入出力を接続したと仮定すると、論理反転回路120と同様に、入出力特性の曲線と、VIN=VOUTの直線との交点により示される。ここで、VL < VB1、そしてVB2 < VHの関係が示されている。
次に、レベルシフト回路600の動作について説明する。
図11は、この動作を説明するための図であって、レベルシフト回路600の各部における電圧波形を示す図である。
コンデンサ610の一端に、入力端INから低振幅の論理入力信号が供給され、他端であるノードN610における電圧が第1の論理反転レベルVHを超えると、論理反転回路640の出力の信号はLレベルとなる。よって、ナンド回路660の出力信号はHレベルとなり、ノア回路670の出力信号もHレベルとなる。したがって、Pチャネル型TFT605がオフ状態、Nチャネル型TFT606がオン状態となり、出力端OUTの信号がLレベルとなる。
一方で、ノードN611における電圧が第2の論理反転レベルVLを下回ると、論理反転回路650の出力の信号はHレベルとなる。よって、ノア回路670の出力の信号はLレベルとなり、ナンド回路660の出力の信号もLレベルとなる。したがって、Nチャネル型TFT606がオフ状態、Pチャネル型TFT605がオン状態となり、出力端OUTの信号がHレベルとなる。
この結果、レベルシフト回路500の入力端INに入力された信号の反転信号が、出力端OUTから出力される。
レベルシフト回路600は、共通の論理入力信号が入力されるコンデンサ610、611を複数備え、コンデンサ610、611のそれぞれが、互いに独立したバイアス電圧および論理反転レベルの組み合わせに対応付けられる。すなわち、コンデンサ610をバイアス電圧VB1および第1の論理反転レベルVHの組み合わせに、そして、コンデンサ611をバイアス電圧VB2および第2の論理反転レベルVLの組み合わせに対応付けることができる。したがって、論理反転回路620、622、および論理反転回路640、650を構成する素子の特性を、それぞれのコンデンサ610、611ごとに独立に調整して、最適な論理反転レベルを設定することができる。例えば、バイアス電圧VB1とVB2とを独立に調節して、それぞれの第1の論理反転レベルVHおよびVLの近傍に設定することにより、入力感度を高感度とすることができる。
また、例えば、論理反転回路640が論理反転回路650と異なる回路構成の場合、論理反転回路620に、論理反転回路640と同様の回路構成を用いることにより、両者に同様の傾向で発生する製造プロセスのばらつきや、経時的な変化を相殺して、入力感度の変化を低減することができる。また、異なるコンデンサ610、611ごとに、独立に入力感度を調整することができる。
<7−1:構成>
図12は、本発明の第7実施形態に係る論理反転回路700の構成を示す回路図である。
本実施形態のレベルシフト回路700は、第6実施形態のレベルシフト回路600(図9参照)の構成に対し、第1の論理反転回路としてナンド回路740、第2の論理反転回路としてノア回路750を用いる点、そして、ナンド回路740、ノア回路750、および論理反転回路760、770により構成される論理出力部としてのRSフリップフロップが、第1の論理反転回路、および第2の論理反転回路と一体に形成される点が異なる。この他の構成については、第6実施形態と同一であり、説明を省略する。
本実施形態は、第6実施形態と、第4実施形態との両特徴を併せ持つ。すなわち、第1の論理反転回路であるナンド回路740、および、第2の論理反転回路であるノア回路750を、論理出力回路としてのRSフリップフロップと兼用することができるので、少ないゲート数で、レベルシフト回路を実現することができるとともに、論理反転回路720、722、およびナンド回路740、750を構成する素子の特性を、それぞれのコンデンサ710、711ごとに独立に調整して、最適なレベル判定を行うことができる。
<8−1:構成>
図13は、本発明の第8実施形態に係る論理反転回路800の構成を示す回路図である。
本実施形態のレベルシフト回路800は、第6実施形態のレベルシフト回路600(図9参照)の構成に対し、RSフリップフロップを構成するナンド回路およびノア回路として、3入力のナンド回路860と、ノア回路870とを用いる点が異なる。ここで、ノア回路870の入力の一つには、レベルシフト回路800の内部を初期状態にするためのリセット信号Rが入力され、ナンド回路860の入力の一つには、リセット信号Rの反転信号RBが入力されるよう構成される。この他の構成については、第6実施形態と同一であり、説明を省略する。
本実施形態は、第6実施形態と、第5実施形態との両特徴を併せ持つ。
すなわち、レベルシフト回路800は、内部を初期状態にするためのリセット信号入力を備えているので、低振幅の論理入力信号が入力される前に、内部状態および出力信号の状態を確定することができる。特に多数のレベルシフト回路800を使用した場合に、電源投入後の初期状態を統一することができる。
<9−1:構成>
図14は、本発明の第9実施形態に係る論理反転回路900の構成を示す回路図である。
本実施形態のレベルシフト回路900は、第8実施形態のレベルシフト回路800(図13参照)の構成に対し、論理反転回路920、940としてナンド回路を用い、また、論理反転回路922、950としてノア回路を用いる点が異なる。ここで、論理反転回路920、940のそれぞれの入力の一つにはリセット信号Rが入力され、論理反転回路922、950のそれぞれの入力の一つにはリセット信号Rの反転信号RBが入力されるよう構成される。なお、これらの入力は、コンデンサ910、911に接続される入力の一端とは異なる他端である。この他の構成については、第8実施形態と同一であり、説明を省略する。
ここで、第9実施形態における動作を説明する。まず、レベルシフト回路900を初期状態、または停止状態とするため、リセット信号RとしてHレベルの信号が供給されるとともに、リセット信号の反転信号RBとしてLレベルの信号が供給されると、論理反転回路920、940の出力の信号はHレベルとなり、論理反転回路922、950の出力の信号Lレベルとなる。このとき、論理反転回路920、940、922、950が有する相補型トランジスタ回路を構成する各トランジスタは、オンまたはオフ状態のいずれかの状態となる。したがって、相補型トランジスタ回路を構成するPチャネル型トランジスタおよびNチャネル型トランジスタの双方が飽和領域で動作し、同時にドレイン電流が流れてしまうといったことを防止できる。
次に、レベルシフト回路900の初期状態、または停止状態が解除された動作状態とするため、リセット信号RとしてLレベルの信号が供給されるとともに、リセット信号の反転信号RBとしてHレベルの信号が供給されると、論理反転回路920、922の出力の信号電圧は、それぞれの論理反転レベルであるVB1、VB2となる。また、論理反転回路940、950の出力の信号は、それぞれの論理反転レベルに対する入力の信号レベルに応じて、HレベルまたはLレベルとなる。
また、本実施形態では、出力の信号を固定させるための他端に、論理出力部935に入力するリセット信号Rおよびリセット信号の反転信号RBを入力したが、本発明は、これに限らず、他端に入力するのは出力の信号を固定させるための信号であればよい。例えば、リセット信号Rおよびリセット信号の反転信号RBとは別のパワーセーブ信号およびその反転信号を入力するものであってもよい。
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
次に、上述した電気的構成に係る電気光学装置1の全体構成について図15および図16を参照して説明する。ここで、図15は、電気光学装置1の構成を示す斜視図であり、図16は、図15におけるA−A断面図である。液晶パネルは、画素電極等が形成されたガラスや半導体等の素子基板1151と、共通電極1158等が形成されたガラス等の透明な対向基板1152とを備え、これら素子基板1151および対向基板1152の間隙に液晶1155が封入されている。
上述した実施形態においては液晶を備えた電気光学装置を例示したが、液晶以外の電気光学物質を用いた電気光学装置にも本発明は適用される。電気光学物質とは、電気信号(電流信号または電圧信号)の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機EL(Electro Luminescent)や発光ポリマーなどのOLED素子を電気光学物質として用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
次に、上述した実施形態および応用例に係る電気光学装置1を適用した電子機器について説明する。図17に、電気光学装置1を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置1と本体部2010を備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この電気光学装置1は、入力感度が製造プロセスのばらつきによる影響を受けないレベルシフト回路を備えるので、均質な画像を表示することができる。
Claims (18)
- 一端にて第1の論理振幅を有する論理入力信号が入力される容量素子と、
前記容量素子の他端に接続された入力に対して第1の論理反転レベルを有する第1の論理反転回路、および、前記容量素子の他端に接続された入力に対して第2の論理反転レベルを有する第2の論理反転回路を含み、前記第1の論理反転回路と前記第2の論理反転回路の出力極性が一致することで第2の論理振幅を有する論理出力信号を反転する論理出力回路と、
前記容量素子の他端に入力の一端と出力が接続され、前記容量素子の他端に接続された入力に対して第3の論理反転レベルを有する第3の論理反転回路と、
を備え、
前記第1の論理反転レベルが前記第3の論理反転レベルよりも高く設定され、
前記第2の論理反転レベルが前記第3の論理反転レベルよりも低く設定されたことを特徴とするレベルシフト回路。 - 請求項1に記載のレベルシフト回路であって、
前記第1の論理反転回路と、前記第2の論理反転回路と、前記第3の論理反転回路が、相補型トランジスタ回路であることを特徴とするレベルシフト回路。 - 請求項1または2に記載のレベルシフト回路であって、
前記第1の論理反転レベルが、前記第1の論理反転回路を構成するトランジスタ素子の前記第3の論理反転回路を構成するトランジスタ素子に対する形状寸法または直並列段数の比によって設定され、
前記第2の論理反転レベルが、前記第2の論理反転回路を構成するトランジスタ素子の前記第3の論理反転回路を構成するトランジスタ素子に対する形状寸法または直並列段数の比によって設定されたことを特徴とするレベルシフト回路。 - 請求項1乃至3のいずれか1項に記載のレベルシフト回路であって、
前記第1の論理反転回路、前記第2の論理反転回路、および、前記第3の論理反転回路のうちの少なくとも一つが、前記入力の一端とは別の入力の他端を有し、この入力の他端の信号に応じて前記入力の一端の信号に拘わらず、出力の信号を所定のレベルに固定することを特徴とするレベルシフト回路。 - 第1の論理振幅を有する論理入力信号が一端に入力される第1の容量素子と、
前記論理入力信号が一端に入力される第2の容量素子と、
前記第1の容量素子の他端に接続された入力に対して第1の論理反転レベルを有する第1の論理反転回路、および、前記第2の容量素子の他端に接続された入力に対して第2の論理反転レベルを有する第2の論理反転回路を含み、前記第1の論理反転回路と前記第2の論理反転回路の出力極性が一致することで第2の論理振幅を有する論理出力信号を反転する論理出力回路と、
前記第1の容量素子の他端に入力の一端と出力が接続され、前記第1の容量素子の他端に接続された入力に対して第3の論理反転レベルを有する第3の論理反転回路と、
前記第2の容量素子の他端に入力の一端と出力が接続され、前記第2の容量素子の他端に接続された入力に対して第4の論理反転レベルを有する第4の論理反転回路と、
を備え、
前記第1の論理反転レベルが前記第3の論理反転レベルよりも高く設定され、
前記第2の論理反転レベルが前記第4の論理反転レベルよりも低く設定されたことを特徴とするレベルシフト回路。 - 請求項5に記載のレベルシフト回路であって、
前記第1の論理反転回路と、前記第2の論理反転回路と、前記第3の論理反転回路と、前記第4の論理反転回路とが、相補型トランジスタ回路であることを特徴とするレベルシフト回路。 - 請求項5または6に記載のレベルシフト回路であって、
前記第1の論理反転レベルが、前記第1の論理反転回路を構成するトランジスタ素子の前記第3の論理反転回路を構成するトランジスタ素子に対する形状寸法または直並列段数の比によって設定され、
前記第2の論理反転レベルが、前記第2の論理反転回路を構成するトランジスタ素子の前記第4の論理反転回路を構成するトランジスタ素子に対する形状寸法または直並列段数の比によって設定されたことを特徴とするレベルシフト回路。 - 請求項5乃至7のいずれか1項に記載のレベルシフト回路であって、
前記第1の論理反転回路、前記第2の論理反転回路、前記第3の論理反転回路、および、前記第4の論理反転回路のうちの少なくとも一つが、前記入力の一端とは別の入力の他端を有し、この入力の他端の信号に応じて前記入力の一端の信号に拘わらず、出力の信号を所定のレベルに固定することを特徴とするレベルシフト回路。 - 請求項1乃至4のいずれか1項に記載のレベルシフト回路であって、
前記論理出力回路及び前記第3の論理反転回路を構成するトランジスタ素子が、同じ製造プロセスで形成されたことを特徴とするレベルシフト回路。 - 請求項9に記載のレベルシフト回路であって、
前記論理出力回路及び前記第3の論理反転回路を構成するトランジスタ素子が、近接して配置されたことを特徴とするレベルシフト回路。 - 請求項9に記載のレベルシフト回路であって、
前記論理出力回路及び前記第3の論理反転回路を構成するトランジスタ素子の形状が、相似形であることを特徴とするレベルシフト回路。 - 請求項5乃至8のいずれか1項に記載のレベルシフト回路であって、
前記論理出力回路、前記第3の論理反転回路及び第4の論理反転回路を構成するトランジスタ素子が、同じ製造プロセスで形成されたことを特徴とするレベルシフト回路。 - 請求項12に記載のレベルシフト回路であって、
前記論理出力回路、前記第3の論理反転回路及び第4の論理反転回路を構成するトランジスタ素子が、近接して配置されたことを特徴とするレベルシフト回路。 - 請求項12に記載のレベルシフト回路であって、
前記論理出力回路、前記第3の論理反転回路及び第4の論理反転回路を構成するトランジスタ素子の形状が、相似形であることを特徴とするレベルシフト回路。 - 請求項1乃至11のいずれか1項に記載のレベルシフト回路であって、
前記第2の論理振幅を有する論理出力信号が、相補トランジスタ回路を駆動するための相補回路駆動信号であることを特徴とするレベルシフト回路。 - 請求項15に記載のレベルシフト回路であって、
さらに、前記第2の論理振幅を供給する電源間に直列接続され、前記相補回路駆動信号により駆動される相補型トランジスタ回路を備えることを特徴とするレベルシフト回路。 - 請求項1乃至16のいずれか1項に記載のレベルシフト回路を備える電気光学装置。
- 請求項17に記載の電気光学装置を備える電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024965A JP4096948B2 (ja) | 2005-02-01 | 2005-02-01 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
US11/330,365 US7282952B2 (en) | 2005-02-01 | 2006-01-11 | Level shift circuit, electro-optical device using the same, and electronic apparatus |
TW095102327A TWI315060B (en) | 2005-02-01 | 2006-01-20 | Level shift circuit |
CN2006100020848A CN1815889B (zh) | 2005-02-01 | 2006-01-23 | 电平移位电路、使用其的电光装置以及电子设备 |
KR1020060009681A KR100793450B1 (ko) | 2005-02-01 | 2006-02-01 | 레벨 시프트 회로, 전기 광학 장치 및 전자기기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005024965A JP4096948B2 (ja) | 2005-02-01 | 2005-02-01 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006217016A JP2006217016A (ja) | 2006-08-17 |
JP4096948B2 true JP4096948B2 (ja) | 2008-06-04 |
Family
ID=36755529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005024965A Active JP4096948B2 (ja) | 2005-02-01 | 2005-02-01 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7282952B2 (ja) |
JP (1) | JP4096948B2 (ja) |
KR (1) | KR100793450B1 (ja) |
CN (1) | CN1815889B (ja) |
TW (1) | TWI315060B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI344625B (en) | 2005-03-08 | 2011-07-01 | Epson Imaging Devices Corp | Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus |
US7786788B2 (en) | 2006-11-30 | 2010-08-31 | Tpo Displays Corp. | Systems including level shifter having voltage distributor |
US7928765B2 (en) * | 2009-03-30 | 2011-04-19 | Lsi Corporation | Tuning high-side and low-side CMOS data-paths in CML-to-CMOS signal converter |
US8030965B2 (en) * | 2009-12-10 | 2011-10-04 | Advantest Corporation | Level shifter using SR-flip flop |
JP5485108B2 (ja) * | 2010-10-28 | 2014-05-07 | 株式会社 日立パワーデバイス | 半導体装置、およびそれを用いた超音波診断装置 |
US9111894B2 (en) * | 2011-08-31 | 2015-08-18 | Freescale Semiconductor, Inc. | MOFSET mismatch characterization circuit |
US8729954B2 (en) * | 2011-08-31 | 2014-05-20 | Freescale Semiconductor, Inc. | MOFSET mismatch characterization circuit |
JP2014179723A (ja) * | 2013-03-14 | 2014-09-25 | Seiko Epson Corp | レベルシフト回路、電気光学装置、及び電子機器 |
US20150073738A1 (en) * | 2013-09-09 | 2015-03-12 | International Business Machines Corporation | Determining process variation using device threshold sensitivites |
JP6642973B2 (ja) * | 2015-03-26 | 2020-02-12 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の制御方法 |
US9698774B2 (en) * | 2015-08-14 | 2017-07-04 | Macom Technology Solutions Holdings, Inc. | 20V to 50V high current ASIC PIN diode driver |
US9948291B1 (en) | 2015-08-14 | 2018-04-17 | Macom Technology Solutions Holdings, Inc. | 20V to 50V high current ASIC PIN diode driver |
JP7089268B2 (ja) * | 2017-11-28 | 2022-06-22 | 深▲セン▼通鋭微電子技術有限公司 | レベルシフト回路及び表示装置駆動ドライバ |
CN109346026A (zh) * | 2018-12-21 | 2019-02-15 | 深圳市华星光电技术有限公司 | 液晶显示面板的驱动装置以及液晶显示器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1127116A (ja) * | 1997-07-02 | 1999-01-29 | Tadahiro Omi | 半導体集積回路、電圧コントロールディレイライン、ディレイロックドループ、自己同期パイプライン式デジタルシステム、電圧制御発振器、およびフェーズロックドループ |
JP3609977B2 (ja) * | 1999-07-15 | 2005-01-12 | シャープ株式会社 | レベルシフト回路および画像表示装置 |
JP3596540B2 (ja) * | 2001-06-26 | 2004-12-02 | セイコーエプソン株式会社 | レベルシフタ及びそれを用いた電気光学装置 |
KR100848090B1 (ko) * | 2002-02-19 | 2008-07-24 | 삼성전자주식회사 | 레벨 시프터 및 이를 이용한 액정 표시 장치 |
CN1194333C (zh) * | 2002-11-12 | 2005-03-23 | 统宝光电股份有限公司 | 纯p型晶体管的电压电平移位器 |
US6982571B2 (en) * | 2003-12-04 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Systems and methods for translating voltage levels of digital signals |
-
2005
- 2005-02-01 JP JP2005024965A patent/JP4096948B2/ja active Active
-
2006
- 2006-01-11 US US11/330,365 patent/US7282952B2/en not_active Expired - Fee Related
- 2006-01-20 TW TW095102327A patent/TWI315060B/zh not_active IP Right Cessation
- 2006-01-23 CN CN2006100020848A patent/CN1815889B/zh not_active Expired - Fee Related
- 2006-02-01 KR KR1020060009681A patent/KR100793450B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1815889A (zh) | 2006-08-09 |
CN1815889B (zh) | 2011-06-01 |
JP2006217016A (ja) | 2006-08-17 |
KR20060088509A (ko) | 2006-08-04 |
US20060169909A1 (en) | 2006-08-03 |
TW200636668A (en) | 2006-10-16 |
TWI315060B (en) | 2009-09-21 |
KR100793450B1 (ko) | 2008-01-14 |
US7282952B2 (en) | 2007-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4096948B2 (ja) | レベルシフト回路、それを用いた電気光学装置、および、電子機器 | |
US10643563B2 (en) | Display device | |
US9564097B2 (en) | Shift register, stage-shift gate driving circuit and display panel | |
JP5811129B2 (ja) | 電気光学装置および電子機器 | |
KR100793507B1 (ko) | 쌍방향 시프트 레지스터 | |
US7312638B2 (en) | Scanning line driving circuit, display device, and electronic apparatus | |
US8102357B2 (en) | Display device | |
TWI410937B (zh) | 半導體積體電路 | |
US20080030494A1 (en) | Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same | |
US20080174577A1 (en) | Electrooptic device | |
JP2007205902A (ja) | 光検知回路、電気光学装置および電子機器 | |
US11263952B2 (en) | Shift register unit, shift register and driving method, and display apparatus | |
JP4434036B2 (ja) | レベルシフト回路、それを用いた電気光学装置、および、電子機器 | |
US20080084380A1 (en) | Display Device | |
JP4434035B2 (ja) | レベルシフト回路、それを用いた電気光学装置、および、電子機器 | |
JP2006287198A (ja) | 半導体回路、電気光学装置の駆動回路および電子機器 | |
JP6458882B2 (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
TW201635270A (zh) | 閘極驅動電路 | |
JP6273714B2 (ja) | レベルシフト回路、電気光学装置、及び電子機器 | |
JP2006267781A (ja) | 電気光学パネルの駆動回路、電気光学装置、および電子機器 | |
JP2015002497A (ja) | 静電保護回路、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |