JP2006267781A - 電気光学パネルの駆動回路、電気光学装置、および電子機器 - Google Patents

Abstract

【課題】回路面積をできるだけ低減でき、かつ、消費電力を低減しつつ、十分な信頼性を確保できる電気光学パネルの駆動回路を提供すること
【解決手段】 駆動回路は、複数の走査線と、これら走査線に交差する複数のデータ線と、走査線とデータ線との交差部に設けられた複数の画素回路と、を備えた表示パネルを駆動する。駆動回路は、駆動回路を駆動するために外部より供給されるデューティ比一定の第１の駆動信号を低振幅から高振幅に変換して出力するデータ線駆動回路インターフェース３０２と、駆動回路を駆動するために外部より供給されるデューティ比一定の第２の駆動信号を低振幅から高振幅に変換して出力する走査線駆動回路インターフェース３０１と、を有し、走査線駆動回路インターフェース３０１とデータ線駆動回路インターフェース３０２とは、構成が異なる。
【選択図】 図１２

Description

本発明は、例えば、電気光学パネルの駆動回路、電気光学装置、および電子機器に関する。

従来より、液晶表示パネルである電気光学パネルを備えた電気光学装置が知られている。この電気光学パネルは、例えば、第１の基板と、この第１の基板に対向して設けられた第２の基板と、第１の基板と第２の基板との間に設けられた液晶と、を備える。
第１の基板上には、複数の走査線、複数のデータ信号線、ならびに、走査線およびデータ信号線の交差に対応して設けられた複数の液晶画素回路が設けられる。

また、第１の基板上には、走査線を駆動する垂直駆動回路と、データ信号線を駆動する水平駆動回路と、外部のＩＣから入力された映像信号や制御信号を走査線駆動回路やデータ線駆動回路に出力する制御回路と、が設けられる（特許文献１参照）。

ところで、このような制御回路は、例えば、外部ＩＣから入力されるスタート信号、クロック信号、および出力制御信号（イネーブル信号）を昇圧または降圧するため、レベルシフタを含んで構成される。このレベルシフタは、入力される各信号の特性に基づいて選択される。具体的には、例えば、上述した信号のうちスタート信号およびクロック信号については、デューティ比が一定であるため、容量結合型レベルシフタが用いられる。一方、ビデオ信号については、デューティ比が一定ではないため、直結型レベルシフタが用いられる。
特開２００１−７５５３５号公報

ところで、以上の駆動回路では、入力信号のデューティ比に基づいてレベルシフタを選択しているため、走査線やデータ信号線の駆動におけるワーストケースを想定した設計となっている。そのため、レベルシフタの性能が実際に要求される仕様に合致せず、駆動回路の回路面積が増大する、消費電力が高くなる、十分な信頼性を得られないという問題があった。このような問題は、例えばポリシリコン薄膜を用いてアクティブマトリクス回路と同一基板上に駆動回路を形成した、いわゆる駆動回路内蔵型電気光学装置においては、トランジスタ性能が不十分なため、顕著である。

本発明の目的は、回路面積をできるだけ低減でき、かつ、消費電力を低減しつつ、十分な信頼性を確保できる電気光学パネルの駆動回路、電気光学装置、および電子機器を提供することである。

本発明の駆動回路は、複数の走査線と、これら走査線に交差する複数のデータ線と、前記走査線と前記データ線との交差部に設けられた複数の画素回路と、を備えた電気光学パネルを駆動する駆動回路であって、前記駆動回路を駆動するために外部より供給されるデューティ比一定の第１の駆動信号を低振幅から高振幅に変換して出力する第１レベル変換回路と、前記駆動回路を駆動するために外部より供給されるデューティ比一定の第２の駆動信号を低振幅から高振幅に変換して出力する第２レベル変換回路と、を有し、前記第１レベル変換回路と前記第２レベル変換回路とは、構成が異なることを特徴とする。

この発明によれば、電気光学パネルの駆動回路を構成する第１、第２レベル変換回路を設計する際に、従来のように入力信号のデューティ比に基づいてではなく、出力先の回路から要求される性能に基づいて、回路構成を選択した。具体的には、第１、第２レベル変換回路の特性を示す項目は、動作速度、回路面積、消費電力、対象電圧、および信頼性等が挙げられるが、これらの項目のうち優先度の高い項目を重視して、第１、第２レベル変換回路の回路構成を選択する。これにより、回路面積をできるだけ低減し、かつ、消費電力を低減しつつ十分な信頼性を確保できる。
ここで、レベルシフタの回路構成としては、例えば、Push-Pull型、容量結合型、インバータ型、フリップフロップ型、およびCross-Couple型が挙げられる。

本発明の駆動回路では、前記第１レベル変換回路は、高い周波数で駆動する回路に前記信号を出力し、前記第２レベル変換回路は、前記高い周波数で駆動する回路よりも低い周波数で駆動する回路に前記信号を出力することが好ましい。

この発明によれば、第１レベル変換回路は、高速で駆動する回路に信号を出力し、第２レベル変換回路は、低速で駆動する回路に信号を出力する。つまり、出力先の回路の動作速度を重視して、レベル変換回路の回路構成を選択したので、低い周波数で駆動する回路や高い周波数で駆動する回路を、確実に駆動できる。

本発明の駆動回路では、前記走査線を駆動する走査線駆動回路と、前記データ線を駆動するデータ線駆動回路と、をさらに備え、前記高い周波数で駆動する回路は、前記データ線駆動回路であり、前記低い周波数で駆動する回路は、前記走査線駆動回路であることが好ましい。

本発明の駆動回路では、前記第１の駆動信号および第２の駆動信号は、前記走査線駆動回路または前記データ線駆動回路のスタート信号、クロック信号、および出力制御信号のうち少なくとも１つであることが好ましい。

本発明の駆動回路では、前記第２レベル変換回路は、前記第１レベル変換回路よりも低速で駆動することが好ましい。

本発明の駆動回路では、前記第２レベル変換回路は、前記第１レベル変換回路よりも低消費電力で駆動することが好ましい。
この発明によれば、消費電力を重視して各レベル変換回路の回路構成を選択したので、消費電力を低減しつつ、対象電圧を確実に変換できる。

本発明の駆動回路では、前記第１レベル変換回路の出力電圧を入力電圧で除した出力比は、前記第２レベル変換回路の出力電圧を入力電圧で除した出力比より低いことが好ましい。
この発明によれば対象電圧を重視して、各レベル変換回路の回路構成を選択したので、対象電圧を確実に変換できる。

本発明の駆動回路では、前記第１レベル変換回路に入力される第１の駆動信号は、両極性であり、前記第２レベル変換回路に入力される第２の駆動信号は、単極性であることが好ましい。

本発明の電気光学装置は、上述した駆動回路を備えたことを特徴とする。

本発明の電気光学装置では、前記駆動回路は、前記複数の画素回路と同一基板上に同一製造工程で製造されたものであることが好ましい。

本発明の電気光学装置では、前記駆動回路は、ポリシリコン薄膜を能動層とするトランジスタを備えることが好ましい。

本発明の電子機器は、上述した電気光学装置を備えたことを特徴とする。

以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１の構成を示す概略平面図である。
電気光学装置１は、表示パネルＡＡと、外部ＩＣ６００とを備える。
表示パネルＡＡは、具体的には、有効表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、およびインターフェース回路３００で構成される。

このうち、有効表示領域Ａには、例えば、Ｘ方向と平行に、４８０本の走査線１０１が形成され、Ｘ方向と直交するＹ方向と平行に、６４０本のデータ線１０２が形成される。また、有効表示領域Ａには、走査線１０１とデータ線１０２との各交差に対応して後述する画素回路４００が各々設けられる。

走査線駆動回路１００は、有効表示領域Ａの走査線１０１に接続され、データ線駆動回路２００は、有効表示領域Ａのデータ線１０２に接続されている。
外部ＩＣ６００は、インターフェース回路３００を介して、これら走査線駆動回路１００およびデータ線駆動回路２００に接続されている。

図２は、有効表示領域Ａを構成する画素回路４００のトランジスタレベルでの回路図である。
この画素回路４００は、トランジスタ、例えばｎチャネル型ＭＯＳトランジスタからなるスイッチング素子４０１と、保持容量４０２と、液晶部４０３と、を含んで構成される。

スイッチング素子４０１のゲート電極は走査線１０１に接続され、ソース電極はデータ線１０２に接続され、ドレイン電極は画素電極４０４に接続される。
液晶部４０３は、液晶層を画素電極４０４と対向基板の共通電極４０５とで挟んで構成される。
保持容量４０２は、画素電極４０４とこの画素電極４０４に対向する保持容量電極４０６とで構成される。この保持容量電極４０６は、例えば共通電極４０５に接続される。

走査線１０１を介して供給される走査信号がアクティブになると、スイッチング素子４０１は、データ線を介して供給されるデータ信号を取り込み、このデータ信号は画素電極４００に供給される。また、このデータ信号は、保持容量４０２で保持される。これにより、保持容量４０２は、次のデータ信号が供給されるまで、液晶部４０３を駆動する。

図３は、表示パネルＡＡの制御回路の構成を示すブロック図である。
インターフェース回路３００は、第２レベル変換回路としての走査線駆動回路インターフェース３０１と、第１レベル変換回路としてのデータ線駆動回路インターフェース３０２とで構成される。

外部ＩＣ６００は、クロック信号およびスタート信号を含む駆動信号のほか、画像信号、出力制御信号を供給する。出力制御信号としては、例えば、高電位駆動電圧および低電位駆動電圧がある。
具体的には、外部ＩＣは、クロック信号ＣＬＫＶ、スタート信号ＳＰＶ、出力制御信号ＥＮＢＶを、走査線駆動回路インターフェース３０１に供給する。また、外部ＩＣは、クロック信号ＣＬＫＨ、スタート信号ＳＰＨ、出力制御信号ＥＮＢＨを、データ線駆動回路インターフェース３０２に供給するとともに、画像信号ＶＩＤＥＯをデータ線駆動回路２００に供給する。

走査線駆動回路インターフェース３０１は、レベルシフタを含んで構成され、外部ＩＣ６００から供給された、クロック信号ＣＬＫＶ、スタート信号ＳＰＶ、および出力制御信号ＥＮＢＶを低振幅から高振幅に変換することにより、走査線駆動回路１００を駆動するのに十分なレベルまで増幅して、走査線駆動回路１００に供給する。
データ線駆動回路インターフェース３０２は、レベルシフタを含んで構成され、外部ＩＣ６００から供給された、クロック信号ＣＬＫＨ、スタート信号ＳＰＨ、および出力制御信号ＥＮＢＨを低振幅から高振幅に変換することにより、データ線駆動回路２００を駆動するのに十分なレベルまで増幅して、データ線駆動回路２００に供給する。

ところで、走査線駆動回路１００は、１フレーム期間中に、４８０本の走査線を順次走査する。具体的には、クロック信号に同期してスタート信号を順次転送することにより、１走査線選択期間に相当する幅の信号を走査信号として１行目の走査線１０１に供給して、この１行目の走査線１０１を選択する。以降、１行目の走査線１０１と同様にして、２、３、…、ｎ行目の走査線１０１の各々を選択する。

一方、データ線駆動回路２００は、１走査期間中に、６４０本のデータ線を順次選択する。具体的には、クロック信号に同期してスタート信号を順次転送することにより、１画素選択期間の間、画像信号をデータ信号として１列目のデータ線１０２に供給する。以降、１列目のデータ線１０２と同様に、２、３、…、ｎ列目のデータ線１０２の各々にデータ信号を供給する。

以上より、例えば、駆動周波数を６０Ｈｚとすると、１走査線選択期間は、約３５ｍｓ、１画素選択期間は、約３．５μｓとなる。したがって、データ線駆動回路２００は、走査線駆動回路１００よりも高速で駆動する必要がある。なお、高速で駆動するとは、具体的には、図４に示すように、入力信号に対して、波形の鈍り（遅延時間）が少ない出力信号を生成することである。
つまり、データ線駆動回路インターフェース３０２は、高い周波数で駆動するデータ線駆動回路２００に信号を出力し、走査線駆動回路インターフェース３０１は、データ線駆動回路２００よりも低い周波数で駆動する走査線駆動回路１００に信号を出力することになる。

ところで、レベルシフタとしては、以下の回路構成のものが知られている
図５は、Push-Pull型レベルシフタ１０のトランジスタレベルでの回路図である。
このPush-Pull型レベルシフタ１０は、例えば、２つのｐチャネル型ＭＯＳトランジスタＰ１、Ｐ２と、２つのｎチャネル型ＭＯＳトランジスタＮ１、Ｎ２と、で構成される。

具体的には、トランジスタＰ１のソース電極は高電位電源ＶＨに接続され、ゲート電極は入力信号線に接続され、ドレイン電極はトランジスタＰ２のゲート電極に接続される。トランジスタＮ１のソース電極は低電位電源ＶＬに接続され、ゲート電極は高電位電源ＶＨに接続され、ドレイン電極はトランジスタＰ２のゲート電極に接続される。トランジスタＰ２のソース電極は高電位電源ＶＨに接続され、ドレイン電極は出力信号線に接続される。トランジスタＮ２のソース電極は入力信号線に接続され、ゲート電極は高電位電極ＶＨに接続され、ドレイン電極は出力信号線に接続される。

このPush-Pull型レベルシフタ１０では、高電位電圧ＶＨは、トランジスタＮ１、Ｎ２のゲート電極に導入されているため、トランジスタＮ１、Ｎ２はオンとなっている。これにより、トランジスタＰ２のゲート電極に低電位電圧ＶＬが導入され、トランジスタＰ２もオンとなっている。
この状態で、入力信号がＨレベルになると、トランジスタＰ１はオフになるので、高電位電圧ＶＨは、トランジスタＰ２を介して出力される。

一方、入力信号がＬレベルになると、トランジスタＰ１がオンする。すると、高電位電圧ＶＨが、トランジスタＰ１を介して、トランジスタＰ２のゲート電極に導入され、トランジスタＰ２がオフする。すると、Ｌレベルの入力信号がそのまま出力される。

図６〜８は、容量結合型レベルシフタ２０〜２２の回路図である。図６の容量結合型レベルシフタ２０は、容量結合型レベルシフタの基本的な回路図である。図７の容量結合型レベルシフタ２１は、基本的な構成の容量結合型レベルシフタ２０に基準電位生成回路を設けたものである。図８の容量結合型レベルシフタ２２は、フリップフロップタイプの容量結合型レベルシフタである。

まず、容量結合型レベルシフタ２０について説明する。この容量結合型レベルシフタ２０は、図６に示すように、例えば、２つのコンデンサＣ１、Ｃ２と、２つのｐチャネル型ＭＯＳトランジスタＰ３、Ｐ４と、２つのｎチャネル型ＭＯＳトランジスタＮ３、Ｎ４と、で構成される。
具体的には、コンデンサＣ１、Ｃ２の一方の電極は、入力信号線に接続され、他方の電極は、トランジスタＰ３、Ｎ３のゲート電極に接続される。トランジスタＰ３のソース電極は高電位電源ＶＨに接続され、ドレイン電極は出力信号線に接続される。トランジスタＮ３のソース電極は低電位電源ＶＬに接続され、ドレイン電極は出力信号線に接続される。トランジスタＮ４のソース電極は低電位電源ＶＬに接続され、ゲート電極はトランジスタＰ３のドレイン電極に接続され、ドレイン電極はトランジスタＰ３のゲート電極に接続される。トランジスタＰ４のソース電極は高電位電源ＶＨに接続され、ゲート電極はトランジスタＮ３のドレイン電極に接続され、ドレイン電極はトランジスタＮ３のゲート電極に接続される。

この容量結合型レベルシフタ２０では、入力信号がＨレベルになると、コンデンサＣ１、Ｃ２により、このＨレベルの入力信号の微分波形信号が出力される。すると、この出力信号により、トランジスタＮ３がオン、トランジスタＰ３がオフとなる。すると、低電位電圧ＶＬが、トランジスタＮ３を介して出力される。なお、トランジスタＮ４、Ｐ４は、トランジスタＮ３、Ｐ３の状態を保持する保持回路である。

一方、入力信号がＬレベルになると、コンデンサＣ１、Ｃ２により、このＬレベルの入力信号の微分波形信号が出力される。すると、この出力信号により、トランジスタＮ３がオフ、トランジスタＰ３がオンとなる。すると、高電位電圧ＶＨが、トランジスタＰ３を介して出力される。

次に、容量結合型レベルシフタ２１について説明する。この容量結合型レベルシフタ２１は、図７に示すように、例えば、容量結合型レベルシフタ２０に加え、基準電位生成回路２１０を有している。この基準電位生成回路２１０は、２つのインバータ２１１、２１２で構成される。インバータ２１１、２１２の入力端は、コンデンサＣ１、Ｃ２の他方の電極に接続され、インバータ２１１、２１２の出力端は、インバータ２１１、２１２の入力端に接続されるとともにトランジスタＰ３、Ｎ３のゲート電極に接続される。

続いて、容量結合型レベルシフタ２２について説明する。この容量結合型レベルシフタ２２は、図８に示すように、例えば、２つのコンデンサＣ１、Ｃ２と、４つのインバータ２２１〜２２４と、ナンド回路２２５と、ノア回路２２６と、で構成される。

具体的には、コンデンサＣ１、Ｃ２の一方の電極は、入力信号線に接続され、他方の電極は、インバータ２２１、２２２の入力端に接続される。インバータ２２１の出力端は、インバータ２２１の入力端に接続されるとともに、ナンド回路２２５の入力端に接続される。インバータ２２２の出力端は、インバータ２２２の入力端に接続されるとともに、ノア回路２２６の入力端に接続される。ナンド回路２２５の出力端は、インバータ２２３に接続される。ノア回路２２６の出力端は、インバータ２２４に接続される。インバータ２２３の出力端は、ノア回路２２６の入力端に接続されるとともに出力信号線に接続される。インバータ２２４の出力端は、ナンド回路２２５の入力端に接続される。

図９は、インバータ型レベルシフタ３０のトランジスタレベルでの回路図である。
このインバータ型レベルシフタ３０は、２つのｐチャネル型ＭＯＳトランジスタＰ５、Ｐ６と、２つのｎチャネル型ＭＯＳトランジスタＮ５、Ｎ６と、で構成される。
具体的には、このインバータ型レベルシフタ３０は、トランジスタＰ５、Ｎ５からなるインバータと、トランジスタＰ６、Ｎ６からなるインバータとが、２段に接続される構成である。すなわち、トランジスタＰ５のソース電極は高電位電源ＶＨに接続され、ゲート電極は入力信号線に接続され、ドレイン電極はトランジスタＰ６、Ｎ６のゲート電極に接続される。トランジスタＮ５のソース電極は第１低電位電源ＶＬ１に接続され、ゲート電極は入力信号線に接続され、ドレイン電極はトランジスタＰ６、Ｎ６のゲート電極に接続される。トランジスタＰ６のソース電極は高電位電源ＶＨに接続され、ドレイン電極は出力信号線に接続される。トランジスタＮ６のソース電極は第２低電位電源ＶＬ２に接続され、ドレイン電極は出力信号線に接続される。

このインバータ型レベルシフタ３０では、入力信号がＨレベルになると、トランジスタＰ５がオフ、トランジスタＮ５がオンとなる。すると、第１低電位電圧ＶＬ１がトランジスタＰ６、Ｎ６のゲート電極に導入されて、トランジスタＰ６がオン、トランジスタＮ６がオフとなる。これにより、高電位電圧ＶＨが、トランジスタＰ６を介して出力される。
一方、入力信号がＬレベルになると、トランジスタＰ５がオン、トランジスタＮ５がオフとなる。すると、高電位電圧ＶＨがトランジスタＰ６、Ｎ６のゲート電極に導入されて、トランジスタＰ６がオフ、トランジスタＮ６がオンとなる。これにより、第２低電位電圧ＶＬ２が、トランジスタＮ６を介して出力される。

図１０は、フリップフロップ型レベルシフタ４０のトランジスタレベルでの回路図である。
このフリップフロップ型レベルシフタ４０は、２つのｐチャネル型ＭＯＳトランジスタＰ７、Ｐ８と、２つのｎチャネル型ＭＯＳトランジスタＮ７、Ｎ８と、で構成される。
具体的には、トランジスタＮ７のソース電極は、低電位電源ＶＬに接続され、ゲート電極はトランジスタＰ８のドレイン電極に接続され、ドレイン電極は反転出力信号線に接続される。トランジスタＮ８のソース電極は、低電位電源ＶＬに接続され、ゲート電極はトランジスタＰ７のドレイン電極に接続され、ドレイン電極は出力信号線に接続される。トランジスタＰ７のソース電極は高電位電源ＶＨに接続され、ゲート電極は入力信号線に接続され、ドレイン電極は、トランジスタＮ８のゲート電極および反転出力信号線に接続される。トランジスタＰ８のソース電極は高電位電源ＶＨに接続され、ゲート電極は反転入力信号線に接続され、ドレイン電極は、トランジスタＮ７のゲート電極および出力信号線に接続される。

このフリップフロップ型レベルシフタ４０では、入力信号がＨレベルになると、反転入力信号はＬレベルになるので、トランジスタＰ８がオンとなる。すると、高電位電圧ＶＨが、トランジスタＮ７のゲート電極に導入されるとともに、出力信号として出力される。また、トランジスタＮ７がオンとなるので、低電位電圧ＶＬが、反転出力信号として出力される。

一方、入力信号がＬレベルになると、反転入力信号はＨレベルになるので、トランジスタＰ７がオンとなる。すると、高電位電圧ＶＨが、トランジスタＰ７を介して、トランジスタＮ８のゲート電極に導入されるとともに、反転出力信号として出力される。また、トランジスタＮ８がオンとなるので、低電位電圧ＶＬが、出力信号として出力される。

図１１は、Cross-Couple型レベルシフタ５０のトランジスタレベルでの回路図である。
このCross-Couple型レベルシフタ５０は、２つのｐチャネル型ＭＯＳトランジスタＰ９、Ｐ１０と、２つのｎチャネル型ＭＯＳトランジスタＮ９、Ｎ１０と、で構成される。
具体的には、トランジスタＰ９のソース電極は、高電位電源ＶＨに接続され、ゲート電極は反転入力信号線に接続され、ドレイン電極はトランジスタＮ１０のゲート電極に接続される。トランジスタＰ１０のソース電極は、高電位電源ＶＨに接続され、ゲート電極は入力信号線に接続され、ドレイン電極は出力信号線およびトランジスタＮ９のゲート電極に接続される。トランジスタＮ９のソース電極は入力信号線に接続され、ドレイン電極はトランジスタＮ１０のゲート電極に接続される。トランジスタＮ１０のソース電極は反転入力信号線に接続され、ドレイン電極は出力信号線に接続される。

このCross-Couple型レベルシフタ５０では、入力信号がＨレベルになると、反転入力信号はＬレベルになり、トランジスタＰ１０がオフ、トランジスタＰ９がオンとなる。すると、高電位電圧ＶＨが、トランジスタＰ９を介して、トランジスタＮ１０のゲート電極に導入される。これにより、トランジスタＮ１０がオンとなり、Ｌレベルの反転入力信号がそのまま出力される。

一方、入力信号がＬレベルになると、反転入力信号はＨレベルになり、トランジスタＰ１０がオン、トランジスタＰ９がオフとなる。すると、高電位電圧ＶＨが、トランジスタＰ１０を介して出力される。

上述したPush-Pull型、容量結合型、インバータ型、フリップフロップ型、およびCross-Couple型、の各レベルシフタの性能についての評価は、以下の通りである。

図１２は、インターフェース回路３００のブロック図である。
上述したように、データ線駆動回路２００は、走査線駆動回路１００よりも高速で駆動させる必要がある。一般に、単極性インバータは、入力端子が１つであるため、両極性インバータに比べ、動作速度は比較的遅いが、実装端子数が少なく済むために実装面積および部品点数が少なく済み、信頼性も高くなっている。そこで、図１２に示すように、走査線駆動回路インターフェース３０１を、低速駆動型の単極性信号入力型レベル変換回路とし、データ線駆動回路インターフェース３０２を、高速駆動型の両極性信号入力型レベル変換回路とする。
具体的には、走査線駆動回路インターフェース３０１には、Push-Pull型レベルシフタ、または容量結合型レベルシフタを用いる。データ線駆動回路インターフェース３０２には、フリップフロップ型レベルシフタ、またはCross-Couple型レベルシフタを用いる。

本実施形態によれば、以下のような効果がある。
（１）表示パネルＡＡのインターフェース回路３００を構成する走査線駆動回路インターフェース３０１およびデータ線駆動回路インターフェース３０２を設計する際、走査線駆動回路１００やデータ線駆動回路２００から要求される性能に基づいて回路構成を選択した。具体的には、走査線駆動回路インターフェース３０１およびデータ線駆動回路インターフェース３０２の特性を示す項目は、動作速度、回路面積、消費電力、対象電圧、および信頼性等が挙げられるが、これらの項目のうち重要度の高い項目を重視慮して、走査線駆動回路インターフェース３０１およびデータ線駆動回路インターフェース３０２の回路構成を選択する。これにより、回路面積をできるだけ低減し、かつ、消費電力を低減しつつ十分な信頼性を確保できる。

（２）出力先の回路の動作速度を重視して、走査線駆動回路インターフェース３０１およびデータ線駆動回路インターフェース３０２の回路構成を選択したので、低い周波数で駆動する走査線駆動回路１００や、高い周波数で駆動するデータ線駆動回路２００を、確実に駆動できる。

＜第２実施形態＞
図１３は、本発明の第２実施形態に係るインターフェース回路３００Ａのブロック図である。
本実施形態において、インターフェース回路３００Ａの構成が第１実施形態と異なる。
すなわち、走査線駆動回路１００は、高電圧で駆動し、データ線駆動回路２００は、低電圧で駆動する。よって、走査線駆動回路インターフェース３０１Ａを、高電圧変換型のレベル変換回路とし、データ線駆動回路インターフェース３０２Ａを、低電圧変換型のレベル変換回路とする。具体的には、走査線駆動回路インターフェース３０１Ａには、容量結合型レベルシフタを用いる。データ線駆動回路インターフェース３０２Ａには、インバータ型レベルシフタを用いる。

このように走査線駆動回路１００とデータ線駆動回路２００の使用電圧が異なる場合に、高電圧駆動回路に合わせて双方の駆動回路に高電圧変換型のレベル変換回路である容量結合型レベルシフタを使用すると、容量結合型レベルシフタは消費電力が比較的大きいため、パネル全体としての消費電力が増大する。逆に、比較的低消費電力であるインバータ型レベルシフタで高電圧を変換しようとすると、インバータの抵抗値を下げるために、チャネル幅を大きくするとともに、高耐圧性を確保するために、チャネル長も大きくする必要があり、回路面積が増大する。そこで、本実施形態では、容量結合型レベルシフタを用いて高電圧を変換し、低電圧駆動回路に対してはインバータ型レベルシフタを採用した。この構成により、消費電力の増大や回路面積の増大を抑制できる。

したがって、本実施形態によれば、上述した（１）、（２）の効果に加え、以下のような効果がある。
（３）対象電圧、回路面積、消費電力を重視して、走査線駆動回路インターフェース３０１Ａおよびデータ線駆動回路インターフェース３０２Ａの回路構成を選択したので、消費電力を抑制し、回路面積をできるだけ小さくしつつ、対象電圧を確実に変換できる。

＜第３実施形態＞
図１４は、本発明の第３実施形態に係るインターフェース回路３００Ｂのブロック図である。
本実施形態において、インターフェース回路３００Ｂの構成が第１実施形態と異なる。
すなわち、走査線駆動回路インターフェース３０１Ｂを、消費電力が低いレベル変換回路とし、データ線駆動回路インターフェース３０２Ｂを、比較的消費電力が高いレベル変換回路とする。具体的には、走査線駆動回路インターフェース３０１Ｂには、フリップフロップ型レベルシフタを用いる。データ線駆動回路インターフェース３０２Ｂには、容量結合型レベルシフタを用いる。一般的に、容量結合型レベルシフタは、フリップフロップ型レベルシフタに比べて、リーク電流が大きいため消費電力は大きいが、高速で駆動できるからである。

したがって、本実施形態によれば、上述した（１）の効果に加え、以下のような効果がある。
（４）消費電力を重視して、走査線駆動回路インターフェース３０１Ｂおよびデータ線駆動回路インターフェース３０２Ｂの回路構成を選択したので、消費電力を低減しつつ、対象電圧を確実に変換できる。

＜変形例＞
本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
すなわち、レベルシフタを構成するトランジスタサイズを変更することにより、当然、各種レベルシフタの特性は変化する。例えば、トランジスタサイズを大きくすることにより、動作速度が向上する。この場合においても、動作速度、消費電力、対象電圧等の特性項目に応じてレベルシフタを使い分けることによって、本発明の目的とする効果を実現できる。
また、前記各実施形態では、電気光学物質として液晶を用いたが、これに限らず、液晶以外の物質を用いてもよい。例えば、有機ＬＥＤ素子を用いた有機ＥＬディスプレイ（ＯＬＥＤ）パネル、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域毎に異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいは、ヘリウムやネオン等の高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても、上記実施形態と同様に本発明が適用され得る。

＜応用例＞
次に、上述した実施形態及び変形例に係る電気光学装置１を適用した電子機器について説明する。
図１５は、電気光学装置１を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。

図１６は、電気光学装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。

図１７は、電気光学装置１を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示ユニットとしての電気光学装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表示される。

なお、電気光学装置１が適用される電子機器としては、図１５〜１７に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。

本発明の第１実施形態に係る電気光学装置の構成を示す概略平面図である。 前記電気光学装置の画素回路のトランジスタレベルの回路図である。 前記電気光学装置の表示パネルの制御回路の構成を示すブロック図である。 入力信号に対する出力信号の波形の鈍りを説明するための図である。 Push-Pull型レベルシフタのトランジスタレベルでの回路図である。 容量結合型レベルシフタのトランジスタレベルでの回路図である。 基準電位生成回路が設けられた容量結合型レベルシフタのトランジスタレベルでの回路図である。 フリップフロップタイプの容量結合型レベルシフタのトランジスタレベルでの回路図である。 インバータ型レベルシフタのトランジスタレベルでの回路図である。 フリップフロップ型レベルシフタのトランジスタレベルでの回路図である。 Cross-Couple型レベルシフタのトランジスタレベルでの回路図である。 前記電気光学装置のインターフェース回路の構成を示すブロック図である。 本発明の第２実施形態に係る電気光学装置のインターフェース回路の構成を示すブロック図である。 本発明の第３実施形態に係る電気光学装置のインターフェース回路の構成を示すブロック図である。 上述した電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。 上述した電気光学装置を適用した携帯電話機の構成を示す斜視図である。 上述した電気光学装置を適用した情報携帯端末の構成を示す斜視図である。

符号の説明

１…電気光学装置、１０…Push-Pull型レベルシフタ、２０…容量結合型レベルシフタ、３０…インバータ型レベルシフタ、４０…フリップフロップ型レベルシフタ、５０…Cross-Couple型レベルシフタ、１００…走査線駆動回路、１０１…走査線、１０２…データ線、２００…データ線駆動回路、３０１、３０１Ａ、３０１Ｂ…走査線駆動回路インターフェース（第２レベル変換回路）、３０２、３０２Ａ，３０２Ｂ…データ線駆動回路インターフェース（第１レベル変換回路）、４００…画素回路、ＡＡ…表示パネル（電気光学パネル）、ＣＬＫＶ、ＣＬＫＨ…クロック信号、ＳＰＶ、ＳＰＨ…スタート信号、ＥＮＢＶ、ＥＮＢＨ…出力制御信号（イネーブル信号）。

Claims (12)

1. 複数の走査線と、これら走査線に交差する複数のデータ線と、前記走査線と前記データ線との交差部に設けられた複数の画素回路と、を備えた電気光学パネルを駆動する駆動回路であって、
   前記駆動回路を駆動するために外部より供給されるデューティ比一定の第１の駆動信号を低振幅から高振幅に変換して出力する第１レベル変換回路と、
   前記駆動回路を駆動するために外部より供給されるデューティ比一定の第２の駆動信号を低振幅から高振幅に変換して出力する第２レベル変換回路と、を有し、
   前記第１レベル変換回路と前記第２レベル変換回路とは、構成が異なることを特徴とする駆動回路。
2. 請求項１に記載の駆動回路において、
   前記第１レベル変換回路は、高い周波数で駆動する回路に信号を出力し、
   前記第２レベル変換回路は、前記高い周波数で駆動する回路よりも低い周波数で駆動する回路に信号を出力することを特徴とする駆動回路。
3. 請求項２に記載の駆動回路において、
   前記走査線を駆動する走査線駆動回路と、
   前記データ線を駆動するデータ線駆動回路と、をさらに備え、
   前記高い周波数で駆動する回路は、前記データ線駆動回路であり、
   前記低い周波数で駆動する回路は、前記走査線駆動回路であることを特徴とする駆動回路。
4. 請求項３に記載の駆動回路において、
   前記第１の駆動信号および第２の駆動信号は、前記走査線駆動回路または前記データ線駆動回路のスタート信号、クロック信号、および出力制御信号のうち少なくとも１つであることを特徴とする駆動回路。
5. 請求項２から４のいずれかに記載の駆動回路において、
   前記第２レベル変換回路は、前記第１レベル変換回路よりも低速で駆動することを特徴とする駆動回路。
6. 請求項１から５のいずれかに記載の駆動回路において、
   前記第２レベル変換回路は、前記第１レベル変換回路よりも低消費電力で駆動することを特徴とする駆動回路。
7. 請求項１から６のいずれかに記載の駆動回路において、
   前記第１レベル変換回路の出力電圧を入力電圧で除した出力比は、前記第２レベル変換回路の出力電圧を入力電圧で除した出力比より低いことを特徴とする駆動回路。
8. 請求項１から７のいずれかに記載の駆動回路において、
   前記第１レベル変換回路に入力される第１の駆動信号は、両極性であり、
   前記第２レベル変換回路に入力される第２の駆動信号は、単極性であることを特徴とする駆動回路。
9. 請求項１から８のいずれかに記載の駆動回路を備えたことを特徴とする電気光学装置。
10. 請求項９に記載の電気光学装置において、
    前記駆動回路は、前記複数の画素回路と同一基板上に同一製造工程で製造されたものであることを特徴とする電気光学装置。
11. 請求項９または１０に記載の電気光学装置において、
    前記駆動回路は、ポリシリコン薄膜を能動層とするトランジスタを備えることを特徴とする電気光学装置。
12. 請求項９から１１のいずれかに記載の電気光学装置を備えたことを特徴とする電子機器。

Images