JP2006323267A - 検査回路、電気光学装置および電子機器 - Google Patents
検査回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2006323267A JP2006323267A JP2005148071A JP2005148071A JP2006323267A JP 2006323267 A JP2006323267 A JP 2006323267A JP 2005148071 A JP2005148071 A JP 2005148071A JP 2005148071 A JP2005148071 A JP 2005148071A JP 2006323267 A JP2006323267 A JP 2006323267A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- control signal
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】 消費電力を削減できる検査回路、電気光学装置および電子機器を提供すること。
【解決手段】 検査回路３１は、データ線駆動回路３０からの出力信号Ｑ１を検知する。この検査回路３１は、データ線駆動回路３０からの出力信号Ｑ１が一方の極性である場合には検知信号を出力し、出力信号Ｑ１が他の極性である場合には検知信号を出力しない判定回路３２と、この判定回路３２からの信号を増幅する増幅回路３３と、を備える。この発明によれば、動作を確認する場合には、駆動回路からの出力信号を一方の極性とし、通常駆動させる場合には、駆動回路からの出力信号を他方の極性とするだけで、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できる。
【選択図】 図２
【解決手段】 検査回路３１は、データ線駆動回路３０からの出力信号Ｑ１を検知する。この検査回路３１は、データ線駆動回路３０からの出力信号Ｑ１が一方の極性である場合には検知信号を出力し、出力信号Ｑ１が他の極性である場合には検知信号を出力しない判定回路３２と、この判定回路３２からの信号を増幅する増幅回路３３と、を備える。この発明によれば、動作を確認する場合には、駆動回路からの出力信号を一方の極性とし、通常駆動させる場合には、駆動回路からの出力信号を他方の極性とするだけで、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できる。
【選択図】 図２
Description
本発明は、例えば、液晶を用いた電気光学装置のデータ線駆動回路や走査線駆動回路の検査回路、この検査回路を有する電気光学装置、およびこの電気光学装置を有する電子機器に関するものである。
従来より、画像を表示する液晶表示装置などの電気光学装置が知られている。電気光学装置は、例えば、液晶パネルと、この液晶パネルを駆動する駆動回路と、を備えている。このような電気光学装置では、駆動回路の動作を確認するために、検査用プローブを当てて駆動回路の動作を確認するための検査回路が設けられる（特許文献１参照）。このような電気光学装置は、例えば、以下のような構成である。
＜１．電気光学装置の全体構成＞
図１４は、本発明の従来例に係る電気光学装置１０１の構成を示すブロック図である。
電気光学装置１０１は、液晶パネルＡＡと、この液晶パネルＡＡに電源を供給する電源回路２と、液晶パネルＡＡに画像信号を供給する画像処理回路３と、この画像処理回路３や液晶パネルＡＡにクロック信号やスタート信号を出力するタイミング発生回路４と、を備える。
図１４は、本発明の従来例に係る電気光学装置１０１の構成を示すブロック図である。
電気光学装置１０１は、液晶パネルＡＡと、この液晶パネルＡＡに電源を供給する電源回路２と、液晶パネルＡＡに画像信号を供給する画像処理回路３と、この画像処理回路３や液晶パネルＡＡにクロック信号やスタート信号を出力するタイミング発生回路４と、を備える。
電源回路２は、駆動信号ＶＤＤＹ、ＶＳＳＹ、ＶＨＨＹ、ＶＬＬＹ、ＶＤＤＸ、ＶＳＳＸ、ＶＨＨＸ、ＶＬＬＸを液晶パネルＡＡに供給する。
画像処理回路３は、入力画像データＤに、液晶パネルの光透過特性を考慮したγ補正を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して画像信号を生成し、この画像信号を液晶パネルＡＡに供給する。
タイミング発生回路４は、画像処理回路３に入力される入力画像データＤに同期して、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、Ｙ転送開始信号ＤＹ、Ｘ転送開始信号ＤＸを生成する。
タイミング発生回路４は、これらの信号のうち、Ｙ転送開始信号ＤＹ、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢを、液晶パネルＡＡの後述する走査線駆動回路２０に供給し、Ｘ転送開始信号ＤＸ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢを、液晶パネルＡＡの後述するデータ線駆動回路３０に供給する。さらに、タイミング発生回路４は、各種のタイミング信号を生成して、画像処理回路３に出力する。
タイミング発生回路４は、これらの信号のうち、Ｙ転送開始信号ＤＹ、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢを、液晶パネルＡＡの後述する走査線駆動回路２０に供給し、Ｘ転送開始信号ＤＸ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢを、液晶パネルＡＡの後述するデータ線駆動回路３０に供給する。さらに、タイミング発生回路４は、各種のタイミング信号を生成して、画像処理回路３に出力する。
液晶パネルＡＡは、スイッチング素子としての薄膜トランジスタ（以下、ＴＦＴと称する）１３がマトリクス状に配置された素子基板と、この素子基板に対向配置された対向基板と、素子基板と対向基板との間に設けられた液晶とから構成されている。
液晶パネルＡＡの素子基板上には、画素マトリクス１０、走査線駆動回路２０、データ線駆動回路３０のほか、検査回路１２１、１３１が形成される。
液晶パネルＡＡの素子基板上には、画素マトリクス１０、走査線駆動回路２０、データ線駆動回路３０のほか、検査回路１２１、１３１が形成される。
画素マトリクス１０には、所定間隔おきに設けられた複数の走査線１１と、これら走査線１１に交差するように所定間隔おきに設けられたデータ線１２とが形成される。各走査線１１と各データ線１２との交差部分には、上述のＴＦＴ１３、画素電極１４、蓄積容量１５が設けられている。
ＴＦＴ１３のゲートには、走査線１１が接続され、ＴＦＴ１３のソースには、データ線１２が接続され、ＴＦＴ１３のドレインには、画素電極１４が接続されている。
各画素は、画素電極１４と、対向基板に形成される対向電極１６と、これら両電極間に設けられた液晶１７とによって構成される。これにより、画素マトリクス１０は、複数の画素がマトリクス状に配列されて構成される。
ＴＦＴ１３のゲートには、走査線１１が接続され、ＴＦＴ１３のソースには、データ線１２が接続され、ＴＦＴ１３のドレインには、画素電極１４が接続されている。
各画素は、画素電極１４と、対向基板に形成される対向電極１６と、これら両電極間に設けられた液晶１７とによって構成される。これにより、画素マトリクス１０は、複数の画素がマトリクス状に配列されて構成される。
走査線駆動回路２０は、画素マトリクス１０の各走査線１１を駆動し、データ線駆動回路３０は、画素マトリクス１０の各データ線１２を駆動する。
具体的には、走査線駆動回路２０は、Ｙクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢに同期して、Ｙ転送開始信号ＤＹを順次転送することで、走査信号を各走査線１１に対してパルス的に線順次で印加する。したがって、ある走査線１１に走査信号が供給されると、この走査線１１に接続されるＴＦＴ１３がオンになり、この走査線１１に係る画素が全て選択されることになる。
また、データ線駆動回路３０は、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期して、始動信号としてのＸ転送開始信号ＤＸを順次転送する。これにより、画像信号を各データ線１２に順次供給し、オン状態のＴＦＴ１３を介して、画素の画素電極１４に順次画像信号を書き込む。画素電極１４の電圧は、蓄積容量１５により、画像信号が書き込まれる期間よりも３桁も長い期間に亘って保持される。
具体的には、走査線駆動回路２０は、Ｙクロック信号ＹＣＫおよび反転Ｙクロック信号ＹＣＫＢに同期して、Ｙ転送開始信号ＤＹを順次転送することで、走査信号を各走査線１１に対してパルス的に線順次で印加する。したがって、ある走査線１１に走査信号が供給されると、この走査線１１に接続されるＴＦＴ１３がオンになり、この走査線１１に係る画素が全て選択されることになる。
また、データ線駆動回路３０は、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期して、始動信号としてのＸ転送開始信号ＤＸを順次転送する。これにより、画像信号を各データ線１２に順次供給し、オン状態のＴＦＴ１３を介して、画素の画素電極１４に順次画像信号を書き込む。画素電極１４の電圧は、蓄積容量１５により、画像信号が書き込まれる期間よりも３桁も長い期間に亘って保持される。
ここで、画像信号の電圧レベルを変化させることで、液晶の配向や秩序は印加電圧に応じて変化するため、各画素の光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて減少し、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて増加する。したがって、液晶パネルＡＡにおいて、画像信号に応じたコントラストを有する光が各画素から射出されて、画像が表示される。
＜２．駆動回路の構成＞
図１５は、従来例に係る電気光学装置１０１を構成するデータ線駆動回路３０および検査回路１３１の回路図である。
データ線駆動回路３０は、シフトレジスタであり、ｎ個のシフトレジスタ単位回路Ａ１〜Ａｎと、ｎ−１個の論理演算単位回路Ｂ１〜Ｂ（ｎ−１）と、で構成される。ここで、ｎは２以上の自然数である。なお、走査線駆動回路２０についても、データ線駆動回路３０と同様の構成である。
図１５は、従来例に係る電気光学装置１０１を構成するデータ線駆動回路３０および検査回路１３１の回路図である。
データ線駆動回路３０は、シフトレジスタであり、ｎ個のシフトレジスタ単位回路Ａ１〜Ａｎと、ｎ−１個の論理演算単位回路Ｂ１〜Ｂ（ｎ−１）と、で構成される。ここで、ｎは２以上の自然数である。なお、走査線駆動回路２０についても、データ線駆動回路３０と同様の構成である。
シフトレジスタ単位回路Ａ１〜Ａｎは、それぞれ、第１および第２のクロックドインバータ７１、７２と、インバータ７３と、を有する。第１および第２のクロックドインバータ７１、７２の出力端は、インバータ７３の入力端に接続され、インバータ７３の出力端は、第２のクロックドインバータ７２の入力端に接続されている。
第１のクロックドインバータ７１の制御端子には、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢのうち一方が供給され、第２のクロックドインバータ７２の制御端子には、他方が供給される。
したがって、データ線駆動回路３０にＨアクティブのＸ転送開始信号ＤＸを供給すると、シフトレジスタ単位回路Ａ１〜Ａｎは、クロック信号ＸＣＫ、ＸＣＫＢに同期してＸ転送開始信号ＤＸを転送して、検査回路１３１にパルス信号を出力するとともに、論理演算単位回路Ｂ１〜Ｂ（ｎ−１）に出力信号Ｐ１〜Ｐｎを出力する。
したがって、データ線駆動回路３０にＨアクティブのＸ転送開始信号ＤＸを供給すると、シフトレジスタ単位回路Ａ１〜Ａｎは、クロック信号ＸＣＫ、ＸＣＫＢに同期してＸ転送開始信号ＤＸを転送して、検査回路１３１にパルス信号を出力するとともに、論理演算単位回路Ｂ１〜Ｂ（ｎ−１）に出力信号Ｐ１〜Ｐｎを出力する。
論理演算単位回路Ｂ１〜Ｂ（ｎ−１）は、それぞれ、論理積を演算して反転して出力するナンド回路５１と、このナンド回路５１の出力信号を反転するインバータ回路５２と、で構成される。具体的には、論理演算単位回路Ｂｍ（例えば、ｍはｎ−１以下の自然数）には、シフトレジスタ単位回路Ａｍからの出力信号Ｐｍ、および、シフトレジスタ単位回路Ａ（ｍ＋１）からの出力信号Ｐ（ｍ＋１）が入力される。この論理演算単位回路Ｂｍは、出力信号Ｐｍおよび出力信号Ｐ（ｍ＋１）の論理積を演算して、サンプリング信号Ｓｍｍとして出力する。
したがって、論理演算単位回路Ｂ１〜Ｂｎは、それぞれ、シフトレジスタ単位回路Ａ１〜Ａｎの出力信号Ｐ１〜Ｐｎに基づいて、サンプリング信号Ｓｍ１〜Ｓｍ（ｎ−１）を生成する。
したがって、論理演算単位回路Ｂ１〜Ｂｎは、それぞれ、シフトレジスタ単位回路Ａ１〜Ａｎの出力信号Ｐ１〜Ｐｎに基づいて、サンプリング信号Ｓｍ１〜Ｓｍ（ｎ−１）を生成する。
検査回路１３１は、インバータ回路６１、６２、６３、６４が直列に接続されたバッファ回路である。この検査回路１３１は、データ線駆動回路３０からのパルス信号を増幅して、出力信号ＸＥＰを出力する。したがって、この検査回路１３１に検査用プローブを当てることで、この出力信号ＸＥＰを検知し、データ線駆動回路３０が確実に動作していることを確認する。なお、検査回路１２１についても、検査回路１３１と同様の構成である。
しかしながら、上述のデータ線駆動回路３０は、１フレームの画像を表示するたびにパルス信号を出力する。すると、このパルス信号により、検査回路１３１のインバータ回路６１〜６４を構成するトランジスタのオン、オフが繰り返される。トランジスタがオンされるたびに、貫通電流が生じるとともに、これらトランジスタや配線の各容量が充電されて、電力が消費されるため、動作確認後の通常駆動時において、検査回路１３１の消費電力が増大する、という問題があった。また、走査線駆動回路２０についても、同様の問題があった。
本発明は、消費電力を削減できる検査回路、電気光学装置および電子機器を提供することを目的とする。
本発明の検査回路は、駆動回路からの出力信号を検知するための検査回路であって、前記駆動回路からの出力信号が一方の極性である場合には検知信号を出力し、前記出力信号が他の極性である場合には検知信号を出力しない判定回路と、この判定回路からの信号を増幅する増幅回路と、を備えることを特徴とする。
この発明によれば、判定回路は、駆動回路からの出力信号の極性を判定し、出力信号が一方の極性である場合には検知信号を出力し、前記出力信号が他方の極性である場合には検知信号を出力しない。これにより、動作を確認する場合には、駆動回路からの出力信号を一方の極性とし、通常駆動させる場合には、駆動回路からの出力信号を他方の極性とするだけで、つまり、動作確認する場合と通常駆動させる場合とで駆動回路からの出力信号の極性を反転させるだけで、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できる。
しかも、動作確認の場合と通常駆動の場合とで、駆動回路からの出力信号の極性を反転させるだけでよいから、新たな信号系を必要としない。
しかも、動作確認の場合と通常駆動の場合とで、駆動回路からの出力信号の極性を反転させるだけでよいから、新たな信号系を必要としない。
本発明では、前記駆動回路は、始動信号が入力されると、この始動信号をクロックに同期して順次転送して出力するシフトレジスタであり、前記判定回路は、前記シフトレジスタからの出力信号および前記始動信号の論理積を反転して出力するナンド回路であることが好ましい。
この発明によれば、始動信号をＨアクティブとして、シフトレジスタにＨレベルのパルス信号を入力すると、このシフトレジスタからはＨレベルのパルス信号が出力される。シフトレジスタからの出力信号と始動信号とが同時にＨレベルとならないので、判定回路の出力はＨレベルで固定される。
一方、始動信号をＬアクティブとして、シフトレジスタにＬレベルのパルス信号を入力すると、シフトレジスタからはＬレベルのパルス信号が出力される。シフトレジスタからの出力信号および始動信号のうち一方がＬレベルになると、ナンド回路の出力はＨレベルになるので、判定回路からはＨレベルのパルス信号が出力される。
よって、この検査回路によれば、シフトレジスタを動作確認する場合にはＬアクティブの始動信号を入力し、通常駆動させる場合にはＨアクティブの始動信号を入力するだけで、動作確認時には判定回路の出力信号をパルス信号とし、通常駆動時には判定回路の出力信号を固定できる。よって、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路を従来の検査回路と同程度のサイズで製造できる。
一方、始動信号をＬアクティブとして、シフトレジスタにＬレベルのパルス信号を入力すると、シフトレジスタからはＬレベルのパルス信号が出力される。シフトレジスタからの出力信号および始動信号のうち一方がＬレベルになると、ナンド回路の出力はＨレベルになるので、判定回路からはＨレベルのパルス信号が出力される。
よって、この検査回路によれば、シフトレジスタを動作確認する場合にはＬアクティブの始動信号を入力し、通常駆動させる場合にはＨアクティブの始動信号を入力するだけで、動作確認時には判定回路の出力信号をパルス信号とし、通常駆動時には判定回路の出力信号を固定できる。よって、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路を従来の検査回路と同程度のサイズで製造できる。
本発明では、前記駆動回路は、始動信号が入力されると、この始動信号をクロックに同期して順次転送して出力するシフトレジスタであり、前記判定回路は、前記シフトレジスタからの出力信号および前記始動信号の論理和を反転して出力するノア回路であることが好ましい。
この発明によれば、始動信号をＬアクティブとして、シフトレジスタにＬレベルのパルス信号を入力すると、このシフトレジスタからはＬレベルのパルス信号が出力される。シフトレジスタからの出力信号と始動信号とが同時にＬレベルとならないので、判定回路の出力はＨレベルで固定される。
一方、始動信号をＨアクティブとして、シフトレジスタにＨレベルのパルス信号を入力すると、シフトレジスタからはＨレベルのパルス信号が出力される。シフトレジスタからの出力信号および始動信号のうち一方がＨレベルになると、ノア回路の出力はＬレベルになるので、判定回路からはＬレベルのパルス信号が出力される。
よって、この検査回路によれば、シフトレジスタを動作確認する場合にはＨアクティブの始動信号を入力し、通常駆動させる場合にはＬアクティブの始動信号を入力するだけで、動作確認時には判定回路の出力信号をパルス信号とし、通常駆動時には判定回路の出力信号を固定できる。よって、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路を従来の検査回路と同程度のサイズで製造できる。
一方、始動信号をＨアクティブとして、シフトレジスタにＨレベルのパルス信号を入力すると、シフトレジスタからはＨレベルのパルス信号が出力される。シフトレジスタからの出力信号および始動信号のうち一方がＨレベルになると、ノア回路の出力はＬレベルになるので、判定回路からはＬレベルのパルス信号が出力される。
よって、この検査回路によれば、シフトレジスタを動作確認する場合にはＨアクティブの始動信号を入力し、通常駆動させる場合にはＬアクティブの始動信号を入力するだけで、動作確認時には判定回路の出力信号をパルス信号とし、通常駆動時には判定回路の出力信号を固定できる。よって、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路を従来の検査回路と同程度のサイズで製造できる。
本発明では、前記駆動回路は、制御信号およびこの制御信号を反転させた反転制御信号が入力されると、前記制御信号および前記反転制御信号に同期してオン／オフするトランスファゲートを複数含むデマルチプレクサであり、前記判定回路は、前記反転制御信号をそれぞれ反転させる複数のノット回路と、前記各ノット回路の出力信号および前記反転制御信号に対応する制御信号の論理積を反転して出力する複数のナンド回路と、これら複数のナンド回路の出力信号の否定論理積を演算するノア回路と、を備えることが好ましい。
なお、デマルチプレクサとしては、例えば、１入力３出力のデマルチプレクサ単位回路を複数有する１：３デマルチプレクサや、１入力６出力のデマルチプレクサ単位回路を複数有する１：６デマルチプレクサが挙げられる。１：３デマルチプレクサの場合、具体的には、各デマルチプレクサ単位回路を３個のトランスファゲートで構成し、１：６デマルチプレクサの場合、各デマルチプレクサ単位回路を６個のトランスファゲートで構成する。
この発明によれば、デマルチプレクサにＨアクティブの制御信号およびこの反転制御信号を入力すると、反転制御信号はノット回路で反転される。これにより、各ナンド回路にはＨレベルのパルス信号が同時に入力されるので、各ナンド回路はＬレベルのパルス信号を出力する。各制御信号がアクティブとなるタイミングは異なるため、ノア回路においては、各ナンド回路からの入力信号のうち少なくとも１つは常にＨレベルであるので、ノア回路の出力信号はＬレベルで固定される。
一方、デマルチプレクサにＬアクティブの制御信号およびこの反転制御信号を入力すると、反転制御信号はノット回路で反転される。これにより、各ナンド回路にはＬレベルのパルス信号が同時に入力されるので、各ナンド回路はＨレベルのパルス信号を出力する。ノア回路においては、各ナンド回路からの入力信号が１つでもＨレベルになると、出力信号はＬレベルになる。よって、各制御信号がアクティブとなるタイミングは異なるので、ノア回路からはＬレベルのパルス信号が出力される。
よって、この検査回路によれば、デマルチプレクサを動作確認する場合にはＬアクティブの始動信号を入力し、通常駆動させる場合にはＨアクティブの始動信号を入力するだけで、動作確認時には判定回路の出力信号をパルス信号とし、通常駆動時には判定回路の出力信号を固定できる。よって、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減して、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路を従来の検査回路と同程度のサイズで製造できる。
ところで、通常、上述の制御信号および反転制御信号のパルス幅は同一であるが、これら制御信号および反転制御信号を生成するレベルシフタなどの動作不良により、制御信号や反転制御信号にパルス幅が広がる異常が発生する場合がある。
そこで、この発明によれば、デマルチプレクサにＬアクティブの制御信号およびこの反転制御信号を入力する。判定回路の各ナンド回路においては、入力信号のうち１つでもＬレベルである限り、出力信号はＨレベルとなる。そのため、ナンド回路は、制御信号および反転制御信号のうちパルス幅が広い方と同一のパルス幅のパルス信号を出力する。また、ノア回路においては、ナンド回路からの入力信号のうち１つでもＨレベルになると、出力信号はＬレベルとなる。よって、ノア回路も、制御信号および反転制御信号のうちパルス幅が広い方と同一のパルス幅のパルス信号を出力する。その結果、制御信号および反転制御信号のうちパルス幅が広い方を検出できるから、制御信号および反転制御信号のパルス幅が広がる異常を検出できる。
そこで、この発明によれば、デマルチプレクサにＬアクティブの制御信号およびこの反転制御信号を入力する。判定回路の各ナンド回路においては、入力信号のうち１つでもＬレベルである限り、出力信号はＨレベルとなる。そのため、ナンド回路は、制御信号および反転制御信号のうちパルス幅が広い方と同一のパルス幅のパルス信号を出力する。また、ノア回路においては、ナンド回路からの入力信号のうち１つでもＨレベルになると、出力信号はＬレベルとなる。よって、ノア回路も、制御信号および反転制御信号のうちパルス幅が広い方と同一のパルス幅のパルス信号を出力する。その結果、制御信号および反転制御信号のうちパルス幅が広い方を検出できるから、制御信号および反転制御信号のパルス幅が広がる異常を検出できる。
本発明では、前記駆動回路は、制御信号およびこの制御信号を反転させた反転制御信号が入力されると、前記制御信号および前記反転制御信号に同期してオン／オフするトランスファゲートを複数含むデマルチプレクサであり、前記判定回路は、前記反転制御信号をそれぞれ反転させる複数のノット回路と、前記各ノット回路の出力信号および前記反転制御信号に対応する制御信号の論理和を反転して出力する複数の第１ノア回路と、これら複数のノア回路の出力信号の否定論理積を演算する第２ノア回路と、を備えることが好ましい。
この発明によれば、デマルチプレクサにＨアクティブの制御信号およびこの反転制御信号を入力すると、反転制御信号はノット回路で反転される。各第１ノア回路においては、全ての入力信号がＬレベルである場合に限り、出力信号はＨレベルになる。よって、各第１ノア回路はＬレベルのパルス信号を出力する。第２ノア回路においては、全ての入力信号がＬレベルである場合に限り、出力信号がＨになる。各制御信号がアクティブとなるタイミングは異なるため、各第１ノア回路からの入力信号のうち少なくとも１つは常にＨレベルであるので、第２ノア回路の出力はＬレベルで固定される。
一方、デマルチプレクサにＬアクティブの制御信号およびこの反転制御信号を入力すると、反転制御信号はノット回路で反転される。各第１ノア回路は、Ｌレベルのパルス信号が同時に入力されるので、Ｈレベルのパルス信号を出力する。第２ノア回路においては、入力信号が１つでもＨレベルになると、出力信号がＬレベルになる。よって、各制御信号がアクティブとなるタイミングは異なるので、第２ノア回路からはＬレベルのパルス信号が出力される。
よって、この検査回路によれば、デマルチプレクサを動作確認する場合にはＬアクティブの始動信号を入力し、通常駆動させる場合にはＨアクティブの始動信号を入力するだけで、動作確認時には判定回路の出力信号をパルス信号とし、通常駆動時には判定回路の出力信号を固定できる。よって、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減して、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路を従来の検査回路と同程度のサイズで製造できる。
ところで、通常、上述の制御信号および反転制御信号のパルス幅は同一であるが、これら制御信号および反転制御信号を生成するレベルシフタなどの動作不良により、制御信号や反転制御信号にパルス幅が狭くなる異常が発生する場合がある。
そこで、この発明によれば、デマルチプレクサにＬアクティブの制御信号およびこの反転制御信号を入力する。各第１ノア回路においては、入力信号のうち１つでもＨレベルになると、出力信号はＬレベルとなる。よって、第１ノア回路は、制御信号および反転制御信号のうちパルス幅が狭い方と同一のパルス幅のパルス信号を出力する。第２ノア回路においては、入力信号のうち１つでもＨレベルになると、出力信号はＬレベルとなる。そのため、第２ノア回路は、制御信号および反転制御信号のうちパルス幅が狭い方と同一のパルス幅のパルス信号を出力する。その結果、制御信号および反転制御信号のうちパルス幅が狭い方を検出できるから、制御信号および反転制御信号のパルス幅が狭くなる異常を検出できる。
そこで、この発明によれば、デマルチプレクサにＬアクティブの制御信号およびこの反転制御信号を入力する。各第１ノア回路においては、入力信号のうち１つでもＨレベルになると、出力信号はＬレベルとなる。よって、第１ノア回路は、制御信号および反転制御信号のうちパルス幅が狭い方と同一のパルス幅のパルス信号を出力する。第２ノア回路においては、入力信号のうち１つでもＨレベルになると、出力信号はＬレベルとなる。そのため、第２ノア回路は、制御信号および反転制御信号のうちパルス幅が狭い方と同一のパルス幅のパルス信号を出力する。その結果、制御信号および反転制御信号のうちパルス幅が狭い方を検出できるから、制御信号および反転制御信号のパルス幅が狭くなる異常を検出できる。
本発明の電気光学装置は、複数の走査線と、これら走査線に略直交する複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、前記データ線を駆動するデータ線駆動回路と、前記走査線を駆動する走査線駆動回路と、を備える電気光学装置であって、前記データ線駆動回路および前記走査線駆動回路のうち少なくとも一方は、上述の検査回路を備えることを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
この発明によれば、上述した効果と同様の効果がある。
本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
この発明によれば、上述した効果と同様の効果がある。
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
＜３．第１実施形態＞
図１は、本発明の第１実施形態に係る検査回路が適用された電気光学装置１の構成を示すブロック図である。図２は、電気光学装置１のデータ線駆動回路および検査回路の回路図である。なお、図１、図２のうち、図１４、図１５に示す電気光学装置１０１と同一構成要件については同一符号を付し、その説明を省略する。
＜３．第１実施形態＞
図１は、本発明の第１実施形態に係る検査回路が適用された電気光学装置１の構成を示すブロック図である。図２は、電気光学装置１のデータ線駆動回路および検査回路の回路図である。なお、図１、図２のうち、図１４、図１５に示す電気光学装置１０１と同一構成要件については同一符号を付し、その説明を省略する。
本実施形態では、電気光学装置１の検査回路２１、３１の構成が、電気光学装置１０１と異なる。
すなわち、電気光学装置１の液晶パネルＡＡの素子基板上には、画素マトリクス１０、走査線駆動回路２０、データ線駆動回路３０のほか、検査回路２１、３１が形成される。
以下、検査回路３１について説明するが、検査回路２１についても同様の構成である。
すなわち、電気光学装置１の液晶パネルＡＡの素子基板上には、画素マトリクス１０、走査線駆動回路２０、データ線駆動回路３０のほか、検査回路２１、３１が形成される。
以下、検査回路３１について説明するが、検査回路２１についても同様の構成である。
検査回路３１は、データ線駆動回路３０からの出力信号ＸＥＰが一方の極性である場合には検知信号を出力し、出力信号ＸＥＰが他の極性である場合には検知信号を出力しない判定回路３２と、この判定回路３２からの信号を増幅する増幅回路３３と、を備える。
判定回路３２は、データ線駆動回路３０からの出力信号および転送開始信号ＤＸの論理積を反転して出力するナンド回路である。
増幅回路３３は、３つのインバータ回路３４、３５、３６が直列に接続されて構成される。
増幅回路３３は、３つのインバータ回路３４、３５、３６が直列に接続されて構成される。
次に、検査回路３１の通常駆動時の動作について説明する。
図３は、検査回路３１の通常駆動時のタイミングチャートである。
まず、時刻ｔ１からｔ２までＨレベルとなる転送開始信号ＤＸをデータ線駆動回路３０に入力すると、この転送開始信号ＤＸは、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期して転送される。その結果、出力信号Ｑ１は、時刻ｔ３から時刻ｔ４までＨレベルになる。
したがって、転送開始信号ＤＸと出力信号Ｑ１とが同時にＨレベルになることはないので、判定回路３２の出力信号Ｑ２はＨレベルに固定され、出力信号ＸＥＰはＬレベルに固定される。
図３は、検査回路３１の通常駆動時のタイミングチャートである。
まず、時刻ｔ１からｔ２までＨレベルとなる転送開始信号ＤＸをデータ線駆動回路３０に入力すると、この転送開始信号ＤＸは、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期して転送される。その結果、出力信号Ｑ１は、時刻ｔ３から時刻ｔ４までＨレベルになる。
したがって、転送開始信号ＤＸと出力信号Ｑ１とが同時にＨレベルになることはないので、判定回路３２の出力信号Ｑ２はＨレベルに固定され、出力信号ＸＥＰはＬレベルに固定される。
次に、検査回路３１の検査駆動時の動作について説明する。
図４は、検査回路３１の検査駆動時のタイミングチャートである。
まず、時刻ｔ１からｔ２までＬレベルとなる転送開始信号ＤＸを入力すると、この転送開始信号ＤＸは、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期して転送される。その結果、出力信号Ｑ１は、時刻ｔ３から時刻ｔ４までＬレベルになる。
したがって、転送開始信号ＤＸおよび出力信号Ｑ１のうち一方がＬレベルになると、判定回路３２の出力信号Ｑ２はＨレベルになるので、判定回路３２の出力信号Ｑ２は、時刻ｔ１からｔ２までの間および時刻ｔ３から時刻ｔ４までの間は、Ｈレベルになる。よって、出力信号ＸＥＰは、時刻ｔ１からｔ２までの間および時刻ｔ３から時刻ｔ４までの間は、Ｌレベルになる。
図４は、検査回路３１の検査駆動時のタイミングチャートである。
まず、時刻ｔ１からｔ２までＬレベルとなる転送開始信号ＤＸを入力すると、この転送開始信号ＤＸは、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫＢに同期して転送される。その結果、出力信号Ｑ１は、時刻ｔ３から時刻ｔ４までＬレベルになる。
したがって、転送開始信号ＤＸおよび出力信号Ｑ１のうち一方がＬレベルになると、判定回路３２の出力信号Ｑ２はＨレベルになるので、判定回路３２の出力信号Ｑ２は、時刻ｔ１からｔ２までの間および時刻ｔ３から時刻ｔ４までの間は、Ｈレベルになる。よって、出力信号ＸＥＰは、時刻ｔ１からｔ２までの間および時刻ｔ３から時刻ｔ４までの間は、Ｌレベルになる。
本実施形態によれば、以下のような効果がある。
（１）判定回路３２は、データ線駆動回路３０からの出力信号Ｑ１の極性を判定し、出力信号Ｑ１がＨレベルである場合には出力信号Ｑ２をＨレベルとし、出力信号Ｑ１がＬレベルである場合には出力信号Ｑ２をＬレベルとする。これにより、動作を確認する場合には、データ線駆動回路３０からの出力信号Ｑ１をＬレベルとし、通常駆動させる場合には、データ線駆動回路３０からの出力信号Ｑ１をＨレベルとするだけで、つまり、動作確認する場合と通常駆動させる場合とでデータ線駆動回路３０からの出力信号Ｑ１の極性を反転させるだけで、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できる。
しかも、動作確認の場合と通常駆動の場合とで、データ線駆動回路３０からの出力信号Ｑ１の極性を反転させるだけでよいから、新たな信号系を必要としない。
（１）判定回路３２は、データ線駆動回路３０からの出力信号Ｑ１の極性を判定し、出力信号Ｑ１がＨレベルである場合には出力信号Ｑ２をＨレベルとし、出力信号Ｑ１がＬレベルである場合には出力信号Ｑ２をＬレベルとする。これにより、動作を確認する場合には、データ線駆動回路３０からの出力信号Ｑ１をＬレベルとし、通常駆動させる場合には、データ線駆動回路３０からの出力信号Ｑ１をＨレベルとするだけで、つまり、動作確認する場合と通常駆動させる場合とでデータ線駆動回路３０からの出力信号Ｑ１の極性を反転させるだけで、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できる。
しかも、動作確認の場合と通常駆動の場合とで、データ線駆動回路３０からの出力信号Ｑ１の極性を反転させるだけでよいから、新たな信号系を必要としない。
（２）データ線駆動回路３０を動作確認する場合にはＬアクティブの転送開始信号ＤＸを入力し、通常駆動させる場合にはＨアクティブの転送開始信号ＤＸを入力するだけで、動作確認時には判定回路３２の出力信号をパルス信号とし、通常駆動時には判定回路３２の出力信号を固定できる。よって、通常駆動時において、増幅回路３３を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できるとともに、検査回路３１を簡易な構成で実現できる。また、検査回路３１を従来の検査回路と同程度のサイズで製造できる。
＜４．第２実施形態＞
図５は、本発明の第２実施形態に係るデータ線駆動回路３０Ａおよび検査回路３１Ａの回路図である。
本実施形態では、データ線駆動回路３０Ａの構成が、第１実施形態と異なる。
データ線駆動回路３０Ａは、ｎ個のデマルチプレクサ単位回路Ｃ１〜Ｃｎで構成される。ここで、ｎは２以上の自然数である。
図５は、本発明の第２実施形態に係るデータ線駆動回路３０Ａおよび検査回路３１Ａの回路図である。
本実施形態では、データ線駆動回路３０Ａの構成が、第１実施形態と異なる。
データ線駆動回路３０Ａは、ｎ個のデマルチプレクサ単位回路Ｃ１〜Ｃｎで構成される。ここで、ｎは２以上の自然数である。
デマルチプレクサ単位回路Ｃ１〜Ｃｎは、それぞれ、ＣＭＯＳで構成された第１、第２、第３のトランスファゲート８１、８２、８３を有する。具体的には、デマルチプレクサ単位回路Ｃｍ（例えば、ｍはｎ以下の自然数）において、第１〜第３のトランスファゲート８１〜８３の一方の端子は、全て入力端子ＳＥＧｍに接続され、他方の端子は、それぞれ、出力端子Ｓｍ１〜Ｓｍ３に接続されている。
出力端子Ｓｍ１〜Ｓｍ３は、それぞれ、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色のデータ線１２に接続される（図１参照）。すなわち、各デマルチプレクサ単位回路Ｃは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各サブ画素に画像信号を供給する。
入力端子ＳＥＧｍには、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の画像データが混合した画像信号が入力される。
出力端子Ｓｍ１〜Ｓｍ３は、それぞれ、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色のデータ線１２に接続される（図１参照）。すなわち、各デマルチプレクサ単位回路Ｃは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各サブ画素に画像信号を供給する。
入力端子ＳＥＧｍには、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の画像データが混合した画像信号が入力される。
デマルチプレクサ単位回路Ｃ１〜Ｃｎの第１のトランスファゲート８１の制御端子には、制御端子ＲＳＥＬ、ＲＳＥＬＢに接続される。制御端子ＲＳＥＬには、Ｒ制御信号が供給され、制御端子ＲＳＥＬＢには、Ｒ制御信号を反転した反転Ｒ制御信号が供給される。
Ｒ制御信号および反転Ｒ制御信号をアクティブにすると、トランスファゲート８１がオン状態となり、入力端子ＳＥＧｍから入力された画像信号をＲ（赤）のデータ線１２に供給する。
Ｒ制御信号および反転Ｒ制御信号をアクティブにすると、トランスファゲート８１がオン状態となり、入力端子ＳＥＧｍから入力された画像信号をＲ（赤）のデータ線１２に供給する。
デマルチプレクサ単位回路Ｃ１〜Ｃｎの第２のトランスファゲート８２の制御端子には、制御端子ＧＳＥＬ、ＧＳＥＬＢに接続される。制御端子ＧＳＥＬには、Ｇ制御信号が供給され、制御端子ＧＳＥＬＢには、Ｇ制御信号を反転した反転Ｇ制御信号が供給される。
Ｇ制御信号および反転Ｇ制御信号をアクティブにすると、トランスファゲート８２がオン状態となり、入力端子ＳＥＧｍから入力された画像信号をＧ（緑）のデータ線１２に供給する。
Ｇ制御信号および反転Ｇ制御信号をアクティブにすると、トランスファゲート８２がオン状態となり、入力端子ＳＥＧｍから入力された画像信号をＧ（緑）のデータ線１２に供給する。
デマルチプレクサ単位回路Ｃ１〜Ｃｎの第３のトランスファゲート８３の制御端子には、制御端子ＢＳＥＬ、ＢＳＥＬＢに接続される。制御端子ＢＳＥＬには、Ｂ制御信号が供給され、制御端子ＢＳＥＬＢには、Ｂ制御信号を反転した反転Ｂ制御信号が供給される。
Ｂ制御信号および反転Ｂ制御信号をアクティブにすると、トランスファゲート８２がオン状態となり、入力端子ＳＥＧｍから入力された画像信号をＢ（青）のデータ線１２に供給する。
Ｂ制御信号および反転Ｂ制御信号をアクティブにすると、トランスファゲート８２がオン状態となり、入力端子ＳＥＧｍから入力された画像信号をＢ（青）のデータ線１２に供給する。
以上のデータ線駆動回路３０Ａは、以下のように動作する。
デマルチプレクサ単位回路Ｃ１〜ＣｎのＳＥＧ１〜ＳＥＧｎに画像信号を供給するとともに、Ｒ制御信号および反転Ｒ制御信号、Ｇ制御信号および反転Ｇ制御信号、ならびに、Ｂ制御信号および反転Ｂ制御信号のうちのいずれかをアクティブにする。これにより、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色のデータ線１２の中から特定のデータ線１２を選択し、この選択したデータ線１２に画像信号を供給できる。
よって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の画像データが混合した画像信号から、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の画像データを取り出すことができる。
デマルチプレクサ単位回路Ｃ１〜ＣｎのＳＥＧ１〜ＳＥＧｎに画像信号を供給するとともに、Ｒ制御信号および反転Ｒ制御信号、Ｇ制御信号および反転Ｇ制御信号、ならびに、Ｂ制御信号および反転Ｂ制御信号のうちのいずれかをアクティブにする。これにより、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色のデータ線１２の中から特定のデータ線１２を選択し、この選択したデータ線１２に画像信号を供給できる。
よって、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の画像データが混合した画像信号から、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色の画像データを取り出すことができる。
検査回路３１Ａは、判定回路３２Ａと、増幅回路３３と、を備える。
判定回路３２Ａは、反転制御信号をそれぞれ反転させる３つのノット回路３７Ｒ、３７Ｇ、３７Ｂと、これらノット回路３７Ｒ〜３７Ｂの出力信号および反転制御信号に対応する制御信号の論理積を反転して出力する３つのナンド回路３８Ｒ、３８Ｇ、３８Ｂと、これら３つのナンド回路３８Ｒ〜３８Ｂの出力信号の否定論理積を演算するノア回路３９と、を備える。
具体的には、ノット回路３７Ｒは、反転Ｒ制御信号を反転させて出力する。ノット回路３７Ｇは、反転Ｇ制御信号を反転させて出力する。ノット回路３７Ｂは、反転Ｂ制御信号を反転させて出力する。
ナンド回路３８Ｒは、ノット回路３７Ｒの出力信号およびＲ制御信号の論理積を反転して、出力信号Ｒ１として出力する。ナンド回路３８Ｇは、ノット回路３７Ｇの出力信号およびＧ制御信号の論理積を反転して、出力信号Ｒ２として出力する。ナンド回路３８Ｂは、ノット回路３７Ｂの出力信号およびＢ制御信号の論理積を反転して、出力信号Ｒ３として出力する。
ノア回路３９は、３つのナンド回路３８Ｒ〜３８Ｂの出力信号Ｒ１〜Ｒ３の否定論理積を演算して、出力信号Ｒ４として出力する。
判定回路３２Ａは、反転制御信号をそれぞれ反転させる３つのノット回路３７Ｒ、３７Ｇ、３７Ｂと、これらノット回路３７Ｒ〜３７Ｂの出力信号および反転制御信号に対応する制御信号の論理積を反転して出力する３つのナンド回路３８Ｒ、３８Ｇ、３８Ｂと、これら３つのナンド回路３８Ｒ〜３８Ｂの出力信号の否定論理積を演算するノア回路３９と、を備える。
具体的には、ノット回路３７Ｒは、反転Ｒ制御信号を反転させて出力する。ノット回路３７Ｇは、反転Ｇ制御信号を反転させて出力する。ノット回路３７Ｂは、反転Ｂ制御信号を反転させて出力する。
ナンド回路３８Ｒは、ノット回路３７Ｒの出力信号およびＲ制御信号の論理積を反転して、出力信号Ｒ１として出力する。ナンド回路３８Ｇは、ノット回路３７Ｇの出力信号およびＧ制御信号の論理積を反転して、出力信号Ｒ２として出力する。ナンド回路３８Ｂは、ノット回路３７Ｂの出力信号およびＢ制御信号の論理積を反転して、出力信号Ｒ３として出力する。
ノア回路３９は、３つのナンド回路３８Ｒ〜３８Ｂの出力信号Ｒ１〜Ｒ３の否定論理積を演算して、出力信号Ｒ４として出力する。
次に、検査回路３１Ａの通常駆動時の動作について説明する。
図６は、検査回路３１Ａの通常駆動時のタイミングチャートである。
時刻ｔ５からｔ６までＨレベルとなるＲ制御信号、および、時刻ｔ５からｔ６までＬレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、制御端子ＲＳＥＬは、時刻ｔ５からｔ６までＨレベルとなり、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６までＬレベルとなる。
また、時刻ｔ７からｔ８までＨレベルとなるＧ制御信号、および、時刻ｔ７からｔ８までＬレベルとなる反転Ｇ制御信号を検査回路３１Ａに入力する。すると、制御端子ＧＳＥＬは、時刻ｔ７からｔ８までＨレベルとなり、制御端子ＧＳＥＬＢは、時刻ｔ７からｔ８までＬレベルとなる。
また、時刻ｔ９からｔ１０までＨレベルとなるＢ制御信号、および、時刻ｔ９からｔ１０までＬレベルとなる反転Ｂ制御信号を検査回路３１Ａに入力する。すると、制御端子ＢＳＥＬは、時刻ｔ９からｔ１０までＨレベルとなり、制御端子ＢＳＥＬＢは、時刻ｔ９からｔ１０までＬレベルとなる。
図６は、検査回路３１Ａの通常駆動時のタイミングチャートである。
時刻ｔ５からｔ６までＨレベルとなるＲ制御信号、および、時刻ｔ５からｔ６までＬレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、制御端子ＲＳＥＬは、時刻ｔ５からｔ６までＨレベルとなり、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６までＬレベルとなる。
また、時刻ｔ７からｔ８までＨレベルとなるＧ制御信号、および、時刻ｔ７からｔ８までＬレベルとなる反転Ｇ制御信号を検査回路３１Ａに入力する。すると、制御端子ＧＳＥＬは、時刻ｔ７からｔ８までＨレベルとなり、制御端子ＧＳＥＬＢは、時刻ｔ７からｔ８までＬレベルとなる。
また、時刻ｔ９からｔ１０までＨレベルとなるＢ制御信号、および、時刻ｔ９からｔ１０までＬレベルとなる反転Ｂ制御信号を検査回路３１Ａに入力する。すると、制御端子ＢＳＥＬは、時刻ｔ９からｔ１０までＨレベルとなり、制御端子ＢＳＥＬＢは、時刻ｔ９からｔ１０までＬレベルとなる。
制御端子ＲＳＥＬＢ、ＧＳＥＬＢ、ＢＳＥＬＢから入力された各反転制御信号は、ノット回路３７Ｒ〜３７Ｂで反転される。これにより、各ナンド回路３８Ｒ〜３８Ｂにおいては、Ｈレベルのパルス信号が同時に入力されるので、各ナンド回路３８Ｒ〜３８ＢはＬレベルのパルス信号を出力する。すなわち、ナンド回路３８Ｒの出力信号Ｒ１は、時刻ｔ５からｔ６までの間、Ｌレベルとなる。また、ナンド回路３８Ｇの出力信号Ｒ２は、時刻ｔ７からｔ８までの間、Ｌレベルとなる。また、ナンド回路３８Ｂの出力信号Ｒ３は、時刻ｔ９からｔ１０までの間、Ｌレベルとなる。
ノア回路３９においては、出力信号Ｒ１〜Ｒ３のうち１つでもＨレベルになると、出力信号Ｒ４はＬレベルとなる。上述したように、出力信号Ｒ１〜Ｒ３がＬレベルとなるタイミングは異なるので、出力信号Ｒ１〜Ｒ３のうち少なくとも２つは常にＨレベルであるから、ノア回路３９の出力信号Ｒ４はＬレベルで固定される。
ノア回路３９においては、出力信号Ｒ１〜Ｒ３のうち１つでもＨレベルになると、出力信号Ｒ４はＬレベルとなる。上述したように、出力信号Ｒ１〜Ｒ３がＬレベルとなるタイミングは異なるので、出力信号Ｒ１〜Ｒ３のうち少なくとも２つは常にＨレベルであるから、ノア回路３９の出力信号Ｒ４はＬレベルで固定される。
図７は、検査回路３１Ａの検査駆動時の第１のタイミングチャートである。
時刻ｔ５からｔ６までＬレベルとなるＲ制御信号、および、時刻ｔ５からｔ６までＨレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、制御端子ＲＳＥＬは、時刻ｔ５からｔ６までＬレベルとなり、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６までＨレベルとなる。
また、時刻ｔ７からｔ８までＬレベルとなるＧ制御信号、および、時刻ｔ７からｔ８までＨレベルとなる反転Ｇ制御信号を検査回路３１Ａに入力する。すると、制御端子ＧＳＥＬは、時刻ｔ７からｔ８までＬレベルとなり、制御端子ＧＳＥＬＢは、時刻ｔ７からｔ８までＨレベルとなる。
また、時刻ｔ９からｔ１０までＬレベルとなるＢ制御信号、および、時刻ｔ９からｔ１０までＨレベルとなる反転Ｂ制御信号を検査回路３１Ａに入力する。すると、制御端子ＢＳＥＬは、時刻ｔ９からｔ１０までＬレベルとなり、制御端子ＢＳＥＬＢは、時刻ｔ９からｔ１０までＨレベルとなる。
時刻ｔ５からｔ６までＬレベルとなるＲ制御信号、および、時刻ｔ５からｔ６までＨレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、制御端子ＲＳＥＬは、時刻ｔ５からｔ６までＬレベルとなり、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６までＨレベルとなる。
また、時刻ｔ７からｔ８までＬレベルとなるＧ制御信号、および、時刻ｔ７からｔ８までＨレベルとなる反転Ｇ制御信号を検査回路３１Ａに入力する。すると、制御端子ＧＳＥＬは、時刻ｔ７からｔ８までＬレベルとなり、制御端子ＧＳＥＬＢは、時刻ｔ７からｔ８までＨレベルとなる。
また、時刻ｔ９からｔ１０までＬレベルとなるＢ制御信号、および、時刻ｔ９からｔ１０までＨレベルとなる反転Ｂ制御信号を検査回路３１Ａに入力する。すると、制御端子ＢＳＥＬは、時刻ｔ９からｔ１０までＬレベルとなり、制御端子ＢＳＥＬＢは、時刻ｔ９からｔ１０までＨレベルとなる。
制御端子ＲＳＥＬＢ、ＧＳＥＬＢ、ＢＳＥＬＢから入力された各反転制御信号は、ノット回路３７Ｒ〜３７Ｂで反転される。これにより、各ナンド回路３８Ｒ〜３８Ｂにおいては、Ｌレベルのパルス信号が同時に入力されるので、各ナンド回路３８Ｒ〜３８ＢはＨレベルのパルス信号を出力する。すなわち、ナンド回路３８Ｒの出力信号Ｒ１は、時刻ｔ５からｔ６までの間、Ｈレベルとなる。また、ナンド回路３８Ｇの出力信号Ｒ２は、時刻ｔ７からｔ８までの間、Ｈレベルとなる。また、ナンド回路３８Ｂの出力信号Ｒ３は、時刻ｔ９からｔ１０までの間、Ｈレベルとなる。
ノア回路３９においては、ナンド回路３８Ｒ〜３８Ｂの出力信号Ｒ１〜Ｒ３のうち１つでもＨレベルになると、出力信号Ｒ４はＬレベルとなる。よって、出力信号Ｒ１〜Ｒ３がＨレベルとなるタイミングで、出力信号Ｒ４もＬレベルとなる。すなわち、ノア回路３９の出力信号Ｒ４は、時刻ｔ５からｔ６までの間、時刻ｔ７からｔ８までの間、および時刻ｔ９から時刻ｔ１０までの間は、Ｌレベルになる。
ノア回路３９においては、ナンド回路３８Ｒ〜３８Ｂの出力信号Ｒ１〜Ｒ３のうち１つでもＨレベルになると、出力信号Ｒ４はＬレベルとなる。よって、出力信号Ｒ１〜Ｒ３がＨレベルとなるタイミングで、出力信号Ｒ４もＬレベルとなる。すなわち、ノア回路３９の出力信号Ｒ４は、時刻ｔ５からｔ６までの間、時刻ｔ７からｔ８までの間、および時刻ｔ９から時刻ｔ１０までの間は、Ｌレベルになる。
図８は、検査回路３１Ａの検査駆動時の第２のタイミングチャートである。
第２のタイミングチャートでは、データ線駆動回路３０Ａに不具合があるために、反転Ｒ制御信号のパルス幅が長くなっている点、および、Ｂ制御信号および反転Ｂ制御信号がアクティブにならない点が、第１のタイミングチャートと異なる。
すなわち、時刻ｔ５からｔ６ＡまでＨレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、第１のタイミングチャートと異なり、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６ＡまでＨレベルとなっている。
また、アクティブにならないＲ制御信号および反転Ｒ制御信号を検査回路３１Ａに入力する。そのため、Ｂ制御端子ＢＳＥＬがＬレベルとなる期間がなく、制御端子ＢＳＥＬＢがＨレベルとなる期間もない。
第２のタイミングチャートでは、データ線駆動回路３０Ａに不具合があるために、反転Ｒ制御信号のパルス幅が長くなっている点、および、Ｂ制御信号および反転Ｂ制御信号がアクティブにならない点が、第１のタイミングチャートと異なる。
すなわち、時刻ｔ５からｔ６ＡまでＨレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、第１のタイミングチャートと異なり、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６ＡまでＨレベルとなっている。
また、アクティブにならないＲ制御信号および反転Ｒ制御信号を検査回路３１Ａに入力する。そのため、Ｂ制御端子ＢＳＥＬがＬレベルとなる期間がなく、制御端子ＢＳＥＬＢがＨレベルとなる期間もない。
パルス幅の広い反転Ｒ制御信号は、ノット回路３７Ｒで反転される。ナンド回路３８Ｒにおいては、入力信号のうち１つでもＬレベルである限り、出力信号Ｒ１はＨレベルとなる。よって、ノット回路３７Ｒからの出力信号のパルス幅が広いため、ナンド回路３８Ｒは、ノット回路３７Ｒの出力信号と同じパルス幅のパルス信号を出力する。すなわち、ナンド回路３８Ｒの出力信号Ｒ１は、時刻ｔ５からｔ６Ａまでの間、Ｈレベルとなる。ノア回路３９においては、出力信号Ｒ１〜Ｒ３のうち１つでもＨレベルになると、出力信号Ｒ４はＬレベルとなる。よって、ノア回路３９の出力信号Ｒ４は、時刻ｔ５からｔ６Ａまでの間、Ｌレベルになる。
Ｂ制御信号および反転Ｂ制御信号は非アクティブであるので、ナンド回路３８Ｂには、常にＨレベルの信号が入力されるため、ナンド回路３８Ｂの出力信号Ｒ３は、Ｌレベルである。ノア回路３９においては、出力信号Ｒ１〜Ｒ３のうち少なくとも１つがＨレベルにならない限り出力信号Ｒ４がＬレベルにならないから、ノア回路３９の出力信号Ｒ４は、Ｈレベルで固定される。
本実施形態によれば、上述の（１）、（２）の効果に加え、以下のような効果がある。
（３）データ線駆動回路３０Ａにパルス幅の広い反転Ｒ制御信号を入力すると、ナンド回路３８Ｒは、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。よって、ノア回路３９も、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。よって、Ｒ制御信号および反転Ｒ制御信号のうちパルス幅が広い方を検出できるから、Ｒ制御信号および反転Ｒ制御信号のパルス幅が広がる異常を検出できる。
（３）データ線駆動回路３０Ａにパルス幅の広い反転Ｒ制御信号を入力すると、ナンド回路３８Ｒは、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。よって、ノア回路３９も、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。よって、Ｒ制御信号および反転Ｒ制御信号のうちパルス幅が広い方を検出できるから、Ｒ制御信号および反転Ｒ制御信号のパルス幅が広がる異常を検出できる。
＜５．第３実施形態＞
図９は、本発明の第３実施形態に係る検査回路３１Ｂの回路図である。
本実施形態では、検査回路３１Ｂの構成が、第２実施形態と異なる。
図９は、本発明の第３実施形態に係る検査回路３１Ｂの回路図である。
本実施形態では、検査回路３１Ｂの構成が、第２実施形態と異なる。
検査回路３１Ｂは、判定回路３２Ｂと、増幅回路３３と、を備える。
判定回路３２Ｂは、反転制御信号をそれぞれ反転させる３つのノット回路４１Ｒ、４１Ｇ、４１Ｂと、これらノット回路４１Ｒ〜４１Ｂの出力信号および反転制御信号に対応する制御信号の論理和を反転して出力する３つの第１ノア回路４２Ｒ、４２Ｇ、４２Ｂと、これら３つのノア回路４２Ｒ〜４２Ｂの出力信号の否定論理積を演算する第２ノア回路４３と、を備える。
具体的には、ノット回路４１Ｒは、反転Ｒ制御信号を反転させて出力する。ノット回路４１Ｇは、反転Ｇ制御信号を反転させて出力する。ノット回路４１Ｂは、反転Ｂ制御信号を反転させて出力する。
第１ノア回路４２Ｒは、ノット回路４１Ｒの出力信号およびＲ制御信号の論理和を反転して、出力信号Ｒ１として出力する。第１ノア回路４２Ｇは、ノット回路４１Ｇの出力信号およびＧ制御信号の論理和を反転して、出力信号Ｒ２として出力する。第１ノア回路４２Ｂは、ノット回路４１Ｂの出力信号およびＢ制御信号の論理和を反転して、出力信号Ｒ３として出力する。
第２ノア回路４３は、３つのナンド回路３８Ｒ〜３８Ｂの出力信号Ｒ１〜Ｒ３の否定論理積を演算して、出力信号Ｒ４として出力する。
判定回路３２Ｂは、反転制御信号をそれぞれ反転させる３つのノット回路４１Ｒ、４１Ｇ、４１Ｂと、これらノット回路４１Ｒ〜４１Ｂの出力信号および反転制御信号に対応する制御信号の論理和を反転して出力する３つの第１ノア回路４２Ｒ、４２Ｇ、４２Ｂと、これら３つのノア回路４２Ｒ〜４２Ｂの出力信号の否定論理積を演算する第２ノア回路４３と、を備える。
具体的には、ノット回路４１Ｒは、反転Ｒ制御信号を反転させて出力する。ノット回路４１Ｇは、反転Ｇ制御信号を反転させて出力する。ノット回路４１Ｂは、反転Ｂ制御信号を反転させて出力する。
第１ノア回路４２Ｒは、ノット回路４１Ｒの出力信号およびＲ制御信号の論理和を反転して、出力信号Ｒ１として出力する。第１ノア回路４２Ｇは、ノット回路４１Ｇの出力信号およびＧ制御信号の論理和を反転して、出力信号Ｒ２として出力する。第１ノア回路４２Ｂは、ノット回路４１Ｂの出力信号およびＢ制御信号の論理和を反転して、出力信号Ｒ３として出力する。
第２ノア回路４３は、３つのナンド回路３８Ｒ〜３８Ｂの出力信号Ｒ１〜Ｒ３の否定論理積を演算して、出力信号Ｒ４として出力する。
図１０は、検査回路３１Ｂの検査駆動時のタイミングチャートである。
本実施形態のタイミングチャートでは、データ線駆動回路３０Ａに不具合があるために、反転Ｒ制御信号のパルス幅が短くなっている点が、第１実施形態の第２のタイミングチャートと異なる。
すなわち、時刻ｔ５からｔ６ＢまでＨレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６ＢまでＨレベルとなっている。
本実施形態のタイミングチャートでは、データ線駆動回路３０Ａに不具合があるために、反転Ｒ制御信号のパルス幅が短くなっている点が、第１実施形態の第２のタイミングチャートと異なる。
すなわち、時刻ｔ５からｔ６ＢまでＨレベルとなる反転Ｒ制御信号を検査回路３１Ａに入力する。すると、制御端子ＲＳＥＬＢは、時刻ｔ５からｔ６ＢまでＨレベルとなっている。
パルス幅の狭い反転Ｒ制御信号は、ノット回路４１Ｒで反転される。第１ノア回路４２Ｒにおいては、入力信号のうち１つでもＨレベルになると、出力信号Ｒ１はＨレベルとなる。よって、ノット回路３７Ｒからの出力信号のパルス幅が狭いため、第１ノア回路４２Ｒは、ノット回路４１Ｒの出力信号と同じパルス幅のパルス信号を出力する。すなわち、第１ノア回路４２Ｒの出力信号Ｒ１は、時刻ｔ５からｔ６Ｂまでの間、Ｈレベルとなる。第２ノア回路４３においては、出力信号Ｒ１〜Ｒ３のうち１つでもＨレベルになると、出力信号Ｒ４はＬレベルとなる。よって、ノア回路３９の出力信号Ｒ４は、時刻ｔ５からｔ６Ｂまでの間、Ｌレベルになる。
本実施形態によれば、上述した（１）、（２）の効果に加え、以下のような効果がある。
（４）データ線駆動回路３０Ａにパルス幅の狭い反転Ｒ制御信号を入力すると、第１ノア回路は、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。そのため、第２ノア回路も、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。よって、Ｒ制御信号および反転Ｒ制御信号のうちパルス幅が狭い方を検出できるから、Ｒ制御信号および反転Ｒ制御信号のパルス幅が狭くなる異常を検出できる。
（４）データ線駆動回路３０Ａにパルス幅の狭い反転Ｒ制御信号を入力すると、第１ノア回路は、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。そのため、第２ノア回路も、反転Ｒ制御信号と同一のパルス幅のパルス信号を出力する。よって、Ｒ制御信号および反転Ｒ制御信号のうちパルス幅が狭い方を検出できるから、Ｒ制御信号および反転Ｒ制御信号のパルス幅が狭くなる異常を検出できる。
＜６．変形例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、上述した各実施形態では、走査線駆動回路２０と検査回路２１とを別体とし、データ線駆動回路３０、３０Ａと検査回路３１とを別体としたが、これに限らず、一体としてもよい。
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、上述した各実施形態では、走査線駆動回路２０と検査回路２１とを別体とし、データ線駆動回路３０、３０Ａと検査回路３１とを別体としたが、これに限らず、一体としてもよい。
また、上述した第１実施形態では、Ｘ転送開始信号ＤＸをＨアクティブとし、判定回路３２を、データ線駆動回路３０からの出力信号および転送開始信号ＤＸの論理積を反転して出力するナンド回路としたが、これに限らない。例えば、Ｘ転送開始信号ＤＸをＬアクティブとし、判定回路を、データ線駆動回路からの出力信号および転送開始信号ＤＸの論理積を反転して出力するナンド回路としてもよい。
このようにしても、上述した（１）の効果に加え、以下のような効果がある。
（５）データ線駆動回路３０を動作確認する場合にはＨアクティブの転送開始信号ＤＸを入力し、通常駆動させる場合にはＬアクティブの転送開始信号ＤＸを入力するだけで、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路３１Ａを従来の検査回路と同程度のサイズで製造できる。
このようにしても、上述した（１）の効果に加え、以下のような効果がある。
（５）データ線駆動回路３０を動作確認する場合にはＨアクティブの転送開始信号ＤＸを入力し、通常駆動させる場合にはＬアクティブの転送開始信号ＤＸを入力するだけで、通常駆動時において、増幅回路を構成するトランジスタのオン、オフの回数を削減できるから、消費電力を削減できるとともに、検査回路を簡易な構成で実現できる。また、検査回路３１Ａを従来の検査回路と同程度のサイズで製造できる。
また、上述した各実施形態では、本発明を液晶を用いた電気光学装置１に適用したが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機ＥＬ（Electro-Luminescent）や発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示パネルや、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域毎に異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいは、ヘリウムやネオン等の高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても、上記実施形態と同様に本発明が適用され得る。
＜７．応用例＞
図１１は図１に示す電気光学装置１を適用したモバイル型のパーソナルコンピュータを示す斜視図であり、パーソナルコンピュータ２０００は、表示ユニットとして、電気光学装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。このキーボード２００２の電気光学装置は、前述した検査回路を備えているため、省電力化を図ることができる。
図１１は図１に示す電気光学装置１を適用したモバイル型のパーソナルコンピュータを示す斜視図であり、パーソナルコンピュータ２０００は、表示ユニットとして、電気光学装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。このキーボード２００２の電気光学装置は、前述した検査回路を備えているため、省電力化を図ることができる。
図１２は図１に示す電気光学装置を適用した携帯型電話機を示す斜視図であり、携帯型電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示ユニットとして電気光学装置１を備える。この携帯型電話機３０００の電気光学装置は、前述した検査回路を備えているため、省電力化を図ることができる。
図１３は図１に示す電気光学装置を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistant）を示す斜視図であり、情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示ユニットとして電気光学装置１を備える。この情報携帯端末４０００の電気光学装置は、前述した検査回路を備えているため、省電力化を図ることができる。
なお、図１に示す本実施形態の電気光学装置が適用される電子機器としては、図１３〜図１５に示すものの他にも、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等があげられる。
１…電気光学装置、１１…走査線、１２…データ線、２０…走査線駆動回路、２１、３１、３１Ａ、３１Ｂ…検査回路、３０、３０Ａ…データ線駆動回路、３２、３２Ａ、３２Ｂ…判定回路、３３…増幅回路、３７Ｒ、３７Ｇ、３７Ｂ…ノット回路、３８Ｒ、３８Ｇ、３８Ｂ…ナンド回路、３９…ノア回路、４１Ｒ、４１Ｇ、４１Ｂ…ノット回路、４２Ｒ、４２Ｇ、４２Ｂ…第１ノア回路、４３…第２ノア回路、８１、８２、８３…トランスファゲート、２０００…パーソナルコンピュータ（電子機器）、３０００…携帯型電話機（電子機器）、４０００…情報携帯端末（電子機器）、ＤＸ…転送開始信号（始動信号）。
Claims (7)
- 駆動回路からの出力信号を検知するための検査回路であって、
前記駆動回路からの出力信号が一方の極性である場合には検知信号を出力し、前記出力信号が他の極性である場合には検知信号を出力しない判定回路と、
この判定回路からの信号を増幅する増幅回路と、を備えることを特徴とする検査回路。 - 請求項１に記載の検査回路であって、
前記駆動回路は、始動信号が入力されると、この始動信号をクロックに同期して順次転送して出力するシフトレジスタであり、
前記判定回路は、前記シフトレジスタからの出力信号および前記始動信号の論理積を反転して出力するナンド回路であることを特徴とする検査回路。 - 請求項１に記載の検査回路であって、
前記駆動回路は、始動信号が入力されると、この始動信号をクロックに同期して順次転送して出力するシフトレジスタであり、
前記判定回路は、前記シフトレジスタからの出力信号および前記始動信号の論理和を反転して出力するノア回路であることを特徴とする検査回路。 - 請求項１に記載の検査回路であって、
前記駆動回路は、制御信号およびこの制御信号を反転させた反転制御信号が入力されると、前記制御信号および前記反転制御信号に同期してオン／オフするトランスファゲートを複数含むデマルチプレクサであり、
前記判定回路は、前記反転制御信号をそれぞれ反転させる複数のノット回路と、前記各ノット回路の出力信号および前記反転制御信号に対応する制御信号の論理積を反転して出力する複数のナンド回路と、これら複数のナンド回路の出力信号の否定論理積を演算するノア回路と、を備えることを特徴とする検査回路。 - 請求項１に記載の検査回路であって、
前記駆動回路は、制御信号およびこの制御信号を反転させた反転制御信号が入力されると、前記制御信号および前記反転制御信号に同期してオン／オフするトランスファゲートを複数含むデマルチプレクサであり、
前記判定回路は、前記反転制御信号をそれぞれ反転させる複数のノット回路と、前記各ノット回路の出力信号および前記反転制御信号に対応する制御信号の論理和を反転して出力する複数の第１ノア回路と、これら複数のノア回路の出力信号の否定論理積を演算する第２ノア回路と、を備えることを特徴とする検査回路。 - 複数の走査線と、これら走査線に略直交する複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、前記データ線を駆動するデータ線駆動回路と、前記走査線を駆動する走査線駆動回路と、を備える電気光学装置であって、
前記データ線駆動回路および前記走査線駆動回路のうち少なくとも一方は、請求項１から５のいずれかに記載の検査回路を備えることを特徴とする電気光学装置。 - 請求項６に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005148071A JP4600147B2 (ja) | 2005-05-20 | 2005-05-20 | 検査回路、電気光学装置および電子機器 |
| US11/431,518 US7619620B2 (en) | 2005-05-20 | 2006-05-11 | Test circuit, electro-optical device, and electronic apparatus |
| KR1020060044687A KR100806473B1 (ko) | 2005-05-20 | 2006-05-18 | 검사 회로, 전기 광학 장치 및 전자 기기 |
| CNB2006100826337A CN100449361C (zh) | 2005-05-20 | 2006-05-19 | 检查电路、电光装置以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005148071A JP4600147B2 (ja) | 2005-05-20 | 2005-05-20 | 検査回路、電気光学装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006323267A true JP2006323267A (ja) | 2006-11-30 |
| JP4600147B2 JP4600147B2 (ja) | 2010-12-15 |
Family
ID=37425142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005148071A Active JP4600147B2 (ja) | 2005-05-20 | 2005-05-20 | 検査回路、電気光学装置および電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7619620B2 (ja) |
| JP (1) | JP4600147B2 (ja) |
| KR (1) | KR100806473B1 (ja) |
| CN (1) | CN100449361C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015059966A1 (ja) * | 2013-10-21 | 2015-04-30 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP2019138976A (ja) * | 2018-02-07 | 2019-08-22 | シャープ株式会社 | 表示装置及び表示システム |
| US11367408B2 (en) | 2019-11-11 | 2022-06-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having two logical operation circuits |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100924143B1 (ko) * | 2008-04-02 | 2009-10-28 | 삼성모바일디스플레이주식회사 | 평판표시장치 및 그의 구동 방법 |
| CN101719352B (zh) * | 2008-10-09 | 2012-07-25 | 北京京东方光电科技有限公司 | 液晶盒成盒后检测装置和方法 |
| KR101113340B1 (ko) * | 2010-05-13 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정 표시장치 및 그의 검사방법 |
| US20120120129A1 (en) * | 2010-11-11 | 2012-05-17 | Novatek Microelectronics Corp. | Display controller driver and method for testing the same |
| CN102540058B (zh) * | 2011-12-31 | 2014-01-08 | 杭州士兰微电子股份有限公司 | 等离子扫描驱动芯片测试装置 |
| KR102442644B1 (ko) * | 2015-04-16 | 2022-09-13 | 삼성디스플레이 주식회사 | 표시장치 |
| CN105185346A (zh) | 2015-10-23 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种显示装置 |
| JP6666993B2 (ja) * | 2016-03-01 | 2020-03-18 | ローム株式会社 | 液晶駆動装置 |
| DE102017201101A1 (de) * | 2017-01-24 | 2018-07-26 | Zf Friedrichshafen Ag | Verfahren und Vorrichtung zum Betreiben eines Displays |
| JP7082471B2 (ja) * | 2017-10-25 | 2022-06-08 | ローム株式会社 | 異常検知データ記録装置 |
| JP7354735B2 (ja) * | 2019-09-30 | 2023-10-03 | セイコーエプソン株式会社 | 駆動回路、表示モジュール、及び移動体 |
| DE102020204708A1 (de) * | 2020-04-14 | 2021-10-14 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bildelement und verfahren zum betreiben eines bildelements |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07199872A (ja) * | 1993-12-29 | 1995-08-04 | Casio Comput Co Ltd | 液晶表示装置 |
| JPH0862580A (ja) * | 1994-08-19 | 1996-03-08 | Sony Corp | 表示素子 |
| JPH095377A (ja) * | 1995-06-16 | 1997-01-10 | Sony Corp | 表示用半導体装置及び表示装置 |
| JPH10240194A (ja) * | 1997-02-27 | 1998-09-11 | Citizen Watch Co Ltd | 液晶駆動回路 |
| JP2000131708A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 液晶表示装置 |
| JP2003271109A (ja) * | 2002-03-18 | 2003-09-25 | Sharp Corp | 表示装置およびその走査回路検査方法 |
| JP2004118014A (ja) * | 2002-09-27 | 2004-04-15 | Sanyo Electric Co Ltd | 信号伝搬回路および表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2895306B2 (ja) * | 1992-03-09 | 1999-05-24 | シャープ株式会社 | 映像出力回路 |
| JP3178385B2 (ja) | 1997-09-29 | 2001-06-18 | 双葉電子工業株式会社 | 論理回路の誤動作検出装置および表示装置 |
| TW457389B (en) * | 1998-03-23 | 2001-10-01 | Toshiba Corp | Liquid crystal display element |
| US6762735B2 (en) * | 2000-05-12 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
| JP3739690B2 (ja) * | 2001-10-29 | 2006-01-25 | シャープ株式会社 | 半導体集積回路のストレス試験回路、及びこの回路を用いたストレス試験方法 |
| TWI304964B (en) * | 2002-10-22 | 2009-01-01 | Toppoly Optoelectronics Corp | Panel of flat panel display having embedded test circuit |
| US7265572B2 (en) * | 2002-12-06 | 2007-09-04 | Semicondcutor Energy Laboratory Co., Ltd. | Image display device and method of testing the same |
| US7205986B2 (en) | 2002-12-18 | 2007-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and testing method of the same |
| JP4494001B2 (ja) | 2002-12-18 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 表示装置の検査方法 |
| JP4624109B2 (ja) * | 2003-03-25 | 2011-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置の検査回路 |
| JP4972402B2 (ja) * | 2004-03-24 | 2012-07-11 | ローム株式会社 | 有機ｅｌパネルの駆動回路、有機ｅｌ表示装置および有機ｅｌパネル駆動回路の検査装置 |
| US7518602B2 (en) * | 2004-12-06 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Test circuit and display device having the same |
-
2005
- 2005-05-20 JP JP2005148071A patent/JP4600147B2/ja active Active
-
2006
- 2006-05-11 US US11/431,518 patent/US7619620B2/en active Active
- 2006-05-18 KR KR1020060044687A patent/KR100806473B1/ko active IP Right Grant
- 2006-05-19 CN CNB2006100826337A patent/CN100449361C/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07199872A (ja) * | 1993-12-29 | 1995-08-04 | Casio Comput Co Ltd | 液晶表示装置 |
| JPH0862580A (ja) * | 1994-08-19 | 1996-03-08 | Sony Corp | 表示素子 |
| JPH095377A (ja) * | 1995-06-16 | 1997-01-10 | Sony Corp | 表示用半導体装置及び表示装置 |
| JPH10240194A (ja) * | 1997-02-27 | 1998-09-11 | Citizen Watch Co Ltd | 液晶駆動回路 |
| JP2000131708A (ja) * | 1998-10-27 | 2000-05-12 | Fujitsu Ltd | 液晶表示装置 |
| JP2003271109A (ja) * | 2002-03-18 | 2003-09-25 | Sharp Corp | 表示装置およびその走査回路検査方法 |
| JP2004118014A (ja) * | 2002-09-27 | 2004-04-15 | Sanyo Electric Co Ltd | 信号伝搬回路および表示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015059966A1 (ja) * | 2013-10-21 | 2015-04-30 | シャープ株式会社 | 表示装置およびその駆動方法 |
| US9959801B2 (en) | 2013-10-21 | 2018-05-01 | Sharp Kabushiki Kaisha | Display device and method for driving same with light-emission enable signal switching unit |
| JP2019138976A (ja) * | 2018-02-07 | 2019-08-22 | シャープ株式会社 | 表示装置及び表示システム |
| JP7012548B2 (ja) | 2018-02-07 | 2022-01-28 | シャープ株式会社 | 表示装置及び表示システム |
| US11367408B2 (en) | 2019-11-11 | 2022-06-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having two logical operation circuits |
| JP7423990B2 (ja) | 2019-11-11 | 2024-01-30 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4600147B2 (ja) | 2010-12-15 |
| KR100806473B1 (ko) | 2008-02-21 |
| CN100449361C (zh) | 2009-01-07 |
| US7619620B2 (en) | 2009-11-17 |
| CN1866080A (zh) | 2006-11-22 |
| US20060279313A1 (en) | 2006-12-14 |
| KR20060120461A (ko) | 2006-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4600147B2 (ja) | 検査回路、電気光学装置および電子機器 | |
| US10643563B2 (en) | Display device | |
| KR100793507B1 (ko) | 쌍방향 시프트 레지스터 | |
| JP4985020B2 (ja) | 液晶装置、その駆動方法および電子機器 | |
| JP5428299B2 (ja) | 電気光学装置及び電子機器 | |
| WO2020259450A1 (zh) | 防闪屏电路及方法、用于显示面板的驱动电路、显示装置 | |
| JP2009145639A (ja) | 駆動装置、電気光学装置及び電子機器 | |
| JP2017167426A (ja) | 電気光学装置、及び電子機器 | |
| JP2016085269A (ja) | 電気光学基板、電気光学装置及び電子機器 | |
| JP2020154213A (ja) | 表示装置及び検出システム | |
| US20170270875A1 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| JP4810910B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2007219354A (ja) | 電気光学装置及びその駆動方法並びに電子機器 | |
| JP2007178524A (ja) | 電気光学装置および電子機器 | |
| JP4788125B2 (ja) | シフトレジスタ | |
| JP2007219048A (ja) | 電気光学装置および電子機器 | |
| JP2006098639A (ja) | 電気光学装置、その検査方法 | |
| JP2007065540A (ja) | 電気光学装置及びその検査方法、並びに電子機器 | |
| JP2006058337A (ja) | 電気光学装置および電子機器 | |
| JP2006330510A (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2009086172A (ja) | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 | |
| JP2006337624A (ja) | 駆動方法、駆動回路、電気光学装置および電子機器 | |
| JP2009205096A (ja) | 電気光学装置及び電子機器 | |
| JP2009086171A (ja) | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 | |
| JP2005227505A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4600147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |