JPH095377A - 表示用半導体装置及び表示装置 - Google Patents
表示用半導体装置及び表示装置Info
- Publication number
- JPH095377A JPH095377A JP17421095A JP17421095A JPH095377A JP H095377 A JPH095377 A JP H095377A JP 17421095 A JP17421095 A JP 17421095A JP 17421095 A JP17421095 A JP 17421095A JP H095377 A JPH095377 A JP H095377A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level conversion
- drive circuit
- level
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 表示用半導体装置に内蔵されるレベル変換回
路の検査及び選別を容易化する。 【構成】 アクティブマトリクス型表示装置の駆動基板
１となる表示用半導体装置は、行列状に配された画素電
極５と、個々の画素電極５に画像信号を書き込むスイッ
チング素子６とを備えている。又、垂直駆動回路７、水
平駆動回路８、レベル変換回路９及び検査回路１２を同
一の駆動基板１上に内蔵している。垂直駆動回路７は制
御信号に応じて動作しスイッチング素子６を行毎に選択
する。水平駆動回路８は制御信号に応じて動作し選択さ
れたスイッチング素子６に画像信号を供給する。レベル
変換回路９は外部から入力された制御信号を低レベルか
ら高レベルに変換して垂直駆動回路７及び水平駆動回路
８に供給する。検査回路１２はレベル変換回路９の動作
を診断し、その結果を端子１１に出力する。
路の検査及び選別を容易化する。 【構成】 アクティブマトリクス型表示装置の駆動基板
１となる表示用半導体装置は、行列状に配された画素電
極５と、個々の画素電極５に画像信号を書き込むスイッ
チング素子６とを備えている。又、垂直駆動回路７、水
平駆動回路８、レベル変換回路９及び検査回路１２を同
一の駆動基板１上に内蔵している。垂直駆動回路７は制
御信号に応じて動作しスイッチング素子６を行毎に選択
する。水平駆動回路８は制御信号に応じて動作し選択さ
れたスイッチング素子６に画像信号を供給する。レベル
変換回路９は外部から入力された制御信号を低レベルか
ら高レベルに変換して垂直駆動回路７及び水平駆動回路
８に供給する。検査回路１２はレベル変換回路９の動作
を診断し、その結果を端子１１に出力する。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
の表示装置及びこれに組み込まれる駆動基板として用い
られる表示用半導体装置に関する。詳しくは、画素電極
及びこれを駆動するスイッチング素子に加え周辺の駆動
回路及び外部から入力される低レベルの制御信号を高レ
ベルに変換して駆動回路に供給するレベル変換回路とを
同一基板上に内蔵した表示用半導体装置に関する。さら
に詳しくは、レベル変換回路の診断及び検査技術に関す
る。
の表示装置及びこれに組み込まれる駆動基板として用い
られる表示用半導体装置に関する。詳しくは、画素電極
及びこれを駆動するスイッチング素子に加え周辺の駆動
回路及び外部から入力される低レベルの制御信号を高レ
ベルに変換して駆動回路に供給するレベル変換回路とを
同一基板上に内蔵した表示用半導体装置に関する。さら
に詳しくは、レベル変換回路の診断及び検査技術に関す
る。
【０００２】
【従来の技術】アクティブマトリクス型の表示装置は所
定の間隙を介して接合した駆動基板及び対向基板と、該
間隙に保持された液晶等の電気光学物質とから構成され
ている。駆動基板には行列状に配された画素電極と、個
々の画素電極に画像信号を書き込むスイッチング素子と
が集積形成されており、表示用半導体装置を構成する。
この表示用半導体装置は、制御信号に応じて動作しスイ
ッチング素子を行毎に選択する垂直駆動回路と、制御信
号に応じて動作し選択されたスイッチング素子に画像信
号を供給する水平駆動回路とが同一基板上に集積形成さ
れている。さらに、外部から入力された制御信号を低レ
ベルから高レベルに変換して垂直駆動回路及び水平駆動
回路に供給するレベル変換回路も同一基板上に集積形成
されている。なお、制御信号は外部のタイミングジェネ
レータＩＣ等により生成される。
定の間隙を介して接合した駆動基板及び対向基板と、該
間隙に保持された液晶等の電気光学物質とから構成され
ている。駆動基板には行列状に配された画素電極と、個
々の画素電極に画像信号を書き込むスイッチング素子と
が集積形成されており、表示用半導体装置を構成する。
この表示用半導体装置は、制御信号に応じて動作しスイ
ッチング素子を行毎に選択する垂直駆動回路と、制御信
号に応じて動作し選択されたスイッチング素子に画像信
号を供給する水平駆動回路とが同一基板上に集積形成さ
れている。さらに、外部から入力された制御信号を低レ
ベルから高レベルに変換して垂直駆動回路及び水平駆動
回路に供給するレベル変換回路も同一基板上に集積形成
されている。なお、制御信号は外部のタイミングジェネ
レータＩＣ等により生成される。
【０００３】
【発明が解決しようとする課題】周辺のタイミングジェ
ネレータＩＣの低電圧駆動化が進んでいる現在、アクテ
ィブマトリクス型表示装置の駆動基板側にレベル変換回
路を搭載する事が常となっている。図５を参照してレベ
ル変換回路の動作を簡潔に説明する。（１）はレベル変
換回路の静的動作を表わしている。入力電圧ＶＩＮが所
定の閾電圧Ｖｔｈを超えると、レベル変換回路の出力信
号ＶＯＵＴがローレベルからハイレベルに切り換わる。
（２）はレベル変換回路の動的動作を表わしている。例
えばレベル変換回路には３Ｖ駆動のタイミングジェネレ
ータＩＣから制御信号ＣＫＩＮが入力される。レベル変
換回路は低レベルの入力制御信号ＣＫＩＮを高レベルの
出力制御信号ＣＫＯＵＴに変換し、駆動基板に内蔵され
た周辺駆動回路に供給する。例えば、駆動回路が１５Ｖ
で動作する場合、変換後の制御信号ＣＫＯＵＴはＶＳＳ
（０Ｖ）とＶＤＤ（１５Ｖ）との間で変化する。即ち、
入力制御信号ＣＫＩＮ（入力クロック信号）の３Ｖレベ
ルは出力制御信号ＣＫＯＵＴ（出力クロック信号）の１
５Ｖレベルに変換される。ところで、表示用薄膜半導体
装置では画素電極を選択するスイッチング素子に加え、
駆動回路やレベル変換回路も薄膜トランジスタで構成さ
れている。一般に、薄膜トランジスタの閾電圧はばらつ
く為、単相入力のレベル変換回路の閾電圧Ｖｔｈにもば
らつきが生じる。予め設定すべきＶｔｈを中心として実
際には個々の駆動基板毎にレベル変換回路のＶｔｈはあ
る程度幅をもって正規分布してしまう。従って、低レベ
ル（例えば３Ｖ）の制御信号を高レベル（例えば１５
Ｖ）の制御信号に変換する場合、Ｖｔｈのばらつきに応
じて個々の駆動基板毎に誤動作が生じる惧れがある。こ
の為、駆動基板と対向基板を接合してアクティブマトリ
クス型の表示パネルを組み立てた後で、レベル変換回路
の誤動作等が判明し正常な画像表示が得られない場合が
ある。即ち、従来では薄膜トランジスタの閾電圧のばら
つきに起因して表示パネルにある程度の動作不良品が発
生し歩留りを悪くしている。従来、レベル変換回路の閾
電圧のばらつきに対して適当な選別方法がなく、閾電圧
のばらつきに対処する事ができなかった。
ネレータＩＣの低電圧駆動化が進んでいる現在、アクテ
ィブマトリクス型表示装置の駆動基板側にレベル変換回
路を搭載する事が常となっている。図５を参照してレベ
ル変換回路の動作を簡潔に説明する。（１）はレベル変
換回路の静的動作を表わしている。入力電圧ＶＩＮが所
定の閾電圧Ｖｔｈを超えると、レベル変換回路の出力信
号ＶＯＵＴがローレベルからハイレベルに切り換わる。
（２）はレベル変換回路の動的動作を表わしている。例
えばレベル変換回路には３Ｖ駆動のタイミングジェネレ
ータＩＣから制御信号ＣＫＩＮが入力される。レベル変
換回路は低レベルの入力制御信号ＣＫＩＮを高レベルの
出力制御信号ＣＫＯＵＴに変換し、駆動基板に内蔵され
た周辺駆動回路に供給する。例えば、駆動回路が１５Ｖ
で動作する場合、変換後の制御信号ＣＫＯＵＴはＶＳＳ
（０Ｖ）とＶＤＤ（１５Ｖ）との間で変化する。即ち、
入力制御信号ＣＫＩＮ（入力クロック信号）の３Ｖレベ
ルは出力制御信号ＣＫＯＵＴ（出力クロック信号）の１
５Ｖレベルに変換される。ところで、表示用薄膜半導体
装置では画素電極を選択するスイッチング素子に加え、
駆動回路やレベル変換回路も薄膜トランジスタで構成さ
れている。一般に、薄膜トランジスタの閾電圧はばらつ
く為、単相入力のレベル変換回路の閾電圧Ｖｔｈにもば
らつきが生じる。予め設定すべきＶｔｈを中心として実
際には個々の駆動基板毎にレベル変換回路のＶｔｈはあ
る程度幅をもって正規分布してしまう。従って、低レベ
ル（例えば３Ｖ）の制御信号を高レベル（例えば１５
Ｖ）の制御信号に変換する場合、Ｖｔｈのばらつきに応
じて個々の駆動基板毎に誤動作が生じる惧れがある。こ
の為、駆動基板と対向基板を接合してアクティブマトリ
クス型の表示パネルを組み立てた後で、レベル変換回路
の誤動作等が判明し正常な画像表示が得られない場合が
ある。即ち、従来では薄膜トランジスタの閾電圧のばら
つきに起因して表示パネルにある程度の動作不良品が発
生し歩留りを悪くしている。従来、レベル変換回路の閾
電圧のばらつきに対して適当な選別方法がなく、閾電圧
のばらつきに対処する事ができなかった。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる表示用半導体装置は基本的な構成として行列状に配
された画素電極と、個々の画素電極に画像信号を書き込
むスイッチング素子とを備えている。又、制御信号に応
じて動作しスイッチング素子を行毎に選択する垂直駆動
回路と、同じく制御信号に応じて動作し選択されたスイ
ッチング素子に画像信号を供給する水平駆動回路を同一
基板に内蔵している。さらに、外部から入力された制御
信号を低レベルから高レベルに変換して垂直駆動回路及
び水平駆動回路に供給するレベル変換回路を同一基板に
集積形成している。特徴事項として、該レベル変換回路
の動作を診断する検査回路を同一基板上に内蔵する。好
ましくは、前記検査回路は複数のレベル変換回路の動作
を総合的に診断する論理回路を含んでいる。又好ましく
は、前記検出回路は該レベル変換回路に直流電圧を印加
し且つそのレベルを走査して診断を行ない、該レベル変
換回路の動作範囲を選別可能にする。さらに好ましく
は、前記検査回路は該レベル変換回路の診断と該垂直駆
動回路及び水平駆動回路の診断を切り換える手段を有
し、診断結果を共通の出力端子に出力する。
題を解決する為以下の手段を講じた。即ち、本発明にか
かる表示用半導体装置は基本的な構成として行列状に配
された画素電極と、個々の画素電極に画像信号を書き込
むスイッチング素子とを備えている。又、制御信号に応
じて動作しスイッチング素子を行毎に選択する垂直駆動
回路と、同じく制御信号に応じて動作し選択されたスイ
ッチング素子に画像信号を供給する水平駆動回路を同一
基板に内蔵している。さらに、外部から入力された制御
信号を低レベルから高レベルに変換して垂直駆動回路及
び水平駆動回路に供給するレベル変換回路を同一基板に
集積形成している。特徴事項として、該レベル変換回路
の動作を診断する検査回路を同一基板上に内蔵する。好
ましくは、前記検査回路は複数のレベル変換回路の動作
を総合的に診断する論理回路を含んでいる。又好ましく
は、前記検出回路は該レベル変換回路に直流電圧を印加
し且つそのレベルを走査して診断を行ない、該レベル変
換回路の動作範囲を選別可能にする。さらに好ましく
は、前記検査回路は該レベル変換回路の診断と該垂直駆
動回路及び水平駆動回路の診断を切り換える手段を有
し、診断結果を共通の出力端子に出力する。
【０００５】本発明にかかる表示装置は互いに所定の間
隙を介して接合した一対の基板と、この間隙に保持され
た電気光学物質とを備えている。一方の基板には、行列
状に配された画素電極と個々の画素電極に画像信号を書
き込むスイッチング素子とが形成されている。さらに、
垂直駆動回路、水平駆動回路及びレベル変換回路も一体
的に集積形成されている。垂直駆動回路は制御信号に応
じて動作しスイッチング素子を行毎に選択する。水平駆
動回路も制御信号に応じて動作し選択されたスイッチン
グ素子に画像信号を供給する。レベル変換回路は外部か
ら入力された制御信号を低レベルから高レベルに変換し
て垂直駆動回路及び水平駆動回路に供給する。他方の基
板には対向電極が形成されている。特徴事項として、前
記一方の基板は検査回路を内蔵しており、両基板を接合
した状態で該レベル変換回路の動作を診断可能である。
隙を介して接合した一対の基板と、この間隙に保持され
た電気光学物質とを備えている。一方の基板には、行列
状に配された画素電極と個々の画素電極に画像信号を書
き込むスイッチング素子とが形成されている。さらに、
垂直駆動回路、水平駆動回路及びレベル変換回路も一体
的に集積形成されている。垂直駆動回路は制御信号に応
じて動作しスイッチング素子を行毎に選択する。水平駆
動回路も制御信号に応じて動作し選択されたスイッチン
グ素子に画像信号を供給する。レベル変換回路は外部か
ら入力された制御信号を低レベルから高レベルに変換し
て垂直駆動回路及び水平駆動回路に供給する。他方の基
板には対向電極が形成されている。特徴事項として、前
記一方の基板は検査回路を内蔵しており、両基板を接合
した状態で該レベル変換回路の動作を診断可能である。
【０００６】
【作用】本発明では、レベル変換回路を搭載したアクテ
ィブマトリクス型の表示装置において、パネル内にレベ
ル変換回路を診断する検査回路を組み込んでいる。具体
的には、検査回路はレベル変換回路の閾電圧Ｖｔｈを調
べる事ができる。パネル実装後でも、レベル変換回路の
Ｖｔｈを測定できる様になっている。これにより、制御
信号の異なった入力レベルに適応したパネルの選別が可
能となる。好ましくは、垂直駆動回路や水平駆動回路の
動作診断用出力端子を兼用して、切換モードによりレベ
ル変換回路のＶｔｈを診断（チェック）できる様にして
いる。
ィブマトリクス型の表示装置において、パネル内にレベ
ル変換回路を診断する検査回路を組み込んでいる。具体
的には、検査回路はレベル変換回路の閾電圧Ｖｔｈを調
べる事ができる。パネル実装後でも、レベル変換回路の
Ｖｔｈを測定できる様になっている。これにより、制御
信号の異なった入力レベルに適応したパネルの選別が可
能となる。好ましくは、垂直駆動回路や水平駆動回路の
動作診断用出力端子を兼用して、切換モードによりレベ
ル変換回路のＶｔｈを診断（チェック）できる様にして
いる。
【０００７】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる表示装置の全体
的な構成を示す模式的な平面図である。図示する様に本
表示装置は所定の間隙を介して互いに接合した駆動基板
１と対向基板２とからなるパネル構造を有している。両
基板１，２の間隙には液晶等の電気光学物質が保持され
ている。対向基板２の内表面には対向電極が形成されて
いる。
詳細に説明する。図１は本発明にかかる表示装置の全体
的な構成を示す模式的な平面図である。図示する様に本
表示装置は所定の間隙を介して互いに接合した駆動基板
１と対向基板２とからなるパネル構造を有している。両
基板１，２の間隙には液晶等の電気光学物質が保持され
ている。対向基板２の内表面には対向電極が形成されて
いる。
【０００８】これに対し駆動基板１の内表面には行状の
ゲートライン３と列状のデータライン４とが形成されて
いる。両ライン３，４の交差部には行列状に配された画
素電極５と、個々の画素電極５に画像信号を書き込むス
イッチング素子６とが集積形成されている。スイッチン
グ素子６は薄膜トランジスタからなり、そのソース電極
は対応するデータライン４に接続し、ドレイン電極は対
応する画素電極５に接続し、ゲート電極は対応するゲー
トライン３に接続している。この駆動基板１はさらに垂
直駆動回路７、水平駆動回路８、レベル変換回路９等も
内蔵しており、所謂表示用半導体装置を構成する。上述
した各回路７，８，９も薄膜トランジスタで構成されて
いる。垂直駆動回路７は垂直スタート信号ＶＳＴ及び互
いに逆相の垂直クロック信号ＶＣＫ，ＶＣＫＸ等の制御
信号に応じて動作し、ゲートライン３を介してスイッチ
ング素子６を行毎に選択する。具体的には、垂直駆動回
路７はシフトレジスタからなりＶＣＫ，ＶＣＫＸに応じ
てＶＳＴを順次転送して、ゲートライン３に線順次で選
択パルスを出力する。一方水平駆動回路８は画像信号供
給ゲート１０を介してデータライン４に接続している。
画像信号供給ゲート１０には三原色別の画像信号Ｒ，
Ｇ，Ｂが供給されている。水平駆動回路８は水平スター
ト信号ＨＳＴや互いに逆相の水平クロック信号ＨＣＫ，
ＨＣＫＸ等の制御信号に応じて動作し、画像信号供給ゲ
ート１０を順次開閉制御して、選択されたスイッチング
素子６に画像信号Ｒ，Ｇ，Ｂを供給する。具体的には、
この水平駆動回路もシフトレジスタからなり、ＨＣＫ，
ＨＣＫＸに応じてＨＳＴを順次転送する事で、画像信号
供給ゲート１０の開閉制御を行なう。レベル変換回路９
はタイミングジェネレータＩＣ（図示せず）等により外
部から入力された制御信号ＶＳＴ，ＶＣＫ，ＶＣＫＸ，
ＨＳＴ，ＨＣＫ，ＨＣＫＸ等を低レベル（例えば３Ｖ）
から高レベル（例えば１５Ｖ）に変換して、垂直駆動回
路７及び水平駆動回路８に供給する。なお、駆動基板１
の露出した上端部表面には、ＶＳＴ，ＶＣＫ，ＶＣＫ
Ｘ，ＨＳＴ，ＨＣＫ，ＨＣＫＸ，Ｒ，Ｇ，Ｂ等を入力す
る為の端子１１が複数個設けられている。
ゲートライン３と列状のデータライン４とが形成されて
いる。両ライン３，４の交差部には行列状に配された画
素電極５と、個々の画素電極５に画像信号を書き込むス
イッチング素子６とが集積形成されている。スイッチン
グ素子６は薄膜トランジスタからなり、そのソース電極
は対応するデータライン４に接続し、ドレイン電極は対
応する画素電極５に接続し、ゲート電極は対応するゲー
トライン３に接続している。この駆動基板１はさらに垂
直駆動回路７、水平駆動回路８、レベル変換回路９等も
内蔵しており、所謂表示用半導体装置を構成する。上述
した各回路７，８，９も薄膜トランジスタで構成されて
いる。垂直駆動回路７は垂直スタート信号ＶＳＴ及び互
いに逆相の垂直クロック信号ＶＣＫ，ＶＣＫＸ等の制御
信号に応じて動作し、ゲートライン３を介してスイッチ
ング素子６を行毎に選択する。具体的には、垂直駆動回
路７はシフトレジスタからなりＶＣＫ，ＶＣＫＸに応じ
てＶＳＴを順次転送して、ゲートライン３に線順次で選
択パルスを出力する。一方水平駆動回路８は画像信号供
給ゲート１０を介してデータライン４に接続している。
画像信号供給ゲート１０には三原色別の画像信号Ｒ，
Ｇ，Ｂが供給されている。水平駆動回路８は水平スター
ト信号ＨＳＴや互いに逆相の水平クロック信号ＨＣＫ，
ＨＣＫＸ等の制御信号に応じて動作し、画像信号供給ゲ
ート１０を順次開閉制御して、選択されたスイッチング
素子６に画像信号Ｒ，Ｇ，Ｂを供給する。具体的には、
この水平駆動回路もシフトレジスタからなり、ＨＣＫ，
ＨＣＫＸに応じてＨＳＴを順次転送する事で、画像信号
供給ゲート１０の開閉制御を行なう。レベル変換回路９
はタイミングジェネレータＩＣ（図示せず）等により外
部から入力された制御信号ＶＳＴ，ＶＣＫ，ＶＣＫＸ，
ＨＳＴ，ＨＣＫ，ＨＣＫＸ等を低レベル（例えば３Ｖ）
から高レベル（例えば１５Ｖ）に変換して、垂直駆動回
路７及び水平駆動回路８に供給する。なお、駆動基板１
の露出した上端部表面には、ＶＳＴ，ＶＣＫ，ＶＣＫ
Ｘ，ＨＳＴ，ＨＣＫ，ＨＣＫＸ，Ｒ，Ｇ，Ｂ等を入力す
る為の端子１１が複数個設けられている。
【０００９】本発明の特徴事項として、検査回路１２が
駆動基板１に内蔵されており、レベル変換回路９の動作
を診断する。この検査回路１２は個々の制御信号毎に設
けられた複数のレベル変換回路９の動作を総合的に診断
する論理回路を含んでいる。検査回路１２は、レベル変
換回路９に直流電圧を印加し且つそのレベルを走査して
診断を行ない、レベル変換回路９の動作範囲（閾電圧）
を選別可能にする。この検査回路はレベル変換回路９の
診断と垂直駆動回路７及び水平駆動回路８の診断を切り
換える手段を有し、診断結果を共通の出力端子ＳＯＵＴ
に出力する。なお切換制御の為、特定の入力端子ＶＳＳ
Ｇを用いている。
駆動基板１に内蔵されており、レベル変換回路９の動作
を診断する。この検査回路１２は個々の制御信号毎に設
けられた複数のレベル変換回路９の動作を総合的に診断
する論理回路を含んでいる。検査回路１２は、レベル変
換回路９に直流電圧を印加し且つそのレベルを走査して
診断を行ない、レベル変換回路９の動作範囲（閾電圧）
を選別可能にする。この検査回路はレベル変換回路９の
診断と垂直駆動回路７及び水平駆動回路８の診断を切り
換える手段を有し、診断結果を共通の出力端子ＳＯＵＴ
に出力する。なお切換制御の為、特定の入力端子ＶＳＳ
Ｇを用いている。
【００１０】図２はレベル変換回路９の具体的な構成例
を示す。図示する様に、このレベル変換回路９はＮチャ
ネル型薄膜トランジスタ及びＰチャネル型薄膜トランジ
スタを組み合わせたＣＭＯＳ構造を採用している。この
動作は図５に示した通りである。即ち、図５の（１）の
グラフから理解される様に、入力信号ＶＩＮのレベルが
閾電圧Ｖｔｈを超えると、出力信号ＶＯＵＴのレベルは
ローからハイに切り換わる。この出力信号ＶＯＵＴは図
２に示した端子Ａ又はＢから取り出される。図５の
（２）を参照して説明した様に、低レベル（例えば３
Ｖ）の単相入力クロック信号ＣＫＩＮは、レベル変換回
路により高レベル（例えば１５Ｖ）の出力クロック信号
ＣＫＯＵＴに変換される。図２の端子Ａ又はＢから取り
出される出力クロック信号ＣＫＯＵＴは入力クロック信
号ＣＫＩＮと正相の関係にある。
を示す。図示する様に、このレベル変換回路９はＮチャ
ネル型薄膜トランジスタ及びＰチャネル型薄膜トランジ
スタを組み合わせたＣＭＯＳ構造を採用している。この
動作は図５に示した通りである。即ち、図５の（１）の
グラフから理解される様に、入力信号ＶＩＮのレベルが
閾電圧Ｖｔｈを超えると、出力信号ＶＯＵＴのレベルは
ローからハイに切り換わる。この出力信号ＶＯＵＴは図
２に示した端子Ａ又はＢから取り出される。図５の
（２）を参照して説明した様に、低レベル（例えば３
Ｖ）の単相入力クロック信号ＣＫＩＮは、レベル変換回
路により高レベル（例えば１５Ｖ）の出力クロック信号
ＣＫＯＵＴに変換される。図２の端子Ａ又はＢから取り
出される出力クロック信号ＣＫＯＵＴは入力クロック信
号ＣＫＩＮと正相の関係にある。
【００１１】図３は、図１に示した検査回路１２の第１
実施例を示す模式的な回路図である。この検査回路１２
は例えば９個のレベル変換回路１ないしレベル変換回路
９の診断を総合的に行なう論理回路構成となっている。
個々のレベル変換回路は図２に示した構成を有してい
る。従って、レベル変換回路１ないしレベル変換回路９
からの出力信号は図２に示した端子Ａ又はＢからとる。
レベル変換回路１ないしレベル変換回路９のうちの一部
については２段のインバータ５１，５２を介してその出
力信号を取り出している。この様にインバータ５１，５
２を組み込んだのは、負荷が重くなった為に個々のレベ
ル変換回路の出力信号がなまり、水平駆動回路や垂直駆
動回路等のスキャナに正常な制御信号（クロック信号）
が入力できないという危険性を避ける為である。レベル
変換回路１ないしレベル変換回路９からの出力信号は前
段のナンドゲート５３に供給される。レベル変換回路１
ないしレベル変換回路９の出力信号はノアゲート５４に
も供給される。ナンドゲート５３の出力端子は後段のナ
ンドゲート５５の入力端子に接続される。ノアゲート５
４の出力端子はインバータ５６を介して後段のナンドゲ
ート５５の他方の入力端子に接続される。ナンドゲート
５５は診断結果を出力端子ＳＯＵＴに出力する。
実施例を示す模式的な回路図である。この検査回路１２
は例えば９個のレベル変換回路１ないしレベル変換回路
９の診断を総合的に行なう論理回路構成となっている。
個々のレベル変換回路は図２に示した構成を有してい
る。従って、レベル変換回路１ないしレベル変換回路９
からの出力信号は図２に示した端子Ａ又はＢからとる。
レベル変換回路１ないしレベル変換回路９のうちの一部
については２段のインバータ５１，５２を介してその出
力信号を取り出している。この様にインバータ５１，５
２を組み込んだのは、負荷が重くなった為に個々のレベ
ル変換回路の出力信号がなまり、水平駆動回路や垂直駆
動回路等のスキャナに正常な制御信号（クロック信号）
が入力できないという危険性を避ける為である。レベル
変換回路１ないしレベル変換回路９からの出力信号は前
段のナンドゲート５３に供給される。レベル変換回路１
ないしレベル変換回路９の出力信号はノアゲート５４に
も供給される。ナンドゲート５３の出力端子は後段のナ
ンドゲート５５の入力端子に接続される。ノアゲート５
４の出力端子はインバータ５６を介して後段のナンドゲ
ート５５の他方の入力端子に接続される。ナンドゲート
５５は診断結果を出力端子ＳＯＵＴに出力する。
【００１２】引き続き図３を参照して検査回路１２の診
断動作を詳細に説明する。先ず、各レベル変換回路１〜
９の入力端子に直流信号ＶＩＮを印加する。例えばこの
直流入力信号ＶＩＮのレベルを走査して、３Ｖに設定し
た時各レベル変換回路の出力がハイ（１５Ｖ）になる一
方、ＶＩＮを０Ｖとした時各レベル変換回路の出力がロ
ー（０Ｖ）となれば、正常なレベル変換動作が行なわれ
た事になる。ここで、全てのレベル変換回路１〜９に３
ＶのＶＩＮを入力した時、全てのレベル変換回路１〜９
の出力がハイと動作するならば、ナンドゲート５５の出
力端子にはハイレベルが現われる。逆に、０ＶのＶＩＮ
を各レベル変換回路１〜９に一斉に入力した時、全ての
レベル変換回路１〜９の出力がローと動作するならば、
ナンドゲート５５の出力端子はハイになる。
断動作を詳細に説明する。先ず、各レベル変換回路１〜
９の入力端子に直流信号ＶＩＮを印加する。例えばこの
直流入力信号ＶＩＮのレベルを走査して、３Ｖに設定し
た時各レベル変換回路の出力がハイ（１５Ｖ）になる一
方、ＶＩＮを０Ｖとした時各レベル変換回路の出力がロ
ー（０Ｖ）となれば、正常なレベル変換動作が行なわれ
た事になる。ここで、全てのレベル変換回路１〜９に３
ＶのＶＩＮを入力した時、全てのレベル変換回路１〜９
の出力がハイと動作するならば、ナンドゲート５５の出
力端子にはハイレベルが現われる。逆に、０ＶのＶＩＮ
を各レベル変換回路１〜９に一斉に入力した時、全ての
レベル変換回路１〜９の出力がローと動作するならば、
ナンドゲート５５の出力端子はハイになる。
【００１３】ところが、例えばレベル変換回路３に動作
異常があり、３ＶのＶＩＮを入力した時ローに誤動作し
たとする。即ち、レベル変換回路３の出力レベルはロー
となり、その他のレベル変換回路の出力レベルはハイと
なる。従って、ナンドゲート５５の出力端子ＳＯＵＴは
ローになる。同様に、０ＶのＶＩＮを入力した時、複数
のレベル変換回路１〜９のうちの何れか１つでも出力レ
ベルがハイになる誤動作をすると、出力端子ＳＯＵＴは
ローになる。つまり、全てのレベル変換回路１〜９が正
常に動作する時に限りＳＯＵＴはハイとなり、何れか１
つでも異常動作するとＳＯＵＴはローになる。この様に
して、図３に示した検査回路１２は複数のレベル変換回
路の動作を総合的に診断する論理回路構成となってい
る。なお、上述した診断では入力信号ＶＩＮを０Ｖと３
Ｖの間で切り換えて検査を実施したが、本発明はこれに
限られるものではない。例えば、各レベル変換回路１〜
９に直流電圧を印加し且つそのレベルを走査して診断を
行なう事により、レベル変換回路の動作範囲（閾電圧範
囲）をパネル全体として選別可能である。
異常があり、３ＶのＶＩＮを入力した時ローに誤動作し
たとする。即ち、レベル変換回路３の出力レベルはロー
となり、その他のレベル変換回路の出力レベルはハイと
なる。従って、ナンドゲート５５の出力端子ＳＯＵＴは
ローになる。同様に、０ＶのＶＩＮを入力した時、複数
のレベル変換回路１〜９のうちの何れか１つでも出力レ
ベルがハイになる誤動作をすると、出力端子ＳＯＵＴは
ローになる。つまり、全てのレベル変換回路１〜９が正
常に動作する時に限りＳＯＵＴはハイとなり、何れか１
つでも異常動作するとＳＯＵＴはローになる。この様に
して、図３に示した検査回路１２は複数のレベル変換回
路の動作を総合的に診断する論理回路構成となってい
る。なお、上述した診断では入力信号ＶＩＮを０Ｖと３
Ｖの間で切り換えて検査を実施したが、本発明はこれに
限られるものではない。例えば、各レベル変換回路１〜
９に直流電圧を印加し且つそのレベルを走査して診断を
行なう事により、レベル変換回路の動作範囲（閾電圧範
囲）をパネル全体として選別可能である。
【００１４】図４は検査回路の第２実施例を示す回路図
である。図３に示した検査回路構成を全体として含んで
おり、対応する部分には対応する参照番号を付して理解
を容易にしている。この検査回路はレベル変換回路１〜
９の診断と垂直駆動回路７及び水平駆動回路８（スキャ
ナ部）の診断を切り換える手段としてゲート回路６０を
含んでおり、診断結果を共通の出力端子ＳＯＵＴに出力
する。換言すると、従来の表示パネルにもともと設けら
れているスキャナ部チェック用の出力端子ＳＯＵＴを用
い、切換モードでレベル変換回路１〜９のＶｔｈをチェ
ック可能としている。ここでは、切換モードのスイッチ
入力として端子ＶＳＳＧを用いている。この端子ＶＳＳ
Ｇはゲートラインに接地レベル（０Ｖ）を供給する端子
であり、スキャナ部とは全く接続されていない。つま
り、スキャナ部の動作には無関係な端子であるので、切
換モードのスイッチ入力に用いても動作上問題ない。な
お、切換モードのスイッチング入力端子としてはＶＳＳ
Ｇに限られるものではなく、スキャナ部の動作に無関係
な端子なら何でも良い。なおスキャナ部に含まれるブロ
ックＨＯＵＴは水平駆動回路８のチェック用出力信号ノ
ードを表わしている。又ブロックＶＬＯＵＴは左側の垂
直駆動回路７に設けた出力信号チェック用ノードを表わ
している。さらにブロックＶＲＯＵＴは右側の垂直駆動
回路７の出力信号のチェック用ノードを表わしている。
さらに、２段のインバータを介してＶＲＯＵＴに接続し
た３段のＶＳ／Ｒは右側垂直駆動回路と左側垂直駆動回
路の出力タイミングをずらして、個々に診断可能とする
為に設けられている。かかる検査回路構成において、端
子ＶＳＳＧにローレベルのスイッチ入力を印加すると、
通常モードでの診断が行なわれ、ＳＯＵＴにはスキャナ
部から出力される信号波形が得られる。一方ＶＳＳＧに
ハイレベルのスイッチ入力を印加するとレベル変換回路
のＶｔｈ診断モードに切り換わる。即ち、図３の検査回
路と同様に、ＳＯＵＴがハイレベルになれば全てのレベ
ル変換回路１〜９は正常動作していると判断され、ＳＯ
ＵＴがローレベルであると異常動作を示す事になる。
である。図３に示した検査回路構成を全体として含んで
おり、対応する部分には対応する参照番号を付して理解
を容易にしている。この検査回路はレベル変換回路１〜
９の診断と垂直駆動回路７及び水平駆動回路８（スキャ
ナ部）の診断を切り換える手段としてゲート回路６０を
含んでおり、診断結果を共通の出力端子ＳＯＵＴに出力
する。換言すると、従来の表示パネルにもともと設けら
れているスキャナ部チェック用の出力端子ＳＯＵＴを用
い、切換モードでレベル変換回路１〜９のＶｔｈをチェ
ック可能としている。ここでは、切換モードのスイッチ
入力として端子ＶＳＳＧを用いている。この端子ＶＳＳ
Ｇはゲートラインに接地レベル（０Ｖ）を供給する端子
であり、スキャナ部とは全く接続されていない。つま
り、スキャナ部の動作には無関係な端子であるので、切
換モードのスイッチ入力に用いても動作上問題ない。な
お、切換モードのスイッチング入力端子としてはＶＳＳ
Ｇに限られるものではなく、スキャナ部の動作に無関係
な端子なら何でも良い。なおスキャナ部に含まれるブロ
ックＨＯＵＴは水平駆動回路８のチェック用出力信号ノ
ードを表わしている。又ブロックＶＬＯＵＴは左側の垂
直駆動回路７に設けた出力信号チェック用ノードを表わ
している。さらにブロックＶＲＯＵＴは右側の垂直駆動
回路７の出力信号のチェック用ノードを表わしている。
さらに、２段のインバータを介してＶＲＯＵＴに接続し
た３段のＶＳ／Ｒは右側垂直駆動回路と左側垂直駆動回
路の出力タイミングをずらして、個々に診断可能とする
為に設けられている。かかる検査回路構成において、端
子ＶＳＳＧにローレベルのスイッチ入力を印加すると、
通常モードでの診断が行なわれ、ＳＯＵＴにはスキャナ
部から出力される信号波形が得られる。一方ＶＳＳＧに
ハイレベルのスイッチ入力を印加するとレベル変換回路
のＶｔｈ診断モードに切り換わる。即ち、図３の検査回
路と同様に、ＳＯＵＴがハイレベルになれば全てのレベ
ル変換回路１〜９は正常動作していると判断され、ＳＯ
ＵＴがローレベルであると異常動作を示す事になる。
【００１５】
【発明の効果】以上説明した様に、本発明によれば、レ
ベル変換回路の動作を診断する検査回路を同一基板上に
内蔵して、表示用半導体装置を構成している。各レベル
変換回路にＤＣレベルの入力信号を供給する事により、
各レベル変換回路の動作を容易に診断でき、検査工程が
大幅に時間短縮可能となる。又、診断結果を利用してレ
ベル変換回路のＶｔｈに応じた選別がパネルの実装後で
も可能になる。
ベル変換回路の動作を診断する検査回路を同一基板上に
内蔵して、表示用半導体装置を構成している。各レベル
変換回路にＤＣレベルの入力信号を供給する事により、
各レベル変換回路の動作を容易に診断でき、検査工程が
大幅に時間短縮可能となる。又、診断結果を利用してレ
ベル変換回路のＶｔｈに応じた選別がパネルの実装後で
も可能になる。
【図１】本発明にかかる表示装置の構成を示す模式的な
平面図である。
平面図である。
【図２】レベル変換回路の回路構成例を示す回路図であ
る。
る。
【図３】検査回路の第１実施例を示す回路図である。
【図４】検査回路の第２実施例を示す回路図である。
【図５】レベル変換回路の一般的な動作説明に供する波
形図である。
形図である。
１ 駆動基板 ２ 対向基板 ３ ゲートライン ４ データライン ５ 画素電極 ６ スイッチング素子 ７ 垂直駆動回路 ８ 水平駆動回路 ９ レベル変換回路 １０ 画像信号供給ゲート １１ 端子 １２ 検査回路
Claims (5)
- 【請求項１】 行列状に配された画素電極と、個々の画
素電極に画像信号を書き込むスイッチング素子と、制御
信号に応じて動作しスイッチング素子を行毎に選択する
垂直駆動回路と、制御信号に応じて動作し選択されたス
イッチング素子に画像信号を供給する水平駆動回路と、
外部から入力された制御信号を低レベルから高レベルに
変換して垂直駆動回路及び水平駆動回路に供給するレベ
ル変換回路とを同一基板に集積形成した表示用半導体装
置であって、 該レベル変換回路の動作を診断する検査回路を同一基板
上に内蔵した事を特徴とする表示用半導体装置。 - 【請求項２】 前記検査回路は、複数のレベル変換回路
の動作を総合的に診断する論理回路を含む事を特徴とす
る請求項１記載の表示用半導体装置。 - 【請求項３】 前記検出回路は、該レベル変換回路に直
流電圧を印加し且つそのレベルを走査して診断を行な
い、該レベル変換回路の動作範囲を選別可能にする事を
特徴とする請求項１記載の表示用半導体装置。 - 【請求項４】 前記検査回路は、該レベル変換回路の診
断と該垂直駆動回路及び水平駆動回路の診断を切り換え
る手段を有し、診断結果を共通の出力端子に出力する事
を特徴とする請求項１記載の表示用半導体装置。 - 【請求項５】 行列状に配された画素電極、個々の画素
電極に画像信号を書き込むスイッチング素子、制御信号
に応じて動作しスイッチング素子を行毎に選択する垂直
駆動回路、制御信号に応じて動作し選択されたスイッチ
ング素子に画像信号を供給する水平駆動回路、及び外部
から入力された制御信号を低レベルから高レベルに変換
して垂直駆動回路及び水平駆動回路に供給するレベル変
換回路を一体的に集積形成した一方の基板と、 対向電極を有し所定の間隙を介して該一方の基板に接合
した他方の基板と、 該間隙に保持された電気光学物質とを備えた表示装置で
あって、 前記一方の基板は検査回路を内蔵しており、両基板を接
合した状態で該レベル変換回路の動作を診断可能である
事を特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17421095A JP3444028B2 (ja) | 1995-06-16 | 1995-06-16 | 表示用半導体装置及び表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17421095A JP3444028B2 (ja) | 1995-06-16 | 1995-06-16 | 表示用半導体装置及び表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH095377A true JPH095377A (ja) | 1997-01-10 |
| JP3444028B2 JP3444028B2 (ja) | 2003-09-08 |
Family
ID=15974655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17421095A Expired - Fee Related JP3444028B2 (ja) | 1995-06-16 | 1995-06-16 | 表示用半導体装置及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3444028B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208448A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2005227505A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
| JP2006323267A (ja) * | 2005-05-20 | 2006-11-30 | Sanyo Epson Imaging Devices Corp | 検査回路、電気光学装置および電子機器 |
-
1995
- 1995-06-16 JP JP17421095A patent/JP3444028B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005208448A (ja) * | 2004-01-26 | 2005-08-04 | Sony Corp | 表示装置および表示装置の駆動方法 |
| JP2005227505A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
| JP2006323267A (ja) * | 2005-05-20 | 2006-11-30 | Sanyo Epson Imaging Devices Corp | 検査回路、電気光学装置および電子機器 |
| JP4600147B2 (ja) * | 2005-05-20 | 2010-12-15 | エプソンイメージングデバイス株式会社 | 検査回路、電気光学装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3444028B2 (ja) | 2003-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2496153C1 (ru) | Жидкокристаллическое устройство отображения и способ его возбуждения | |
| US7525530B2 (en) | Display device and scanning circuit testing method | |
| JP3447086B2 (ja) | 能動マトリックスデバイス用電子式駆動回路 | |
| US8248356B2 (en) | Driving circuit for detecting line short defects | |
| US6201523B1 (en) | Flat panel display device | |
| US20130069930A1 (en) | Shift register, scanning signal line drive circuit, and display device | |
| US20100134476A1 (en) | Shift register, display driver and display | |
| JP4970552B2 (ja) | 補助容量配線駆動回路および表示装置 | |
| US10726756B2 (en) | Display device | |
| JP3312423B2 (ja) | 平面表示装置、アクティブマトリクス基板および検査方法 | |
| US5815129A (en) | Liquid crystal display devices having redundant gate line driver circuits therein which can be selectively disabled | |
| EP0504531A2 (en) | Scanning circuit | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JP3444028B2 (ja) | 表示用半導体装置及び表示装置 | |
| JP4624109B2 (ja) | 半導体装置の検査回路 | |
| KR100235589B1 (ko) | 박막트랜지스터 액정표시장치의 구동방법 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JP3203971B2 (ja) | 表示素子 | |
| JP2008242164A (ja) | 表示装置の駆動回路およびそのテスト方法 | |
| JP2000089191A (ja) | 液晶表示装置 | |
| CN114882849B (zh) | Goa电路及显示面板 | |
| JPH07199876A (ja) | シフトレジスタ及びアクティブマトリクス方式ｔｆｔ−ｌｃｄ並びに駆動回路の駆動方法 | |
| JP2973969B2 (ja) | アクテイブマトリクスパネル及びその検査方法 | |
| JP2019113710A (ja) | 電気光学装置 | |
| JP3271424B2 (ja) | 表示装置用走査回路および平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |