JP2973969B2 - アクテイブマトリクスパネル及びその検査方法 - Google Patents
アクテイブマトリクスパネル及びその検査方法Info
- Publication number
- JP2973969B2 JP2973969B2 JP11146597A JP11146597A JP2973969B2 JP 2973969 B2 JP2973969 B2 JP 2973969B2 JP 11146597 A JP11146597 A JP 11146597A JP 11146597 A JP11146597 A JP 11146597A JP 2973969 B2 JP2973969 B2 JP 2973969B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching elements
- common
- check
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はアクテイブマトリク
スパネル及びその検査方法に関する。 【０００２】 【従来の技術】従来のドライバー内蔵アクテイブマトリ
クスパネルの例としては、反射型では「ＳＩＤ（エス・
アイ・デイー）８２ダイジェストＰ．４８ー４９山崎
他」、また透過型では「ＳＩＤ（エス・アイ・デイー）
８４ダイジェストＰ．３１６両角他」などがある。 【０００３】図２はＭ０ＳＦＥＴを用いたドライバー内
蔵アクテイブマトリクスパネルの回路図の例である。３
１は画素エリアであり、データ線３６，３７，３８、走
査線３９，４０，４１、及びそれらの交点に設けられた
画素トランジスタ４８，４９，５０とから成る。画素ト
ランジスタにはそれぞれ画素電極がついており、対向電
極５４との間の液晶の容量が５１，５２，５３である。
３２はデータ線３６，３７，３８を駆動するＸドライバ
ー、３３は走査線３９，４０，４１を駆動するＹドライ
バーである。 【０００４】 【発明が解決しようとする課題】しかし前述の従来技術
では以下に述べるような問題点を生じる。すなわち、内
蔵ドライバーの全出力が正常であるかどうかは、パネル
状態にしてみなければわからないという問題点である。
基板状態で検査するには、プローブカードでドライバ一
の全出力の信号を取り出す方法があるが、１度に数百〜
数千のパッドに針を当てるのは極めて困難である。 【０００５】そこで本発明はこのような問題点を解決す
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチェックできる回路を備えたド
ライバー内蔵アクテイブマトリクスパネルの実現にあ
る。 【０００６】 【課題を解決するための手段】本発明は、基板上に配置
された複数の画素電極と前記複数の画素電極に接続され
てなる複数の第１スイッチング素子とを有する画素領域
と、前記複数の第１スイッチング素子にデータ信号を供
給してなる複数のデータ線と、前記複数のデータ線に接
続されて前記データ線に出力を供給するドライバ回路
と、前記画素領域内の前記データ線を介して前記ドライ
バ回路に接続された複数の第２スイッチング素子と、前
記複数の第２スイッチング素子に入力信号を供給する共
通入力端子と、前記複数の第２スイッチング素子に接続
された出力チェック用共通出力端子とを具備するアクテ
ィブマトリクスパネルの検査方法であって、前記ドライ
バ回路からの各出力及び前記共通入力端子からの入力に
応じて前記各出力のチェック出力を前記画素領域内のデ
ータ線と前記第２スイッチング素子とを介して前記出力
チェック用共通出力端子に出力することにより前記デー
タ線の欠陥を検査することを特徴とする。本発明は、基
板上に配置された複数の画素電極と前記複数の画素電極
に接続されてなる複数の第１スイッチング素子とを有す
る画素領域と、前記複数の第１スイッチング素子に走査
信号を供給してなる複数の走査線と、前記複数の走査線
に接続されて前記走査線に出力を供給するドライバ回路
と、前記画素領域内の前記走査線を介して前記ドライバ
回路に接続された複数の第２スイッチング素子と、前記
複数の第２スイッチング素子に入力信号を供給する共通
入力端子と、前記複数の第２スイッチング素子に接続さ
れた出力チェック用共通出力端子とを具備するアクティ
ブマトリクスパネルの検査方法であって、前記ドライバ
回路からの各出力及び前記共通入力端子からの入力に応
じて前記各出力のチェック出力を前記画素領域内の走査
線と前記第２スイッチング素子とを介して前記出力チェ
ック用共通出力端子に出力することにより前記走査線の
欠陥を検査することを特徴とする。 【０００７】本発明は、基板上に配置された複数の画素
電極と前記複数の画素電極に接続されてなる複数の第１
スイッチング素子とを有する画素領域と、前記複数の第
１スイッチング素子にデータ信号を供給してなる複数の
データ線と、前記複数のデータ線に接続されて前記デー
タ線に出力を供給するドライバ回路と、前記画素領域内
の前記データ線を介して前記ドライバ回路に接続された
複数の第２スイッチング素子と、前記複数の第２スイッ
チング素子に入力信号を供給する共通入力端子と、前記
複数の第２スイッチング素子に接続された出力チェック
用共通出力端子とを具備するアクティブマトリクスパネ
ルであって、前記ドライバ回路からの各出力及び前記共
通入力端子からの入力に応じた前記各出力のチェック出
力を該画素領域内のデータ線と前記第２スイッチング素
子とを介して前記出力チェック用共通出力端子に出力す
ることを特徴とする。本発明は、基板上に配置された複
数の画素電極と前記複数の画素電極に接続されてなる複
数の第１スイッチング素子とを有する画素領域と、前記
複数の第１スイッチング素子に走査信号を供給してなる
複数の走査線と、前記複数の走査線に接続されて前記走
査線に出力を供給するドライバ回路と、前記画素領域内
の前記走査線を介して前記ドライバ回路に接続された複
数の第２スイッチング素子と、前記複数の第２スイッチ
ング素子に入力信号を供給する共通入力端子と、前記複
数の第２スイッチング素子に接続された出力チェック用
共通出力端子とを具備するアクティブマトリクスパネル
であって、前記ドライバ回路からの各出力及び前記共通
入力端子からの入力に応じて前記各出力のチェック出力
を前記画素領域内の走査線と前記第２スイッチング素子
とを介して前記出力チェック用共通出力端子に出力する
ことを特徴とする。 【０００８】本発明は、基板上に配置された複数の画素
電極と前記複数の画素電極に接続されてなる複数の第１
スイッチング素子とを有する画素領域と、前記複数の第
１スイッチング素子にデータ信号を供給してなる複数の
データ線と、前記複数のデータ線に接続されて前記デー
タ線に出力を供給するドライバ回路と、前記ドライバ回
路に接続された複数の第２スイッチング素子と、前記複
数の第２スイッチング素子に入力信号を供給する共通入
力端子と、前記複数の第２スイッチング素子に接続され
た出力チェック用共通出力端子とを具備するアクティブ
マトリクスパネルの検査方法であって、前記ドライバ回
路からの各出力及び前記共通入力端子からの入力に応じ
て前記各出力のチェック出力を前記第２スイッチング素
子を介して前記出力チェック用共通出力端子に出力する
ことにより前記ドライバ回路の欠陥を検査することを特
徴とする。 【０００９】本発明は、基板上に配置された複数の画素
電極と前記複数の画素電極に接続されてなる複数の第１
スイッチング素子とを有する画素領域と、前記複数の第
１スイッチング素子に走査信号を供給してなる複数の走
査線と、前記複数の走査線に接続されて前記走査線に出
力を供給するドライバ回路と、前記ドライバ回路に接続
された複数の第２スイッチング素子と、前記複数の第２
スイッチング素子に入力信号を供給する共通入力端子
と、前記複数の第２スイッチング素子に接続された出力
チェック用共通出力端子とを具備するアクティブマトリ
クスパネルの検査方法であって、前記ドライバ回路から
の各出力及び前記共通入力端子からの入力に応じて前記
各出力のチェック出力を前記第２スイッチング素子を介
して前記出力チェック用共通出力端子に出力することに
より前記ドライバ回路の欠陥を検査することを特徴とす
る。 【００１０】 【発明の実施の形態】 〔実施例１〕図１は本発明の１実施例を示す、ドライバ
ーとその出力チェック回路を内蔵したアクテイブマトリ
クスパネルの回路図である。このパネルは画素エリア１
と、Ｘドライバー２とその出力チェック回路４、そして
Ｙドライバー３とその出力チェック回路５とから成って
いる。画素エリアは、データ線６，７，８と走査線９，
１０，１１、及びこれらの交点に配置された画素トラン
ジスタ１８，１９，２０とから成る。画素トランジスタ
にはそれぞれ画素電極がついており、対向電極２４との
間に液晶を介した容量２１，２２，２５を形成してい
る。Ｘドライバー２はデータ線６，７，８を順次選択
し、画像データを書き込む働きを持つ。一方、Ｘドライ
バー出力チェック回路４は、スイッチング素子１２，１
３，１４とその制御入力２５及び出力２６とから成って
いる。スイッチング素子をすべて閉じさせるような入力
信号を２５に入れた状態でＸドライバーを動作させる
と、画像データ１行分の信号が出力２６から取り出せ
る。もし、この信号に非連続点や電圧レベルに異常な点
があれば、そのタイミングに応じた列の動作が不良であ
ることがわかる。Ｙドライバー３も走査線９，１０，１
１を順次選択するが、ドライバーの出力がハイとローの
２値であるので、この信号で制御されるようなスイッチ
ング素子１５，１６，１７とその入出力２７，２８とで
Ｙドライバーチェック回路を構成する。この場合、Ｙド
ライバーが動作している間はチェック回路も動作する
が、走査線同志がショートするようなことはないためパ
ネルの動作に影響は与えない。Ｙ側をチェックする場合
には入力２７に適当な信号を入れ、出力２８からそれと
同じ信号が取り出されることを確認すればよい。 【００１１】次に、出力チェック回路の構成例をあげ、
具体的な検査方法を説明する。図３はＸドライバー出力
チェック回路の回路図である。６１は画素アレイ部、６
２はＸドライバー、６３はＹドライバ一である。Ｘドラ
イバーはＣＭ０Ｓのクロックドインバータを用いたシフ
トレジスタと、その出力６４，６５，６６，６７のタイ
ミングに応じてビデオ信号ＶＩＤからデータ線７２，７
５，７４，７５にデータを書き込むアナログスイッチ６
８，６９，７０，７１とから成る。Ｘドライバー出力チ
ェック回路は、Ｎチャネルのトランジスタ７６，７７，
７８，７９と３本の配線ＴＸ１，ＴＸ２，ＣＸとから成
る。Ｘドライバー内のシフトレジスタ部の検査は、スタ
ートパルスＸＳＰが所定の段数分だけ遅れたタイミング
でエンドパルスＸＥＰに出ていることを確認すればよ
い。シフトレジスタが正常に動作していた場合、Ｘドラ
イバー出力チェック回路を用いてビット不良がないかを
検査する。その方法を図４を用いて説明する。同図ＸＳ
Ｐ，φＸはそれぞれシフトレジスタのスタートパルスと
クロックの電圧波形である。（ａ），（ｂ），（ｃ），
（ｄ）はシフトレジスタの各段の出力６４一６７の電圧
波形である。ＴＸ１をハイ、ＴＸ２をローレベルにし
て、ＶＩＤに（ｅ）のような信号を入れると、奇数列の
データ線の信号がＣＸに（ｆ）のよう形で表れる。逆に
ＴＸ１をロー、ＴＸ２をハイレベルにして、ＶＩＤに
（ｇ）のような信号を入れると、偶数列のデータ線の信
号がＣＸに（ｈ）のような形で表れる。この時、（ｆ）
及び（ｈ）の電圧波形が規則正しければビット不良はな
いということになる。もし不規則な点があれば、そのタ
イミングから不良の番地がわかる。 【００１２】図５はＹドライバー出力チェック回路の回
路図である。８１は画素エリア部、８２はＸドライバ
ー、８３はＹドライバーである。Ｙドライバー出力チェ
ック回路はＮチャネルのトランジスタ８７，８８，８９
と２本の配線ＴＹ，ＣＹとから成る。図６は図５の各部
の電圧波形である。ＹＳＰ，φＹはＹドライバーのスタ
ートパルスとクロック、（ａ），（ｂ），（ｃ）は走査
線８４，８５，８６の信号に対応する。シフトレジスタ
部の検査はＸ側と同様エンドパルスＹＥＰで確認でき
る。走査線の信号レベルはハイとローの２値しかないた
め、走査線が選択されるのと同時にトランジスタ８７，
８８，８９もＯＮする。たとえばＴＹに（ｄ）のような
信号を入れるとＣＹには（ｅ）のような信号が表れる。
この波形が規則正しければビット不良はないということ
になる。 【００１３】〔実施例２〕図７は本発明の第２の実施例
を表すＸドライバー出力チェック回路の回路図である。
１０１は画素エリア、１０２はＸドライバー、１０３は
Ｘドライバー出力チェック回路である。第１の実施例と
異なるのはＣＭＯＳのトランジスタを用いている点であ
り、ＴＸＨをハイ、ＴＸＬをローにしておけば広い電圧
範囲のビデオ信号に対して出力をチェックできる．Ｘド
ライバーの出力バッファがＣＭＯＳで構成されている場
合などには、本実施例を用いる方がよい。 【００１４】〔実施例３〕図８は本発明の第３の実施例
を表すドライバー内蔵アクテイブマトリクスパネルの回
路図である．１１１は画素エリア、１１２はＸドライバ
一、１１３はＹドライバー、１１４はＸドライバ一出力
チェック回路、１１５はＹドライバー出力チェック回路
である。本実施例の特徴は出力チェック回路をダイオー
ドのアレイで構成したところにある。トランジスタに比
べて配線も減り、回路のしめる面積も減少するという長
所を持っている。 【００１５】〔実施例４〕図９は本発明の第４の実施例
を示すドライバ一内蔵アクテイブマトリクスパネ ルの回路図である。本実施例の特徴はドライバーを対称
に配置し、１本の走査線あるいはデータ線をそれぞれ２
つのドライバーで駆動できるように冗長性を持たせたと
ころである。すなわち、本実施例においてはドライバー
の出力不良があっても、同じ番地の反対側のドライバー
が正常であれば、不良箇所をレーザーリベア等で切断す
れば良品となる。本実施例ではこのように修正が可能と
なるため歩留まりは大幅に向上する。１２１は画素エリ
ア、１２２，１２３が上下のＸドライバー、１２６，１
２７が上下のＸドライバー出力チェック回路、１２４，
１２５が左右のＹドライバー、１２６，１２７が左右の
Ｙドライバー出力チェック回路であり、上下，左右のド
ライバーとチェック回路が対称に配置されている。本実
施例におけるドライバー出力チェック回路は、実施例１
と同様に動作する。また本実施例においては画素エリア
の上下，左右にチェック回路を設けているため、２つの
ドライバー回路のうち、一方の側のドライバー回路の出
力を他方の側に設けたドライバー出力チェック回路の出
力端子に出力すれば、画素エリア内の断線，ショートも
チェックすることができ、信号のタイミングからその番
地を割り出すこともできる。 【００１６】 【発明の効果】以上述べたように、本発明のアクテイブ
マトリクスパネル及びその検査方法は、パネル組み立て
以前に基板の状態が効率よく検査ができるため、作業時
間の短縮、製品のコストダウンが可能となる。また、本
発明のアクティブマトリクスパル及びその検査方法で
は、ドライバのチェックあるいは、データ線や走査線の
不良個所を調べることができる。データ線や走査線がシ
ョートしていればチェック回路の出力タイミングから一
意的に番地を求めることができ、走査線やデータ線に断
線がないか調べることができる。
スパネル及びその検査方法に関する。 【０００２】 【従来の技術】従来のドライバー内蔵アクテイブマトリ
クスパネルの例としては、反射型では「ＳＩＤ（エス・
アイ・デイー）８２ダイジェストＰ．４８ー４９山崎
他」、また透過型では「ＳＩＤ（エス・アイ・デイー）
８４ダイジェストＰ．３１６両角他」などがある。 【０００３】図２はＭ０ＳＦＥＴを用いたドライバー内
蔵アクテイブマトリクスパネルの回路図の例である。３
１は画素エリアであり、データ線３６，３７，３８、走
査線３９，４０，４１、及びそれらの交点に設けられた
画素トランジスタ４８，４９，５０とから成る。画素ト
ランジスタにはそれぞれ画素電極がついており、対向電
極５４との間の液晶の容量が５１，５２，５３である。
３２はデータ線３６，３７，３８を駆動するＸドライバ
ー、３３は走査線３９，４０，４１を駆動するＹドライ
バーである。 【０００４】 【発明が解決しようとする課題】しかし前述の従来技術
では以下に述べるような問題点を生じる。すなわち、内
蔵ドライバーの全出力が正常であるかどうかは、パネル
状態にしてみなければわからないという問題点である。
基板状態で検査するには、プローブカードでドライバ一
の全出力の信号を取り出す方法があるが、１度に数百〜
数千のパッドに針を当てるのは極めて困難である。 【０００５】そこで本発明はこのような問題点を解決す
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチェックできる回路を備えたド
ライバー内蔵アクテイブマトリクスパネルの実現にあ
る。 【０００６】 【課題を解決するための手段】本発明は、基板上に配置
された複数の画素電極と前記複数の画素電極に接続され
てなる複数の第１スイッチング素子とを有する画素領域
と、前記複数の第１スイッチング素子にデータ信号を供
給してなる複数のデータ線と、前記複数のデータ線に接
続されて前記データ線に出力を供給するドライバ回路
と、前記画素領域内の前記データ線を介して前記ドライ
バ回路に接続された複数の第２スイッチング素子と、前
記複数の第２スイッチング素子に入力信号を供給する共
通入力端子と、前記複数の第２スイッチング素子に接続
された出力チェック用共通出力端子とを具備するアクテ
ィブマトリクスパネルの検査方法であって、前記ドライ
バ回路からの各出力及び前記共通入力端子からの入力に
応じて前記各出力のチェック出力を前記画素領域内のデ
ータ線と前記第２スイッチング素子とを介して前記出力
チェック用共通出力端子に出力することにより前記デー
タ線の欠陥を検査することを特徴とする。本発明は、基
板上に配置された複数の画素電極と前記複数の画素電極
に接続されてなる複数の第１スイッチング素子とを有す
る画素領域と、前記複数の第１スイッチング素子に走査
信号を供給してなる複数の走査線と、前記複数の走査線
に接続されて前記走査線に出力を供給するドライバ回路
と、前記画素領域内の前記走査線を介して前記ドライバ
回路に接続された複数の第２スイッチング素子と、前記
複数の第２スイッチング素子に入力信号を供給する共通
入力端子と、前記複数の第２スイッチング素子に接続さ
れた出力チェック用共通出力端子とを具備するアクティ
ブマトリクスパネルの検査方法であって、前記ドライバ
回路からの各出力及び前記共通入力端子からの入力に応
じて前記各出力のチェック出力を前記画素領域内の走査
線と前記第２スイッチング素子とを介して前記出力チェ
ック用共通出力端子に出力することにより前記走査線の
欠陥を検査することを特徴とする。 【０００７】本発明は、基板上に配置された複数の画素
電極と前記複数の画素電極に接続されてなる複数の第１
スイッチング素子とを有する画素領域と、前記複数の第
１スイッチング素子にデータ信号を供給してなる複数の
データ線と、前記複数のデータ線に接続されて前記デー
タ線に出力を供給するドライバ回路と、前記画素領域内
の前記データ線を介して前記ドライバ回路に接続された
複数の第２スイッチング素子と、前記複数の第２スイッ
チング素子に入力信号を供給する共通入力端子と、前記
複数の第２スイッチング素子に接続された出力チェック
用共通出力端子とを具備するアクティブマトリクスパネ
ルであって、前記ドライバ回路からの各出力及び前記共
通入力端子からの入力に応じた前記各出力のチェック出
力を該画素領域内のデータ線と前記第２スイッチング素
子とを介して前記出力チェック用共通出力端子に出力す
ることを特徴とする。本発明は、基板上に配置された複
数の画素電極と前記複数の画素電極に接続されてなる複
数の第１スイッチング素子とを有する画素領域と、前記
複数の第１スイッチング素子に走査信号を供給してなる
複数の走査線と、前記複数の走査線に接続されて前記走
査線に出力を供給するドライバ回路と、前記画素領域内
の前記走査線を介して前記ドライバ回路に接続された複
数の第２スイッチング素子と、前記複数の第２スイッチ
ング素子に入力信号を供給する共通入力端子と、前記複
数の第２スイッチング素子に接続された出力チェック用
共通出力端子とを具備するアクティブマトリクスパネル
であって、前記ドライバ回路からの各出力及び前記共通
入力端子からの入力に応じて前記各出力のチェック出力
を前記画素領域内の走査線と前記第２スイッチング素子
とを介して前記出力チェック用共通出力端子に出力する
ことを特徴とする。 【０００８】本発明は、基板上に配置された複数の画素
電極と前記複数の画素電極に接続されてなる複数の第１
スイッチング素子とを有する画素領域と、前記複数の第
１スイッチング素子にデータ信号を供給してなる複数の
データ線と、前記複数のデータ線に接続されて前記デー
タ線に出力を供給するドライバ回路と、前記ドライバ回
路に接続された複数の第２スイッチング素子と、前記複
数の第２スイッチング素子に入力信号を供給する共通入
力端子と、前記複数の第２スイッチング素子に接続され
た出力チェック用共通出力端子とを具備するアクティブ
マトリクスパネルの検査方法であって、前記ドライバ回
路からの各出力及び前記共通入力端子からの入力に応じ
て前記各出力のチェック出力を前記第２スイッチング素
子を介して前記出力チェック用共通出力端子に出力する
ことにより前記ドライバ回路の欠陥を検査することを特
徴とする。 【０００９】本発明は、基板上に配置された複数の画素
電極と前記複数の画素電極に接続されてなる複数の第１
スイッチング素子とを有する画素領域と、前記複数の第
１スイッチング素子に走査信号を供給してなる複数の走
査線と、前記複数の走査線に接続されて前記走査線に出
力を供給するドライバ回路と、前記ドライバ回路に接続
された複数の第２スイッチング素子と、前記複数の第２
スイッチング素子に入力信号を供給する共通入力端子
と、前記複数の第２スイッチング素子に接続された出力
チェック用共通出力端子とを具備するアクティブマトリ
クスパネルの検査方法であって、前記ドライバ回路から
の各出力及び前記共通入力端子からの入力に応じて前記
各出力のチェック出力を前記第２スイッチング素子を介
して前記出力チェック用共通出力端子に出力することに
より前記ドライバ回路の欠陥を検査することを特徴とす
る。 【００１０】 【発明の実施の形態】 〔実施例１〕図１は本発明の１実施例を示す、ドライバ
ーとその出力チェック回路を内蔵したアクテイブマトリ
クスパネルの回路図である。このパネルは画素エリア１
と、Ｘドライバー２とその出力チェック回路４、そして
Ｙドライバー３とその出力チェック回路５とから成って
いる。画素エリアは、データ線６，７，８と走査線９，
１０，１１、及びこれらの交点に配置された画素トラン
ジスタ１８，１９，２０とから成る。画素トランジスタ
にはそれぞれ画素電極がついており、対向電極２４との
間に液晶を介した容量２１，２２，２５を形成してい
る。Ｘドライバー２はデータ線６，７，８を順次選択
し、画像データを書き込む働きを持つ。一方、Ｘドライ
バー出力チェック回路４は、スイッチング素子１２，１
３，１４とその制御入力２５及び出力２６とから成って
いる。スイッチング素子をすべて閉じさせるような入力
信号を２５に入れた状態でＸドライバーを動作させる
と、画像データ１行分の信号が出力２６から取り出せ
る。もし、この信号に非連続点や電圧レベルに異常な点
があれば、そのタイミングに応じた列の動作が不良であ
ることがわかる。Ｙドライバー３も走査線９，１０，１
１を順次選択するが、ドライバーの出力がハイとローの
２値であるので、この信号で制御されるようなスイッチ
ング素子１５，１６，１７とその入出力２７，２８とで
Ｙドライバーチェック回路を構成する。この場合、Ｙド
ライバーが動作している間はチェック回路も動作する
が、走査線同志がショートするようなことはないためパ
ネルの動作に影響は与えない。Ｙ側をチェックする場合
には入力２７に適当な信号を入れ、出力２８からそれと
同じ信号が取り出されることを確認すればよい。 【００１１】次に、出力チェック回路の構成例をあげ、
具体的な検査方法を説明する。図３はＸドライバー出力
チェック回路の回路図である。６１は画素アレイ部、６
２はＸドライバー、６３はＹドライバ一である。Ｘドラ
イバーはＣＭ０Ｓのクロックドインバータを用いたシフ
トレジスタと、その出力６４，６５，６６，６７のタイ
ミングに応じてビデオ信号ＶＩＤからデータ線７２，７
５，７４，７５にデータを書き込むアナログスイッチ６
８，６９，７０，７１とから成る。Ｘドライバー出力チ
ェック回路は、Ｎチャネルのトランジスタ７６，７７，
７８，７９と３本の配線ＴＸ１，ＴＸ２，ＣＸとから成
る。Ｘドライバー内のシフトレジスタ部の検査は、スタ
ートパルスＸＳＰが所定の段数分だけ遅れたタイミング
でエンドパルスＸＥＰに出ていることを確認すればよ
い。シフトレジスタが正常に動作していた場合、Ｘドラ
イバー出力チェック回路を用いてビット不良がないかを
検査する。その方法を図４を用いて説明する。同図ＸＳ
Ｐ，φＸはそれぞれシフトレジスタのスタートパルスと
クロックの電圧波形である。（ａ），（ｂ），（ｃ），
（ｄ）はシフトレジスタの各段の出力６４一６７の電圧
波形である。ＴＸ１をハイ、ＴＸ２をローレベルにし
て、ＶＩＤに（ｅ）のような信号を入れると、奇数列の
データ線の信号がＣＸに（ｆ）のよう形で表れる。逆に
ＴＸ１をロー、ＴＸ２をハイレベルにして、ＶＩＤに
（ｇ）のような信号を入れると、偶数列のデータ線の信
号がＣＸに（ｈ）のような形で表れる。この時、（ｆ）
及び（ｈ）の電圧波形が規則正しければビット不良はな
いということになる。もし不規則な点があれば、そのタ
イミングから不良の番地がわかる。 【００１２】図５はＹドライバー出力チェック回路の回
路図である。８１は画素エリア部、８２はＸドライバ
ー、８３はＹドライバーである。Ｙドライバー出力チェ
ック回路はＮチャネルのトランジスタ８７，８８，８９
と２本の配線ＴＹ，ＣＹとから成る。図６は図５の各部
の電圧波形である。ＹＳＰ，φＹはＹドライバーのスタ
ートパルスとクロック、（ａ），（ｂ），（ｃ）は走査
線８４，８５，８６の信号に対応する。シフトレジスタ
部の検査はＸ側と同様エンドパルスＹＥＰで確認でき
る。走査線の信号レベルはハイとローの２値しかないた
め、走査線が選択されるのと同時にトランジスタ８７，
８８，８９もＯＮする。たとえばＴＹに（ｄ）のような
信号を入れるとＣＹには（ｅ）のような信号が表れる。
この波形が規則正しければビット不良はないということ
になる。 【００１３】〔実施例２〕図７は本発明の第２の実施例
を表すＸドライバー出力チェック回路の回路図である。
１０１は画素エリア、１０２はＸドライバー、１０３は
Ｘドライバー出力チェック回路である。第１の実施例と
異なるのはＣＭＯＳのトランジスタを用いている点であ
り、ＴＸＨをハイ、ＴＸＬをローにしておけば広い電圧
範囲のビデオ信号に対して出力をチェックできる．Ｘド
ライバーの出力バッファがＣＭＯＳで構成されている場
合などには、本実施例を用いる方がよい。 【００１４】〔実施例３〕図８は本発明の第３の実施例
を表すドライバー内蔵アクテイブマトリクスパネルの回
路図である．１１１は画素エリア、１１２はＸドライバ
一、１１３はＹドライバー、１１４はＸドライバ一出力
チェック回路、１１５はＹドライバー出力チェック回路
である。本実施例の特徴は出力チェック回路をダイオー
ドのアレイで構成したところにある。トランジスタに比
べて配線も減り、回路のしめる面積も減少するという長
所を持っている。 【００１５】〔実施例４〕図９は本発明の第４の実施例
を示すドライバ一内蔵アクテイブマトリクスパネ ルの回路図である。本実施例の特徴はドライバーを対称
に配置し、１本の走査線あるいはデータ線をそれぞれ２
つのドライバーで駆動できるように冗長性を持たせたと
ころである。すなわち、本実施例においてはドライバー
の出力不良があっても、同じ番地の反対側のドライバー
が正常であれば、不良箇所をレーザーリベア等で切断す
れば良品となる。本実施例ではこのように修正が可能と
なるため歩留まりは大幅に向上する。１２１は画素エリ
ア、１２２，１２３が上下のＸドライバー、１２６，１
２７が上下のＸドライバー出力チェック回路、１２４，
１２５が左右のＹドライバー、１２６，１２７が左右の
Ｙドライバー出力チェック回路であり、上下，左右のド
ライバーとチェック回路が対称に配置されている。本実
施例におけるドライバー出力チェック回路は、実施例１
と同様に動作する。また本実施例においては画素エリア
の上下，左右にチェック回路を設けているため、２つの
ドライバー回路のうち、一方の側のドライバー回路の出
力を他方の側に設けたドライバー出力チェック回路の出
力端子に出力すれば、画素エリア内の断線，ショートも
チェックすることができ、信号のタイミングからその番
地を割り出すこともできる。 【００１６】 【発明の効果】以上述べたように、本発明のアクテイブ
マトリクスパネル及びその検査方法は、パネル組み立て
以前に基板の状態が効率よく検査ができるため、作業時
間の短縮、製品のコストダウンが可能となる。また、本
発明のアクティブマトリクスパル及びその検査方法で
は、ドライバのチェックあるいは、データ線や走査線の
不良個所を調べることができる。データ線や走査線がシ
ョートしていればチェック回路の出力タイミングから一
意的に番地を求めることができ、走査線やデータ線に断
線がないか調べることができる。
【図面の簡単な説明】
【図１】ドライバー内蔵アクテイブマトリクスパネルの
回路図。 【図２】従来のドライバー内蔵アクテイブマトリクスパ
ネル回路図。 【図３】Ｘドライバー出力チェック回路の回路図。 【図４】図３の各部の電圧波形を示す図。 【図５】Ｙドライバー出力チェック回路の回路図。 【図６】図５の各部の電圧波形を示す図。 【図７】Ｘドライバー出力チェック回路の回路図。 【図８】ドライバー内蔵アクテイブマトリクスパネルの
回路図。 【図９】ドライバー内蔵アクテイブマトリクスパネルの
回路図。 【符号の説明】 ４，１０３，１１４，１２６，１２７・・・Ｘドライバ
ー出力チェック回路 ５，１１５，１２８，１２９・・・・・・・Ｙドライバ
ー出力チェック回路
回路図。 【図２】従来のドライバー内蔵アクテイブマトリクスパ
ネル回路図。 【図３】Ｘドライバー出力チェック回路の回路図。 【図４】図３の各部の電圧波形を示す図。 【図５】Ｙドライバー出力チェック回路の回路図。 【図６】図５の各部の電圧波形を示す図。 【図７】Ｘドライバー出力チェック回路の回路図。 【図８】ドライバー内蔵アクテイブマトリクスパネルの
回路図。 【図９】ドライバー内蔵アクテイブマトリクスパネルの
回路図。 【符号の説明】 ４，１０３，１１４，１２６，１２７・・・Ｘドライバ
ー出力チェック回路 ５，１１５，１２８，１２９・・・・・・・Ｙドライバ
ー出力チェック回路
Claims (1)
- (57)【特許請求の範囲】 １．基板上に配置された複数の画素電極と前記複数の画
素電極に接続されてなる複数の第１スイッチング素子と
を有する画素領域と、前記複数の第１スイッチング素子
にデータ信号を供給してなる複数のデータ線と、前記複
数のデータ線に接続されて前記データ線に出力を供給す
るドライバ回路と、前記画素領域内の前記データ線を介
して前記ドライバ回路に接続された複数の第２スイッチ
ング素子と、前記複数の第２スイッチング素子に入力信
号を供給する共通入力端子と、前記複数の第２スイッチ
ング素子に接続された出力チェック用共通出力端子とを
具備するアクティブマトリクスパネルの検査方法であっ
て、 前記ドライバ回路からの各出力及び前記共通入力端子か
らの入力に応じて前記各出力のチェック出力を前記画素
領域内のデータ線と前記第２スイッチング素子とを介し
て前記出力チェック用共通出力端子に出力することによ
り前記データ線の欠陥を検査することを特徴とするアク
ティブマトリクスパネルの検査方法。 ２．基板上に配置された複数の画素電極と前記複数の画
素電極に接続されてなる複数の第１スイッチング素子と
を有する画素領域と、前記複数の第１スイッチング素子
に走査信号を供給してなる複数の走査線と、前記複数の
走査線に接続されて前記走査線に出力を供給するドライ
バ回路と、前記画素領域内の前記走査線を介して前記ド
ライバ回路に接続された複数の第２スイッチング素子
と、前記複数の第２スイッチング素子に入力信号を供給
する共通入力端子と、前記複数の第２スイッチング素子
に接続された出力チェック用共通出力端子とを具備する
アクティブマトリクスパネルの検査方法であって、 前記ドライバ回路からの各出力及び前記共通入力端子か
らの入力に応じて前記各出力のチェック出力を前記画素
領域内の走査線と前記第２スイッチング素子とを介して
前記出力チェック用共通出力端子に出力することにより
前記走査線の欠陥を検査することを特徴とするアクティ
ブマトリクスパネルの検査方法。 ３．基板上に配置された複数の画素電極と前記複数の画
素電極に接続されてなる複数の第１スイッチング素子と
を有する画素領域と、前記複数の第１スイッチング素子
にデータ信号を供給してなる複数のデータ線と、前記複
数のデータ線に接続されて前記データ線に出力を供給す
るドライバ回路と、前記画素領域内の前記データ線を介
して前記ドライバ回路に接続された複数の第２スイッチ
ング素子と、前記複数の第２スイッチング素子に入力信
号を供給する共通入力端子と、前記複数の第２スイッチ
ング素子に接続された出力チェック用共通出力端子とを
具備するアクティブマトリクスパネルであって、 前記ドライバ回路からの各出力及び前記共通入力端子か
らの入力に応じた前記各出力のチェック出力を該画素領
域内のデータ線と前記第２スイッチング素子とを介して
前記出力チェック用共通出力端子に出力することを特徴
とするアクティブマトリクスパネル。 ４．基板上に配置された複数の画素電極と前記複数の画
素電極に接続されてなる複数の第１スイッチング素子と
を有する画素領域と、前記複数の第１スイッチング素子
に走査信号を供給してなる複数の走査線と、前記複数の
走査線に接続されて前記走査線に出力を供給するドライ
バ回路と、前記画素領域内の前記走査線を介して前記ド
ライバ回路に接続された複数の第２スイッチング素子
と、前記複数の第２スイッチング素子に入力信号を供給
する共通入力端子と、前記複数の第２スイッチング素子
に接続された出力チェック用共通出力端子とを具備する
アクティブマトリクスパネルであって、 前記ドライバ回路からの各出力及び前記共通入力端子か
らの入力に応じて前記各出力のチェック出力を前記画素
領域内の走査線と前記第２スイッチング素子とを介して
前記出力チェック用共通出力端子に出力することを特徴
とするアクティブマトリクスパネル。 ５．基板上に配置された複数の画素電極と前記複数の画
素電極に接続されてなる複数の第１スイッチング素子と
を有する画素領域と、前記複数の第１スイッチング素子
にデータ信号を供給してなる複数のデータ線と、前記複
数のデータ線に接続されて前記データ線に出力を供給す
るドライバ回路と、前記ドライバ回路に接続された複数
の第２スイッチング素子と、前記複数の第２スイッチン
グ素子に入力信号を供給する共通入力端子と、前記複数
の第２スイッチング素子に接続された出力チェック用共
通出力端子とを具備するアクティブマトリクスパネルの
検査方法であって、 前記ドライバ回路からの各出力及び前記共通入力端子か
らの入力に応じて前記各出力のチェック出力を前記第２
スイッチング素子を介して前記出力チェック用共通出力
端子に出力することにより前記ドライバ回路の欠陥を検
査することを特徴とするアクティブマトリクスパネルの
検査方法。 ６．基板上に配置された複数の画素電極と前記複数の画
素電極に接続されてなる複数の第１スイッチング素子と
を有する画素領域と、前記複数の第１スイッチング素子
に走査信号を供給してなる複数の走査線と、前記複数の
走査線に接続されて前記走査線に出力を供給するドライ
バ回路と、前記ドライバ回路に接続された複数の第２ス
イッチング素子と、前記複数の第２スイッチング素子に
入力信号を供給する共通入力端子と、前記複数の第２ス
イッチング素子に接続された出力チェック用共通出力端
子とを具備するアクティブマトリクスパネルの検査方法
であって、 前記ドライバ回路からの各出力及び前記共通入力端子か
らの入力に応じて前記各出力のチェック出力を前記第２
スイッチング素子を介して前記出力チェック用共通出力
端子に出力することにより前記ドライバ回路の欠陥を検
査することを特徴とするアクティブマトリクスパネルの
検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146597A JP2973969B2 (ja) | 1997-04-28 | 1997-04-28 | アクテイブマトリクスパネル及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146597A JP2973969B2 (ja) | 1997-04-28 | 1997-04-28 | アクテイブマトリクスパネル及びその検査方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263278A Division JPH0827463B2 (ja) | 1986-11-05 | 1986-11-05 | アクテイブマトリクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1039340A JPH1039340A (ja) | 1998-02-13 |
| JP2973969B2 true JP2973969B2 (ja) | 1999-11-08 |
Family
ID=14561940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146597A Expired - Lifetime JP2973969B2 (ja) | 1997-04-28 | 1997-04-28 | アクテイブマトリクスパネル及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973969B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970274B2 (en) | 2000-07-12 | 2005-11-29 | Sharp Kabushiki Kaisha | Display device and driving method of the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796298B1 (ko) * | 2002-08-30 | 2008-01-21 | 삼성전자주식회사 | 액정표시장치 |
| DE112004003147B4 (de) | 2003-04-10 | 2022-11-17 | Novelis Koblenz Gmbh | Al-Zn-Mg-Cu-Legierung |
-
1997
- 1997-04-28 JP JP11146597A patent/JP2973969B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970274B2 (en) | 2000-07-12 | 2005-11-29 | Sharp Kabushiki Kaisha | Display device and driving method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1039340A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525335B2 (en) | Display element and inspecting method of the same | |
| KR100772617B1 (ko) | 액정 표시 장치 | |
| WO2010041649A1 (ja) | 表示装置及びその駆動方法 | |
| JP3447086B2 (ja) | 能動マトリックスデバイス用電子式駆動回路 | |
| KR100360157B1 (ko) | 어레이기판 및 어레이기판의 검사방법 | |
| US7796222B2 (en) | Display device, inspection method for display device, and inspection device for display device | |
| EP1421433B1 (en) | Liquid crystal display with redundant column drive circuitry | |
| EP0629868B1 (en) | Flat panel display device and method of inspection of same | |
| JP3224001B2 (ja) | データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置 | |
| JPH0827463B2 (ja) | アクテイブマトリクスパネル | |
| TWI412766B (zh) | 主動元件陣列以及檢測方法 | |
| JP2003043980A (ja) | 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法 | |
| JP2973969B2 (ja) | アクテイブマトリクスパネル及びその検査方法 | |
| JPH0876723A (ja) | アクティブマトリクス型表示装置の駆動回路およびその動作方法 | |
| JP3203971B2 (ja) | 表示素子 | |
| JPH08110531A (ja) | アクテイブマトリクスパネル | |
| JP2001235725A (ja) | 液晶表示装置 | |
| JPH0862581A (ja) | 表示素子 | |
| JPWO2004086070A1 (ja) | 半導体装置の検査回路、および検査方法 | |
| JPH07199872A (ja) | 液晶表示装置 | |
| KR100471772B1 (ko) | 듀얼 스캔 구동 방식의 액정 표시 장치용 기판 | |
| JP3444028B2 (ja) | 表示用半導体装置及び表示装置 | |
| JPH07199876A (ja) | シフトレジスタ及びアクティブマトリクス方式ｔｆｔ−ｌｃｄ並びに駆動回路の駆動方法 | |
| JP2021026135A (ja) | 表示装置および検査方法 | |
| JP2000089191A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| EXPY | Cancellation because of completion of term |