JPH1039340A - アクテイブマトリクスパネル及びその検査方法 - Google Patents
アクテイブマトリクスパネル及びその検査方法Info
- Publication number
- JPH1039340A JPH1039340A JP9111465A JP11146597A JPH1039340A JP H1039340 A JPH1039340 A JP H1039340A JP 9111465 A JP9111465 A JP 9111465A JP 11146597 A JP11146597 A JP 11146597A JP H1039340 A JPH1039340 A JP H1039340A
- Authority
- JP
- Japan
- Prior art keywords
- output
- driver
- check
- switching elements
- driver circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】アクティブマトリクスパネルにおいて、パネル
組立以前に基板の状態が効率よく検査できるような検査
方法を提供する。 【解決手段】ドライバ回路からの各出力に応じた各出力
のチェック出力を画素領域内のデータ線と複数のスイッ
チング素子とを介して出力チェック用共通出力端子に出
力することによりドライバ回路とデータ線との欠陥を検
査する。
組立以前に基板の状態が効率よく検査できるような検査
方法を提供する。 【解決手段】ドライバ回路からの各出力に応じた各出力
のチェック出力を画素領域内のデータ線と複数のスイッ
チング素子とを介して出力チェック用共通出力端子に出
力することによりドライバ回路とデータ線との欠陥を検
査する。
Description
【０００１】
【発明の属する技術分野】本発明はアクテイブマトリク
スパネルに関する。
スパネルに関する。
【０００２】
【従来の技術】従来のドライバー内蔵アクテイブマトリ
クスパネルの例としては、反射型では「ＳＩＤ（エス・
アイ・デイー）８２ダイジェストＰ．４８ー４９山崎
他」、また透過型では「ＳＩＤ（エス・アイ・デイー）
８４ダイジェストＰ．３１６両角他」などがある。
クスパネルの例としては、反射型では「ＳＩＤ（エス・
アイ・デイー）８２ダイジェストＰ．４８ー４９山崎
他」、また透過型では「ＳＩＤ（エス・アイ・デイー）
８４ダイジェストＰ．３１６両角他」などがある。
【０００３】図２はＭ０ＳＦＥＴを用いたドライバー内
蔵アクテイブマトリクスパネルの回路図の例である。３
１は画素エリアであり、データ線３６，３７，３８、走
査線３９，４０，４１、及びそれらの交点に設けられた
画素トランジスタ４８，４９，５０とから成る。画素ト
ランジスタにはそれぞれ画素電極がついており、対向電
極５４との間の液晶の容量が５１，５２，５３である。
３２はデータ線３６，３７，３８を駆動するＸドライバ
ー、３３は走査線３９，４０，４１を駆動するＹドライ
バーである。
蔵アクテイブマトリクスパネルの回路図の例である。３
１は画素エリアであり、データ線３６，３７，３８、走
査線３９，４０，４１、及びそれらの交点に設けられた
画素トランジスタ４８，４９，５０とから成る。画素ト
ランジスタにはそれぞれ画素電極がついており、対向電
極５４との間の液晶の容量が５１，５２，５３である。
３２はデータ線３６，３７，３８を駆動するＸドライバ
ー、３３は走査線３９，４０，４１を駆動するＹドライ
バーである。
【０００４】
【発明が解決しようとする課題】しかし前述の従来技術
では以下に述べるような問題点を生じる。すなわち、内
蔵ドライバーの全出力が正常であるかどうかは、パネル
状態にしてみなければわからないという問題点である。
基板状態で検査するには、プローブカードでドライバ一
の全出力の信号を取り出す方法があるが、１度に数百〜
数千のパッドに針を当てるのは極めて困難である。
では以下に述べるような問題点を生じる。すなわち、内
蔵ドライバーの全出力が正常であるかどうかは、パネル
状態にしてみなければわからないという問題点である。
基板状態で検査するには、プローブカードでドライバ一
の全出力の信号を取り出す方法があるが、１度に数百〜
数千のパッドに針を当てるのは極めて困難である。
【０００５】そこで本発明はこのような問題点を解決す
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチェックできる回路を備えたド
ライバー内蔵アクテイブマトリクスパネルの実現にあ
る。
るものであり、その目的とするところは、基板状態で簡
単にドライバーの出力をチェックできる回路を備えたド
ライバー内蔵アクテイブマトリクスパネルの実現にあ
る。
【０００６】
【課題を解決するための手段】本発明のアクテイブマト
リクスパネルは、基板上に配置された複数の画素電極
と、該複数の画素電極にデータ信号を供給してなる複数
のデータ線と、該複数の画素電極に走査信号を供給して
なる複数のゲート線と、該複数のデータ線又は該ゲート
線に出力を供給するドライバ回路と、該ドライバ回路の
複数の出力に接続された複数のスイッチング素子と、該
ドライバ回路の各出力のチェック用共通出力端子とを具
備し、該ドライバ回路の各出力に応じて該各出力のチェ
ック出力が該複数のスイッチング素子を介して該チェッ
ク用共通出力端子に出力されることを特徴とする。
リクスパネルは、基板上に配置された複数の画素電極
と、該複数の画素電極にデータ信号を供給してなる複数
のデータ線と、該複数の画素電極に走査信号を供給して
なる複数のゲート線と、該複数のデータ線又は該ゲート
線に出力を供給するドライバ回路と、該ドライバ回路の
複数の出力に接続された複数のスイッチング素子と、該
ドライバ回路の各出力のチェック用共通出力端子とを具
備し、該ドライバ回路の各出力に応じて該各出力のチェ
ック出力が該複数のスイッチング素子を介して該チェッ
ク用共通出力端子に出力されることを特徴とする。
【０００７】本発明のアクティブマトリクスパネルは、
基板上に配置された複数の画素電極と、該複数の画素電
極にデータ信号を供給してなる複数のデータ線と、該複
数の画素電極に走査信号を供給してなる複数のゲート線
と、該複数のゲート線に出力を供給するドライバ回路
と、該ドライバ回路からの出力に接続されて、該出力に
より制御される複数のスイッチング素子と、該複数のス
イッチング素子に入力信号を供給する共通な入力端子
と、該ドライバ回路の各出力のチェック用共通出力端子
とを具備し、該ドライバ回路の該各出力及び該入力端子
からの該入力信号に応じて、該ドライバ回路の該各出力
のチェック出力が該複数のスイッチング素子を介して該
チェック用共通出力端子に出力されることを特徴とす
る。
基板上に配置された複数の画素電極と、該複数の画素電
極にデータ信号を供給してなる複数のデータ線と、該複
数の画素電極に走査信号を供給してなる複数のゲート線
と、該複数のゲート線に出力を供給するドライバ回路
と、該ドライバ回路からの出力に接続されて、該出力に
より制御される複数のスイッチング素子と、該複数のス
イッチング素子に入力信号を供給する共通な入力端子
と、該ドライバ回路の各出力のチェック用共通出力端子
とを具備し、該ドライバ回路の該各出力及び該入力端子
からの該入力信号に応じて、該ドライバ回路の該各出力
のチェック出力が該複数のスイッチング素子を介して該
チェック用共通出力端子に出力されることを特徴とす
る。
【０００８】本発明のアクティブマトリクスパネルは、
基板上に配置された複数の画素電極と、該複数の画素電
極にデータ信号を供給してなる複数のデータ線と、該複
数の画素電極の走査信号を供給してなる複数のゲート線
と、該複数のデータ線に出力を供給するドライバ回路
と、該ドライバ回路からの出力に接続された複数のスイ
ッチング素子と、該複数のスイッチング素子に制御信号
を入力する共通な入力端子と、該ドライバ回路の各出力
のチェック用共通出力端子とを具備し、該ドライバ回路
の該各出力及び該入力端子からの該制御信号に応じて、
該ドライバ回路の該各出力のチェック出力が該複数のス
イッチング素子を介して該チェック用共通出力端子に出
力されることを特徴とする薄膜のスイッチング素子の１
次元アレイを備え、前記スイッチング素子の１つの電極
はそれぞれ走査線またはデータ線に接続され、他の少な
くとも１つの電極が共通電極に接続されていることを特
徴とする。
基板上に配置された複数の画素電極と、該複数の画素電
極にデータ信号を供給してなる複数のデータ線と、該複
数の画素電極の走査信号を供給してなる複数のゲート線
と、該複数のデータ線に出力を供給するドライバ回路
と、該ドライバ回路からの出力に接続された複数のスイ
ッチング素子と、該複数のスイッチング素子に制御信号
を入力する共通な入力端子と、該ドライバ回路の各出力
のチェック用共通出力端子とを具備し、該ドライバ回路
の該各出力及び該入力端子からの該制御信号に応じて、
該ドライバ回路の該各出力のチェック出力が該複数のス
イッチング素子を介して該チェック用共通出力端子に出
力されることを特徴とする薄膜のスイッチング素子の１
次元アレイを備え、前記スイッチング素子の１つの電極
はそれぞれ走査線またはデータ線に接続され、他の少な
くとも１つの電極が共通電極に接続されていることを特
徴とする。
【０００９】
【作用】本発明の上記の構成を用いたドライバー内蔵ア
クテイブマトリクスパネルは、ドライバーを動作させる
と、ドライバーの全出力の信号を共通電極から取り出す
ことができる。従つてパネル組立てをしなくても、基板
状態で簡単にドライバーの検査ができる。
クテイブマトリクスパネルは、ドライバーを動作させる
と、ドライバーの全出力の信号を共通電極から取り出す
ことができる。従つてパネル組立てをしなくても、基板
状態で簡単にドライバーの検査ができる。
【００１０】
〔実施例１〕図１は本発明の１実施例を示す、ドライバ
ーとその出力チェック回路を内蔵したアクテイブマトリ
クスパネルの回路図である。このパネルは画素エリア１
と、Ｘドライバー２とその出力チェック回路４、そして
Ｙドライバー３とその出力チェック回路５とから成って
いる。画素エリアは、データ線６，７，８と走査線９，
１０，１１、及びこれらの交点に配置された画素トラン
ジスタ１８，１９，２０とから成る。画素トランジスタ
にはそれぞれ画素電極がついており、対向電極２４との
間に液晶を介した容量２１，２２，２５を形成してい
る。Ｘドライバー２はデータ線６，７，８を順次選択
し、画像データを書き込む働きを持つ。一方、Ｘドライ
バー出力チェック回路４は、スイッチング素子１２，１
３，１４とその制御入力２５及び出力２６とから成って
いる。スイッチング素子をすべて閉じさせるような入力
信号を２５に入れた状態でＸドライバーを動作させる
と、画像データ１行分の信号が出力２６から取り出せ
る。もし、この信号に非連続点や電圧レベルに異常な点
があれば、そのタイミングに応じた列の動作が不良であ
ることがわかる。Ｙドライバー３も走査線９，１０，１
１を順次選択するが、ドライバーの出力がハイとローの
２値であるので、この信号で制御されるようなスイッチ
ング素子１５，１６，１７とその入出力２７，２８とで
Ｙドライバーチェック回路を構成する。この場合、Ｙド
ライバーが動作している間はチェック回路も動作する
が、走査線同志がショートするようなことはないためパ
ネルの動作に影響は与えない。Ｙ側をチェックする場合
には入力２７に適当な信号を入れ、出力２８からそれと
同じ信号が取り出されることを確認すればよい。
ーとその出力チェック回路を内蔵したアクテイブマトリ
クスパネルの回路図である。このパネルは画素エリア１
と、Ｘドライバー２とその出力チェック回路４、そして
Ｙドライバー３とその出力チェック回路５とから成って
いる。画素エリアは、データ線６，７，８と走査線９，
１０，１１、及びこれらの交点に配置された画素トラン
ジスタ１８，１９，２０とから成る。画素トランジスタ
にはそれぞれ画素電極がついており、対向電極２４との
間に液晶を介した容量２１，２２，２５を形成してい
る。Ｘドライバー２はデータ線６，７，８を順次選択
し、画像データを書き込む働きを持つ。一方、Ｘドライ
バー出力チェック回路４は、スイッチング素子１２，１
３，１４とその制御入力２５及び出力２６とから成って
いる。スイッチング素子をすべて閉じさせるような入力
信号を２５に入れた状態でＸドライバーを動作させる
と、画像データ１行分の信号が出力２６から取り出せ
る。もし、この信号に非連続点や電圧レベルに異常な点
があれば、そのタイミングに応じた列の動作が不良であ
ることがわかる。Ｙドライバー３も走査線９，１０，１
１を順次選択するが、ドライバーの出力がハイとローの
２値であるので、この信号で制御されるようなスイッチ
ング素子１５，１６，１７とその入出力２７，２８とで
Ｙドライバーチェック回路を構成する。この場合、Ｙド
ライバーが動作している間はチェック回路も動作する
が、走査線同志がショートするようなことはないためパ
ネルの動作に影響は与えない。Ｙ側をチェックする場合
には入力２７に適当な信号を入れ、出力２８からそれと
同じ信号が取り出されることを確認すればよい。
【００１１】次に、出力チェック回路の構成例をあげ、
具体的な検査方法を説明する。図３はＸドライバー出力
チェック回路の回路図である。６１は画素アレイ部、６
２はＸドライバー、６３はＹドライバ一である。Ｘドラ
イバーはＣＭ０Ｓのクロックドインバータを用いたシフ
トレジスタと、その出力６４，６５，６６，６７のタイ
ミングに応じてビデオ信号ＶＩＤからデータ線７２，７
５，７４，７５にデータを書き込むアナログスイッチ６
８，６９，７０，７１とから成る。Ｘドライバー出力チ
ェック回路は、Ｎチャネルのトランジスタ７６，７７，
７８，７９と３本の配線ＴＸ１，ＴＸ２，ＣＸとから成
る。Ｘドライバー内のシフトレジスタ部の検査は、スタ
ートパルスＸＳＰが所定の段数分だけ遅れたタイミング
でエンドパルスＸＥＰに出ていることを確認すればよ
い。シフトレジスタが正常に動作していた場合、Ｘドラ
イバー出力チェック回路を用いてビット不良がないかを
検査する。その方法を図４を用いて説明する。同図ＸＳ
Ｐ，φＸはそれぞれシフトレジスタのスタートパルスと
クロックの電圧波形である。（ａ），（ｂ），（ｃ），
（ｄ）はシフトレジスタの各段の出力６４一６７の電圧
波形である。ＴＸ１をハイ、ＴＸ２をローレベルにし
て、ＶＩＤに（ｅ）のような信号を入れると、奇数列の
データ線の信号がＣＸに（ｆ）のよう形で表れる。逆に
ＴＸ１をロー、ＴＸ２をハイレベルにして、ＶＩＤに
（ｇ）のような信号を入れると、偶数列のデータ線の信
号がＣＸに（ｈ）のような形で表れる。この時、（ｆ）
及び（ｈ）の電圧波形が規則正しければビット不良はな
いということになる。もし不規則な点があれば、そのタ
イミングから不良の番地がわかる。
具体的な検査方法を説明する。図３はＸドライバー出力
チェック回路の回路図である。６１は画素アレイ部、６
２はＸドライバー、６３はＹドライバ一である。Ｘドラ
イバーはＣＭ０Ｓのクロックドインバータを用いたシフ
トレジスタと、その出力６４，６５，６６，６７のタイ
ミングに応じてビデオ信号ＶＩＤからデータ線７２，７
５，７４，７５にデータを書き込むアナログスイッチ６
８，６９，７０，７１とから成る。Ｘドライバー出力チ
ェック回路は、Ｎチャネルのトランジスタ７６，７７，
７８，７９と３本の配線ＴＸ１，ＴＸ２，ＣＸとから成
る。Ｘドライバー内のシフトレジスタ部の検査は、スタ
ートパルスＸＳＰが所定の段数分だけ遅れたタイミング
でエンドパルスＸＥＰに出ていることを確認すればよ
い。シフトレジスタが正常に動作していた場合、Ｘドラ
イバー出力チェック回路を用いてビット不良がないかを
検査する。その方法を図４を用いて説明する。同図ＸＳ
Ｐ，φＸはそれぞれシフトレジスタのスタートパルスと
クロックの電圧波形である。（ａ），（ｂ），（ｃ），
（ｄ）はシフトレジスタの各段の出力６４一６７の電圧
波形である。ＴＸ１をハイ、ＴＸ２をローレベルにし
て、ＶＩＤに（ｅ）のような信号を入れると、奇数列の
データ線の信号がＣＸに（ｆ）のよう形で表れる。逆に
ＴＸ１をロー、ＴＸ２をハイレベルにして、ＶＩＤに
（ｇ）のような信号を入れると、偶数列のデータ線の信
号がＣＸに（ｈ）のような形で表れる。この時、（ｆ）
及び（ｈ）の電圧波形が規則正しければビット不良はな
いということになる。もし不規則な点があれば、そのタ
イミングから不良の番地がわかる。
【００１２】図５はＹドライバー出力チェック回路の回
路図である。８１は画素エリア部、８２はＸドライバ
ー、８３はＹドライバーである。Ｙドライバー出力チェ
ック回路はＮチャネルのトランジスタ８７，８８，８９
と２本の配線ＴＹ，ＣＹとから成る。図６は図５の各部
の電圧波形である。ＹＳＰ，φＹはＹドライバーのスタ
ートパルスとクロック、（ａ），（ｂ），（ｃ）は走査
線８４，８５，８６の信号に対応する。シフトレジスタ
部の検査はＸ側と同様エンドパルスＹＥＰで確認でき
る。走査線の信号レベルはハイとローの２値しかないた
め、走査線が選択されるのと同時にトランジスタ８７，
８８，８９もＯＮする。たとえばＴＹに（ｄ）のような
信号を入れるとＣＹには（ｅ）のような信号が表れる。
この波形が規則正しければビット不良はないということ
になる。
路図である。８１は画素エリア部、８２はＸドライバ
ー、８３はＹドライバーである。Ｙドライバー出力チェ
ック回路はＮチャネルのトランジスタ８７，８８，８９
と２本の配線ＴＹ，ＣＹとから成る。図６は図５の各部
の電圧波形である。ＹＳＰ，φＹはＹドライバーのスタ
ートパルスとクロック、（ａ），（ｂ），（ｃ）は走査
線８４，８５，８６の信号に対応する。シフトレジスタ
部の検査はＸ側と同様エンドパルスＹＥＰで確認でき
る。走査線の信号レベルはハイとローの２値しかないた
め、走査線が選択されるのと同時にトランジスタ８７，
８８，８９もＯＮする。たとえばＴＹに（ｄ）のような
信号を入れるとＣＹには（ｅ）のような信号が表れる。
この波形が規則正しければビット不良はないということ
になる。
【００１３】〔実施例２〕図７は本発明の第２の実施例
を表すＸドライバー出力チェック回路の回路図である。
１０１は画素エリア、１０２はＸドライバー、１０３は
Ｘドライバー出力チェック回路である。第１の実施例と
異なるのはＣＭＯＳのトランジスタを用いている点であ
り、ＴＸＨをハイ、ＴＸＬをローにしておけば広い電圧
範囲のビデオ信号に対して出力をチェックできる．Ｘド
ライバーの出力バッファがＣＭＯＳで構成されている場
合などには、本実施例を用いる方がよい。
を表すＸドライバー出力チェック回路の回路図である。
１０１は画素エリア、１０２はＸドライバー、１０３は
Ｘドライバー出力チェック回路である。第１の実施例と
異なるのはＣＭＯＳのトランジスタを用いている点であ
り、ＴＸＨをハイ、ＴＸＬをローにしておけば広い電圧
範囲のビデオ信号に対して出力をチェックできる．Ｘド
ライバーの出力バッファがＣＭＯＳで構成されている場
合などには、本実施例を用いる方がよい。
【００１４】〔実施例３〕図８は本発明の第３の実施例
を表すドライバー内蔵アクテイブマトリクスパネルの回
路図である．１１１は画素エリア、１１２はＸドライバ
一、１１３はＹドライバー、１１４はＸドライバ一出力
チェック回路、１１５はＹドライバー出力チェック回路
である。本実施例の特徴は出力チェック回路をダイオー
ドのアレイで構成したところにある。トランジスタに比
べて配線も減り、回路のしめる面積も減少するという長
所を持っている。
を表すドライバー内蔵アクテイブマトリクスパネルの回
路図である．１１１は画素エリア、１１２はＸドライバ
一、１１３はＹドライバー、１１４はＸドライバ一出力
チェック回路、１１５はＹドライバー出力チェック回路
である。本実施例の特徴は出力チェック回路をダイオー
ドのアレイで構成したところにある。トランジスタに比
べて配線も減り、回路のしめる面積も減少するという長
所を持っている。
【００１５】〔実施例４〕図９は本発明の第４の実施例
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図である。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があっても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリベア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チェック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チェック回路であり、上下，左右のドライバ
ーとチェック回路が対称に配置されている。また本実施
例においては画素エリアの上下，左右にチェック回路を
設けているため、画素エリア内の断線，ショートもチェ
ックすることができ、信号のタイミングからその番地を
割り出すこともできる。
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図である。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があっても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリベア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チェック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チェック回路であり、上下，左右のドライバ
ーとチェック回路が対称に配置されている。また本実施
例においては画素エリアの上下，左右にチェック回路を
設けているため、画素エリア内の断線，ショートもチェ
ックすることができ、信号のタイミングからその番地を
割り出すこともできる。
【００１６】
【発明の効果】以上述べたように、本発明のアクテイブ
マトリクスパネルは、パネル組み立て以前に基板の状態
が効率よく検査ができるため、作業時間の短縮、製品の
コストダウンが可能となる。
マトリクスパネルは、パネル組み立て以前に基板の状態
が効率よく検査ができるため、作業時間の短縮、製品の
コストダウンが可能となる。
【図１】ドライバー内蔵アクテイブマトリクスパネルの
回路図。
回路図。
【図２】従来のドライバー内蔵アクテイブマトリクスパ
ネル回路図。
ネル回路図。
【図３】Ｘドライバー出力チェック回路の回路図。
【図４】図３の各部の電圧波形を示す図。
【図５】Ｙドライバー出力チェック回路の回路図。
【図６】図５の各部の電圧波形を示す図。
【図７】Ｘドライバー出力チェック回路の回路図。
【図８】ドライバー内蔵アクテイブマトリクスパネルの
回路図。
回路図。
【図９】ドライバー内蔵アクテイブマトリクスパネルの
回路図。
回路図。
４，１０３，１１４，１２６，１２７・・・Ｘドライバ
ー出力チェック回路 ５，１１５，１２８，１２９・・・・・・・Ｙドライバ
ー出力チェック回路
ー出力チェック回路 ５，１１５，１２８，１２９・・・・・・・Ｙドライバ
ー出力チェック回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年５月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 アクテイブマトリクスパネル及びその
検査方法
検査方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明はアクテイブマトリク
スパネル及びその検査方法に関する。
スパネル及びその検査方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【課題を解決するための手段】本発明は、基板上に配置
された複数の画素電極と該複数の画素電極に接続されて
なる複数の第１スイッチング素子とを有する画素領域
と、該複数の第１スイッチング素子にデータ信号を供給
してなる複数のデータ線と、該複数のデータ線に接続さ
れて該データ線に出力を供給するドライバ回路と、該画
素領域内の該データ線を介して該ドライバ回路に接続さ
れた複数の第２スイッチング素子と、該複数の第２スイ
ッチング素子に接続された出力チェック用共通出力端子
とを具備するアクティブマトリクスパネルの検査方法で
あって、該ドライバ回路からの各出力に応じた該各出力
のチェック出力を該画素領域内の該データ線と該第２ス
イッチング素子とを介して該出力チェック用共通出力端
子に出力することにより該データ線の欠陥を検査するこ
とを特徴とする。本発明は、基板上に配置された複数の
画素電極と該複数の画素電極に接続されてなる複数の第
１スイッチング素子とを有する画素領域と、該複数の第
１スイッチング素子に走査信号を供給してなる複数の走
査線と、該複数の走査線に接続されて該走査線に出力を
供給するドライバ回路と、該画素領域内の該走査線を介
して該ドライバ回路に接続された複数の第２スイッチン
グ素子と、該複数の第２スイッチング素子に接続された
出力チェック用共通出力端子とを具備するアクティブマ
トリクスパネルの検査方法であって、該ドライバ回路か
らの各出力に応じた該各出力のチェック出力を該画素領
域内の該走査線と該第２スイッチング素子とを介して該
出力チェック用共通出力端子に出力することにより該走
査線の欠陥を検査することを特徴とする。
された複数の画素電極と該複数の画素電極に接続されて
なる複数の第１スイッチング素子とを有する画素領域
と、該複数の第１スイッチング素子にデータ信号を供給
してなる複数のデータ線と、該複数のデータ線に接続さ
れて該データ線に出力を供給するドライバ回路と、該画
素領域内の該データ線を介して該ドライバ回路に接続さ
れた複数の第２スイッチング素子と、該複数の第２スイ
ッチング素子に接続された出力チェック用共通出力端子
とを具備するアクティブマトリクスパネルの検査方法で
あって、該ドライバ回路からの各出力に応じた該各出力
のチェック出力を該画素領域内の該データ線と該第２ス
イッチング素子とを介して該出力チェック用共通出力端
子に出力することにより該データ線の欠陥を検査するこ
とを特徴とする。本発明は、基板上に配置された複数の
画素電極と該複数の画素電極に接続されてなる複数の第
１スイッチング素子とを有する画素領域と、該複数の第
１スイッチング素子に走査信号を供給してなる複数の走
査線と、該複数の走査線に接続されて該走査線に出力を
供給するドライバ回路と、該画素領域内の該走査線を介
して該ドライバ回路に接続された複数の第２スイッチン
グ素子と、該複数の第２スイッチング素子に接続された
出力チェック用共通出力端子とを具備するアクティブマ
トリクスパネルの検査方法であって、該ドライバ回路か
らの各出力に応じた該各出力のチェック出力を該画素領
域内の該走査線と該第２スイッチング素子とを介して該
出力チェック用共通出力端子に出力することにより該走
査線の欠陥を検査することを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】本発明は、基板上に配置された複数の画素
電極と該複数の画素電極に接続されてなる複数の第１ス
イッチング素子とを有する画素領域と、該複数の第１ス
イッチング素子にデータ信号を供給してなる複数のデー
タ線と、該複数のデータ線に接続されて該データ線に出
力を供給するドライバ回路と、該画素領域内の該データ
線を介して該ドライバ回路に接続された複数の第２スイ
ッチング素子と、該複数の第２スイッチング素子に接続
された出力チェック用共通出力端子とを具備するアクテ
ィブマトリクスパネルであって、該ドライバ回路からの
各出力に応じた該各出力のチェック出力を該画素領域内
の該データ線と該第２スイッチング素子とを介して該出
力チェック用共通出力端子に出力することを特徴とす
る。
電極と該複数の画素電極に接続されてなる複数の第１ス
イッチング素子とを有する画素領域と、該複数の第１ス
イッチング素子にデータ信号を供給してなる複数のデー
タ線と、該複数のデータ線に接続されて該データ線に出
力を供給するドライバ回路と、該画素領域内の該データ
線を介して該ドライバ回路に接続された複数の第２スイ
ッチング素子と、該複数の第２スイッチング素子に接続
された出力チェック用共通出力端子とを具備するアクテ
ィブマトリクスパネルであって、該ドライバ回路からの
各出力に応じた該各出力のチェック出力を該画素領域内
の該データ線と該第２スイッチング素子とを介して該出
力チェック用共通出力端子に出力することを特徴とす
る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】本発明は、基板上に配置された複数の画素
電極と該複数の画素電極に接続さされてなる第１スイッ
チング素子とを有する画素領域と、該複数の第１スイッ
チング素子に走査信号を供給してなる複数の走査線と、
該複数の走査線に接続されて該走査線に出力を供給する
ドライバ回路と、該画素領域内の該走査線を介して該ド
ライバ回路に接続された複数の第２スイッチング素子
と、該複数の第２スイッチング素子に接続された出力チ
ェック用共通出力端子とを具備するアクティブマトリク
スパネルであって、該ドライバ回路からの各出力に応じ
た該各出力のチェック出力を該画素領域内の該走査線と
該第２スイッチング素子とを介して該出力チェック用共
通出力端子に出力することを特徴とする。
電極と該複数の画素電極に接続さされてなる第１スイッ
チング素子とを有する画素領域と、該複数の第１スイッ
チング素子に走査信号を供給してなる複数の走査線と、
該複数の走査線に接続されて該走査線に出力を供給する
ドライバ回路と、該画素領域内の該走査線を介して該ド
ライバ回路に接続された複数の第２スイッチング素子
と、該複数の第２スイッチング素子に接続された出力チ
ェック用共通出力端子とを具備するアクティブマトリク
スパネルであって、該ドライバ回路からの各出力に応じ
た該各出力のチェック出力を該画素領域内の該走査線と
該第２スイッチング素子とを介して該出力チェック用共
通出力端子に出力することを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】本発明は、基板上に配置された複数の画素
電極と該複数の画素電極に接続されてなる複数の第１ス
イッチング素子とを有する画素領域と、該複数の第１ス
イッチング素子にデータ信号を供給してなる複数のデー
タ線と、該複数のデータ線に接続されて該データ線に出
力を供給するドライバ回路と、該ドライバ回路に接続さ
れた複数の第２スイッチング素子と、該複数の第２スイ
ッチング素子に接続された出力チェック用共通出力端子
とを具備するアクティブマトリクスパネルの検査方法で
あって、該ドライバ回路からの各出力に応じた該各出力
のチェック出力を該第２スイッチング素子を介して該出
力チェック用共通出力端子に出力することにより該ドラ
イバ回路の欠陥を検査することを特徴とする。本発明
は、基板上に配置された複数の画素電極と該複数の画素
電極に接続されてなる複数の第１スイッチング素子とを
有する画素領域と、該複数の第１スイッチング素子に走
査信号を供給してなる複数の走査線と、該複数の走査線
に接続されて該走査線に出力を供給するドライバ回路
と、該ドライバ回路に接続された複数の第２スイッチン
グ素子と、該複数の第２スイッチング素子に接続された
出力チェック用共通出力端子とを具備するアクティブマ
トリクスパネルの検査方法であって、該ドライバ回路か
らの各出力に応じた該各出力のチェック出力を該第２ス
イッチング素子を介して該出力チェック用共通出力端子
に出力することにより該ドライバ回路の欠陥を検査する
ことを特徴とする。
電極と該複数の画素電極に接続されてなる複数の第１ス
イッチング素子とを有する画素領域と、該複数の第１ス
イッチング素子にデータ信号を供給してなる複数のデー
タ線と、該複数のデータ線に接続されて該データ線に出
力を供給するドライバ回路と、該ドライバ回路に接続さ
れた複数の第２スイッチング素子と、該複数の第２スイ
ッチング素子に接続された出力チェック用共通出力端子
とを具備するアクティブマトリクスパネルの検査方法で
あって、該ドライバ回路からの各出力に応じた該各出力
のチェック出力を該第２スイッチング素子を介して該出
力チェック用共通出力端子に出力することにより該ドラ
イバ回路の欠陥を検査することを特徴とする。本発明
は、基板上に配置された複数の画素電極と該複数の画素
電極に接続されてなる複数の第１スイッチング素子とを
有する画素領域と、該複数の第１スイッチング素子に走
査信号を供給してなる複数の走査線と、該複数の走査線
に接続されて該走査線に出力を供給するドライバ回路
と、該ドライバ回路に接続された複数の第２スイッチン
グ素子と、該複数の第２スイッチング素子に接続された
出力チェック用共通出力端子とを具備するアクティブマ
トリクスパネルの検査方法であって、該ドライバ回路か
らの各出力に応じた該各出力のチェック出力を該第２ス
イッチング素子を介して該出力チェック用共通出力端子
に出力することにより該ドライバ回路の欠陥を検査する
ことを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】〔実施例４〕図９は本発明の第４の実施例
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図である。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があっても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリベア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チェック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チェック回路であり、上下，左右のドライバ
ーとチェック回路が対称に配置されている。本実施例に
おけるドライバー出力チェック回路は、実施例１と同様
に動作する。また本実施例においては画素エリアの上
下，左右にチェック回路を設けているため、２つのドラ
イバー回路のうち、一方の側のドライバー回路の出力を
他方の側に設けたドライバー出力チェック回路の出力端
子に出力すれば、画素エリア内の断線，ショートもチェ
ックすることができ、信号のタイミングからその番地を
割り出すこともできる。
を示すドライバ一内蔵アクテイブマトリクスパネルの回
路図である。本実施例の特徴はドライバーを対称に配置
し、１本の走査線あるいはデータ線をそれぞれ２つのド
ライバーで駆動できるように冗長性を持たせたところで
ある。すなわち、本実施例においてはドライバーの出力
不良があっても、同じ番地の反対側のドライバーが正常
であれば、不良箇所をレーザーリベア等で切断すれば良
品となる。本実施例ではこのように修正が可能となるた
め歩留まりは大幅に向上する。１２１は画素エリア、１
２２，１２３が上下のＸドライバー、１２６，１２７が
上下のＸドライバー出力チェック回路、１２４，１２５
が左右のＹドライバー、１２６，１２７が左右のＹドラ
イバー出力チェック回路であり、上下，左右のドライバ
ーとチェック回路が対称に配置されている。本実施例に
おけるドライバー出力チェック回路は、実施例１と同様
に動作する。また本実施例においては画素エリアの上
下，左右にチェック回路を設けているため、２つのドラ
イバー回路のうち、一方の側のドライバー回路の出力を
他方の側に設けたドライバー出力チェック回路の出力端
子に出力すれば、画素エリア内の断線，ショートもチェ
ックすることができ、信号のタイミングからその番地を
割り出すこともできる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】
【発明の効果】以上述べたように、本発明のアクテイブ
マトリクスパネル及びその検査方法は、パネル組み立て
以前に基板の状態が効率よく検査ができるため、作業時
間の短縮、製品のコストダウンが可能となる。また、本
発明のアクティブマトリクスパル及びその検査方法で
は、ドライバのチェックあるいは、データ線や走査線の
不良個所を調べることができる。データ線や走査線がシ
ョートしていればチェック回路の出力タイミングから一
意的に番地を求めることができ、走査線やデータ線に断
線がないか調べることができる。
マトリクスパネル及びその検査方法は、パネル組み立て
以前に基板の状態が効率よく検査ができるため、作業時
間の短縮、製品のコストダウンが可能となる。また、本
発明のアクティブマトリクスパル及びその検査方法で
は、ドライバのチェックあるいは、データ線や走査線の
不良個所を調べることができる。データ線や走査線がシ
ョートしていればチェック回路の出力タイミングから一
意的に番地を求めることができ、走査線やデータ線に断
線がないか調べることができる。
Claims (3)
- 【請求項１】基板上に配置された複数の画素電極と、該
複数の画素電極にデータ信号を供給してなる複数のデー
タ線と、該複数の画素電極に走査信号を供給してなる複
数のゲート線と、該複数のデータ線又は該ゲート線に出
力を供給するドライバ回路と、該ドライバ回路の複数の
出力に接続された複数のスイッチング素子と、該ドライ
バ回路の各出力のチェック用共通出力端子とを具備し、
該ドライバ回路の各出力に応じて該各出力のチェック出
力が該複数のスイッチング素子を介して該チェック用共
通出力端子に出力されることを特徴とするアクティブマ
トリクスパネル。 - 【請求項２】基板上に配置された複数の画素電極と、該
複数の画素電極にデータ信号を供給してなる複数のデー
タ線と、該複数の画素電極に走査信号を供給してなる複
数のゲート線と、該複数のゲート線に出力を供給するド
ライバ回路と、該ドライバ回路からの出力に接続され
て、該出力により制御される複数のスイッチング素子
と、該複数のスイッチング素子に入力信号を供給する共
通な入力端子と、該ドライバ回路の各出力のチェック用
共通出力端子とを具備し、該ドライバ回路の該各出力及
び該入力端子からの該入力信号に応じて、該ドライバ回
路の該各出力のチェック出力が該複数のスイッチング素
子を介して該チェック用共通出力端子に出力されること
を特徴とするアクティブマトリクスパネル。 - 【請求項３】基板上に配置された複数の画素電極と、該
複数の画素電極にデータ信号を供給してなる複数のデー
タ線と、該複数の画素電極の走査信号を供給してなる複
数のゲート線と、該複数のデータ線に出力を供給するド
ライバ回路と、該ドライバ回路からの出力に接続された
複数のスイッチング素子と、該複数のスイッチング素子
に制御信号を入力する共通な入力端子と、該ドライバ回
路の各出力のチェック用共通出力端子とを具備し、該ド
ライバ回路の該各出力及び該入力端子からの該制御信号
に応じて、該ドライバ回路の該各出力のチェック出力が
該複数のスイッチング素子を介して該チェック用共通出
力端子に出力されることを特徴とするアクティブマトリ
クスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146597A JP2973969B2 (ja) | 1997-04-28 | 1997-04-28 | アクテイブマトリクスパネル及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146597A JP2973969B2 (ja) | 1997-04-28 | 1997-04-28 | アクテイブマトリクスパネル及びその検査方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263278A Division JPH0827463B2 (ja) | 1986-11-05 | 1986-11-05 | アクテイブマトリクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1039340A true JPH1039340A (ja) | 1998-02-13 |
| JP2973969B2 JP2973969B2 (ja) | 1999-11-08 |
Family
ID=14561940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146597A Expired - Lifetime JP2973969B2 (ja) | 1997-04-28 | 1997-04-28 | アクテイブマトリクスパネル及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973969B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011221550A (ja) * | 2002-08-30 | 2011-11-04 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US10472707B2 (en) | 2003-04-10 | 2019-11-12 | Aleris Rolled Products Germany Gmbh | Al—Zn—Mg—Cu alloy with improved damage tolerance-strength combination properties |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4659180B2 (ja) | 2000-07-12 | 2011-03-30 | シャープ株式会社 | 表示装置 |
-
1997
- 1997-04-28 JP JP11146597A patent/JP2973969B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011221550A (ja) * | 2002-08-30 | 2011-11-04 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US9153189B2 (en) | 2002-08-30 | 2015-10-06 | Samsung Display Co., Ltd. | Liquid crystal display apparatus |
| US10472707B2 (en) | 2003-04-10 | 2019-11-12 | Aleris Rolled Products Germany Gmbh | Al—Zn—Mg—Cu alloy with improved damage tolerance-strength combination properties |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2973969B2 (ja) | 1999-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525335B2 (en) | Display element and inspecting method of the same | |
| JP3447086B2 (ja) | 能動マトリックスデバイス用電子式駆動回路 | |
| US7265572B2 (en) | Image display device and method of testing the same | |
| WO2010041649A1 (ja) | 表示装置及びその駆動方法 | |
| US5111060A (en) | Electronic circuit equipped with redundant or spare circuit elements for every circuit element | |
| KR20020077033A (ko) | 액정 표시 장치 | |
| US7796222B2 (en) | Display device, inspection method for display device, and inspection device for display device | |
| EP1421433B1 (en) | Liquid crystal display with redundant column drive circuitry | |
| US5644331A (en) | Flat panel display device and method of inspection of same | |
| TWI412766B (zh) | 主動元件陣列以及檢測方法 | |
| JP3821862B2 (ja) | アクティブマトリクス型表示装置の駆動回路の動作方法 | |
| JPH0827463B2 (ja) | アクテイブマトリクスパネル | |
| JP2973969B2 (ja) | アクテイブマトリクスパネル及びその検査方法 | |
| JP4624109B2 (ja) | 半導体装置の検査回路 | |
| JP3203971B2 (ja) | 表示素子 | |
| JPH08110531A (ja) | アクテイブマトリクスパネル | |
| JPH0862581A (ja) | 表示素子 | |
| JP2001235725A (ja) | 液晶表示装置 | |
| KR101157248B1 (ko) | 액정표시장치의 ｍｐｓ 검사배선 구조 | |
| JP2000089191A (ja) | 液晶表示装置 | |
| JPH05307167A (ja) | アクティブマトリクスパネル | |
| JP3444028B2 (ja) | 表示用半導体装置及び表示装置 | |
| JP5350475B2 (ja) | 電子装置 | |
| JP2010249889A (ja) | 液晶表示装置及びその検査方法 | |
| JPH07199876A (ja) | シフトレジスタ及びアクティブマトリクス方式ｔｆｔ−ｌｃｄ並びに駆動回路の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990803 |
|
| EXPY | Cancellation because of completion of term |