JPH07199876A - シフトレジスタ及びアクティブマトリクス方式ｔｆｔ−ｌｃｄ並びに駆動回路の駆動方法 - Google Patents

Abstract

(57)【要約】 【目的】 正規及びスペアシフトレジスタを有する駆動
回路の動作時にシフトレジスタ内に異常が生じた場合で
も、何れか正常なシフトレジスタによる動作を継続可能
なシフトレジスタを提供する。 【構成】 垂直帰線期間内において、選択回路１５のフ
リップフロップ回路を初期設定した後、ディテクタ１４
に対して正規シフトレジスタの欠陥検知を行わせる。欠
陥の検知結果に基づき、選択回路１５が正常なシフトレ
ジスタ（正規あるいはスペア）を選択するための制御信
号SW A，SW Bを生成し、トランスミッションゲート１
１，１２及び出力セレクタ１３に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シフトレジスタ及び当
該シフトレジスタを用いるアクティブマトリクス方式Ｔ
ＦＴ（Thin Film Transistor：薄膜トランジスタ）−Ｌ
ＣＤ（LiquidCrystal Disply ：液晶ディスプレイ）の
構造及びその駆動方法に関するものである。

【０００２】

【従来の技術】近年、ＴＦＴを用いたアクティブマトリ
クス方式が高精細なＬＣＤの主流になっている。

【０００３】アクティブマトリクス方式は、各画素にス
イッチ素子（画素制御素子）と信号蓄積素子（画素容
量）とを集積し、液晶を準スタティックに駆動する方式
である。すなわち、外部から送られてくるビデオ信号
（データ信号）は、駆動回路（データドライバ）を介し
てＬＣＤ内部の配線（データ線）へ転送され、その転送
されたビデオ信号は、各スイッチ素子を介して各信号蓄
積素子に蓄えられるようになっている。

【０００４】アクティブマトリクス方式は、スイッチ素
子として薄膜トランジスタを用いるＴＦＴ型と、ダイオ
ードを用いるダイオード型とがある。ＴＦＴ型は、ダイ
オード型に比べて製造が困難である反面、高いコントラ
スト及び中間調が容易に得られ、ＣＲＴに匹敵する高品
位なＬＣＤを実現することができるという特徴がある。

【０００５】ＴＦＴ型には、半導体材料の違いにより、
ポリシリコンＴＦＴとアモルファスシリコンＴＦＴとが
ある。ポリシリコンＴＦＴはアモルファスシリコンＴＦ
Ｔに比べ、プロセス温度が高いため基板材料（実用的に
は石英ガラス）や成膜装置に制約があって大面積化が難
しい反面、トランジスタの駆動能力が高くセルフアライ
ン構造であるため微細化に適し、周辺駆動回路（データ
ドライバ及びゲートドライバ）をＬＣＤの表示部である
ＬＣＤ画素部と同一基板に作り込むことができるという
特徴がある。データドライバまたはゲートドライバの少
なくとも一方をＬＣＤ画素と同一基板に作り込んだもの
は、一般にドライバ内蔵型（ドライバ一体型）と呼ばれ
る。

【０００６】ここで、各画素にビデオ信号を書き込む方
式（すなわち、ＴＦＴ−ＬＣＤの駆動方法〔走査方
法〕）には、線順次駆動（線順次走査）と点順次駆動
（点順次走査）とがある。線順次駆動は、１水平期間毎
に１走査線（１ゲート配線）分の各画素にビデオ信号を
パラレルに書き込んでいく方式である。一方、点順次駆
動は、１つの画素単位にビデオ信号をシリアルに書き込
んでいく方式である。ドライバ内蔵型では一般に、点順
次駆動が用いられる。

【０００７】

【発明が解決しようとする課題】ところで、ドライバ内
蔵型では、内蔵されたドライバ（データドライバ，ゲー
トドライバ）が故障すると、ディスプレイとして機能し
なくなってしまうため、歩留りを考慮すると、当該ドラ
イバに冗長性をもたせることが必要となる。

【０００８】点順次駆動におけるドライバは、一般に、
サンプリングトランジスタ群から成るアナログスイッチ
と、そのアナログスイッチをオンオフ制御するシフトレ
ジスタとから構成されている。アナログスイッチは、デ
ータ線（または走査線）に接続され、シフトレジスタの
シフト動作に従って各データ線（または走査線）を順番
に選択するようになっている。そのため、シフトレジス
タに欠陥が生じてデータの移動が停止すると、停止した
データ以降の残りのビットに対応する各データ線（また
は各走査線）が全滅してしまうことになる。例えば、残
りのビットに対応する各データ線（または各走査線）が
選択されなくなったり、残りのビットに対応する各デー
タ線（または各走査線）が同時に全て選択されたりす
る。従って、シフトレジスタに冗長性を持たせることは
特に重要となる。

【０００９】そこで、従来、シフトレジスタを分割し、
分割した各シフトレジスタにそれぞれスペアを用意して
おき、正規のシフトレジスタに欠陥が生じたときにはス
ペアを用いるようにリペア（具体的にはレーザリペア
等）することにより冗長性をもたせる方法が提案されて
いる（ISSCC 92/SESSION 7/CIRCUITS FOR TRANSDUCERSA
ND ACTIVE-MARTIX LCD DRIVERS/ PAPER 7.1,1992 IEEE
International Solid-State Circuits Conference Dige
st of Technical Papers,pp.118-119. 参照）。

【００１０】しかし、この方法では、シフトレジスタの
欠陥場所の特定が容易ではないことや、リペアをするた
めの検査工程が必要となるため、手間がかかってコスト
が増大するといった問題がある。

【００１１】そのため、オンチップで欠陥検査及び冗長
切替を行うことが可能なシフトレジスタが要求されてい
る。そして、そのようなシフトレジスタを用いることに
より、上記問題点を解決することができるアクティブマ
トリクス方式ＴＦＴ−ＬＣＤを簡単な構成によって実現
することが要求されている。

【００１２】本発明の目的は、オンチップで欠陥検査及
び冗長切替を行うことが可能なシリアル入力シリアルパ
ラレル型シフトレジスタを簡単な構成によって提供する
ことである。

【００１３】また、本発明の他の目的は、オンチップで
欠陥検査及び冗長切替を行うことが可能なドライバを備
えたアクティブマトリクス方式ＴＦＴ−ＬＣＤを簡単な
構成によって提供することである。

【００１４】さらに、本発明の他の目的は、使用時にお
いて駆動回路のシフトレジスタ中に異常が生じた場合で
も正常な動作を継続することが可能な駆動回路の駆動方
法を提供することである。

【００１５】

【課題を解決するための手段及びその作用】本発明のシ
フトレジスタは、シリーズに接続された複数の正規シフ
トレジスタと、その正規シフトレジスタに対応してシリ
ーズに接続された複数のスペアシフトレジスタと、各正
規シフトレジスタが正常なシフト動作を行うかどうかを
検知する検知手段と、その検知手段の検知結果に基づい
て、正規シフトレジスタまたはスペアシフトレジスタの
いずれか一方を選択し、そのシリアル出力を次段の正規
シフトレジスタ及びスペアシフトレジスタへ出力するシ
リアル出力選択手段と、検知手段の検知結果に基づい
て、正規シフトレジスタまたはスペアシフトレジスタの
いずれか一方を選択し、そのパラレル出力を外部へ出力
するパラレル出力選択手段とを備えたものである。

【００１６】このような構成において、検知手段は、各
正規シフトレジスタが正常なシフト動作を行うか否かを
検知する。そして、シリアル出力選択手段は、検知手段
の検知結果に基づいて、正規シフトレジスタまたはスペ
アシフトレジスタのいずれか一方を選択し、そのシリア
ル出力を次段の正規シフトレジスタ及びスペアシフトレ
ジスタへ出力する。一方、パラレル出力選択手段は、検
知手段の検知結果に基づいて、正規シフトレジスタまた
はスペアシフトレジスタのいずれか一方を選択し、その
パラレル出力を外部へ出力する。

【００１７】本発明のより限定された局面に従うシフト
レジスタは、正規シフトレジスタとスペアシフトレジス
タとシリアル出力選択手段とパラレル出力選択手段とを
ワンチップ上に形成し、検知手段のみをワンチップの外
部に設けている。このため、オンチップで欠陥検査及び
冗長切替を行うことが可能なシリアル入力シリアルパラ
レル出力型シフトレジスタを構成することができる。

【００１８】本発明のさらに限定された局面に従うＴＦ
Ｔ−ＬＣＤは、スイッチ素子としてＴＦＴを用いた画素
セルに接続された複数のデータ線と、請求項１または請
求項２に記載のシフトレジスタと、請求項１または請求
項２に記載のシフトレジスタのパラレル出力によってオ
ンオフ制御されてビデオラインからのビデオ信号を各デ
ータ線に転送するサンプリングトランジスタ群からなる
アナログスイッチとから構成される。

【００１９】さらに、本発明のより限定された局面に従
うＴＦＴ−ＬＣＤは、スイッチ素子としてＴＦＴを用い
て画素セルに接続された複数の走査線と、請求項１また
は請求項２に記載のシフトレジスタを備えたゲートドラ
イバとを備えている。

【００２０】さらに、本発明のより限定された局面に従
うＴＦＴ−ＬＣＤは、スイッチ素子としてＴＦＴを用い
た画素セルに接続された複数のデータ線及び走査線と、
請求項１または請求項２に記載のシフトレジスタと、請
求項１または請求項２に記載のシフトレジスタなパラレ
ル出力によってオンオフ制御されてビデオラインからの
ビデオ信号を各データ線に転送するサンプリングトラン
ジスタ群からなるアナログスイッチとから構成されるデ
ータドライバと、請求項１または請求項２に記載のシフ
トレジスタを備えたゲートドライバとを備えている。

【００２１】本発明の他の局面に従う表示装置の駆動回
路は、シリーズに接続された複数の正規シフトレジスタ
と、その正規シフトレジスタに対応してシリーズに接続
された複数のスペアシフトレジスタと、各正規シフトレ
ジスタが正常なシフト動作を行うかどうかを検知する検
知手段と、その検知手段の検知結果に基づいて、正規シ
フトレジスタまたはスペアシフトレジスタのいずれか一
方を選択し、そのシリアル出力を次段の正規シフトレジ
スタ及びスペアシフトレジスタへ出力するシリアル出力
選択手段と、検知手段の検知結果に基づいて正規シフト
レジスタまたはスペアシフトレジスタのいずれか一方を
選択し、そのパラレル出力を表示装置の各画素に接続さ
れる複数のデータ線または走査線に出力するパラレル出
力選択手段とを備えたシフトレジスタを有している。そ
して、本発明による駆動回路の駆動方法は、表示装置の
各画素の走査時における垂直帰線期間内に、検知手段に
よる異常検出動作を行い、検知結果に基づいて正常なシ
フトレジスタの選択動作を行うものである。

【００２２】走査時の垂直帰線期間内は映像表示に無関
係な期間であるため、この期間を利用して各シフトレジ
スタの動作の異常検出を行うことが可能である。異常が
検出されたシフトレジスタはシリアル出力選択手段によ
って非選択となるとともに、正常な残りのシフトレジス
タが選択され、次の垂直帰線期間内における異常検出動
作まで動作する。

【００２３】本発明のより限定された局面に従う駆動回
路の駆動方法においては、シフトレジスタの異常検出動
作及び選択動作は、各垂直帰線期間毎に行われる。例え
ば、インターレース方式の表示装置においては、１フィ
ールドの走査終了毎にシフトレジスタの異常検出動作及
び選択動作が行われる。

【００２４】本発明の他の限定された局面に従う駆動回
路の駆動方法においては、シフトレジスタの異常検出動
作及び選択動作は、１つおきの垂直帰線期間内に行われ
る。例えば、インターレース方式の表示装置において
は、１フレーム毎に異常検出動作及び選択動作が行われ
る。このため、表示動作中にシフトレジスタ中に異常が
発生した場合、最大１フレーム期間内で不良表示が行わ
れることになる。しかしながら、ＮＴＳＣ（National T
elevision System Committee）方式の表示装置において
は、１フレーム期間は約３３．３ｍｓｅｃ以下となり、
視聴者にとってほとんど観測できないレベルのものであ
る。

【００２５】さらに、本発明のより限定された局面にお
いて、駆動回路のシリアル出力選択手段及びパラレル出
力選択手段は、２系統の正規またはスペアシフトレジス
タの何れか一方の選択信号をホールドするフリップフロ
ップ回路を有している。そして、本発明の駆動方法は、
垂直帰線期間内において、まずフリップフロップ回路の
ホールド状態をリセットした後、シフトレジスタの異常
検出動作及び再選択動作を行うものである。

【００２６】

【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図１に、本実施例のドライバ内蔵型Ｔ
ＦＴ−ＬＣＤのブロック構成を示す。

【００２７】ＴＦＴ−ＬＣＤ画素部（画素セルアレイ）
１には、それぞれ直交する各走査線（ゲート配線）Ｇ１
〜Ｇｎと各データ線（ドレイン配線）Ｄ１〜Ｄｎ（Ｄ１
…Ｄｉ，Ｄｉ＋１…Ｄｎ）とが備えられている。

【００２８】各走査線Ｇ１〜Ｇｎと各データ線Ｄ１〜Ｄ
ｎとの交点にはＴＦＴを用いた画素セルGCが設けられて
いる。各画素セルGCは、信号蓄積素子としての補助（蓄
積）容量CSと、ＴＦＴと、液晶セルLCとから構成されて
いる。各走査線Ｇ１〜Ｇｎには各ＴＦＴのゲート電極が
接続され、各データ線Ｄ１〜Ｄｎには各ＴＦＴのドレイ
ン電極が接続されている。各ＴＦＴのソース電極には、
液晶セルLCと補助容量CSとが接続されている。そして、
補助容量CSの一方の電極には定電圧ＶR が印加されてい
る。また、液晶セルLCにおいて、ＴＦＴと接続された側
の電極は表示電極と呼ばれ、反対側の電極は共通電極と
呼ばれる。共通電極には全画素セルGCに共通な電圧Ｖco
m が印加されている。このような構造の各画素セルGCが
集合してＴＦＴ−ＬＣＤ画素部１が構成されている。な
お、図１においては、図が煩雑になって見にくくなるの
を防ぐために、走査線Ｇ１とデータ線Ｄ１との交点に設
けられた画素セルGCについてのみ図示している。

【００２９】各走査線Ｇ１〜Ｇｎはゲートドライバ２に
接続され、走査信号（ゲート信号）が印加されるように
なっている。一方、各データ線Ｄ１〜Ｄｎはデータドラ
イバ（ドレインドライバ）３に接続されている。

【００３０】データドライバ３は、Ｎチャネル・サンプ
リングトランジスタ群からなるアナログスイッチ４と、
そのアナログスイッチ４をオンオフ制御するシフトレジ
スタ５から構成されている。シフトレジスタ５は、クロ
ックラインCKからのシフトクロックCKに同期して動作す
るようになっている。そして、外部からビデオラインVL
を介して送られてくるビデオ信号は、シフトレジスタ５
によってオン制御されたアナログスイッチ４を介して各
データ線Ｄ１〜Ｄｎに印加される。

【００３１】このように構成されたドライバ内蔵型ＴＦ
Ｔ−ＬＣＤの点順次駆動は以下のように行われる。ま
ず、ゲートドライバ２により、各走査線Ｇ１〜Ｇｎの内
の１本だけが選択され、走査信号が印加されて立ち上げ
られる。この１本の走査線Ｇ１〜Ｇｎが立ち上げられて
いる期間が、１水平期間である。

【００３２】１水平期間において、シフトレジスタ５は
シフトクロックCKに同期したシフト動作を行う。そのシ
フト動作に伴って出力されるシフトレジスタ５のパラレ
ル出力に従って、アナログスイッチ４内のサンプリング
トランジスタ（図示省略）が順番にオンしていき、各デ
ータ線Ｄ１〜Ｄｎが１本ずつ順番に選択される。

【００３３】すると、ビデオラインVLからのビデオ信号
は、オンしたサンプリングトランジスタを介して選択さ
れたデータ線Ｄ１〜Ｄｎへ送られる。そのため、選択さ
れた走査線Ｇ１〜Ｇｎ及びデータ線Ｄ１〜Ｄｎの交点の
画素セルGCに対して、ビデオ信号が書き込まれる。その
結果、１水平期間において、選択された１本の走査線Ｇ
１〜Ｇｎに接続される各画素セルGCに対して順番にビデ
オ信号が書き込まれる。

【００３４】なお、各画素セルGCに対してビデオ信号が
書き込まれる仕組みは公知であるため、ここでの説明を
省略する。本実施例では、データドライバ３に冗長性を
もたせてある。そのため、シフトレジスタ５はシリーズ
に接続された複数の正規シフトレジスタRSR1〜RSRm（RS
R1…RSRn-1, RSRn…RSRm）に分割され、各正規シフトレ
ジスタRSR1〜RSRmに対応して各スペアシフトレジスタSS
R1〜SSRm（SSR …SSRn-1, SSRn…SSRm）が用意されてい
る。

【００３５】図２に、本実施例のドライバ内蔵型ＴＦＴ
−ＬＣＤの要部回路を示す。各正規シフトレジスタRSRn
-1, RSRnは、トランスミッションゲート１１を介してシ
リーズに接続されている。また、各スペアシフトレジス
タSSRn-1, SSRnは、トランスミッションゲート１２を介
してシリーズに接続されている。さらに、各トランスミ
ッションゲート１１，１２の出力側は互いに接続されて
いる。

【００３６】正規シフトレジスタRSRn-1及びスペアシフ
トレジスタSSRn-1（正規シフトレジスタRSRn及びスペア
シフトレジスタSSRn）のパラレル出力である各ビット
は、それぞれ出力セレクタ１３へ出力される。

【００３７】ディテクタ１４は、正規シフトレジスタRS
Rn-1のデータSR OUTに基づいて、正規シフトレジスタRS
Rn-1が正常なシフト動作を行うかどうかを判定するため
の判定信号DE OUTを生成する。

【００３８】図３に、ディテクタ１４の具体例を示す。
ディテクタ１４は、ディレイ回路２１とインバータ２２
とＮＡＮＤ２３とから構成されている。そして、正規シ
フトレジスタRSRn-1の最上位ビットのデータSROUT(N)
（図６参照）から、判定信号DE OUTを生成する。

【００３９】また、図４には、ディテクタ１４の他の具
体例が示されている。この例によるディテクタ１４は、
インバータ２４と、低電位側電源としてのアースと高電
位側電源Ｖ_DDとの間にシリーズに接続された抵抗２５
と、各ＮＭＯＳトランジスタ２６，２７とから構成され
ている。そして、正規シフトレジスタRSRn-1の上位２ビ
ットのデータSR OUT(N),SR OUT(N-1) （図６参照）か
ら、判定信号DE OUTを生成する。

【００４０】選択回路１５は、判定信号DE OUTとリセッ
ト信号RESET 及びテスト信号TESTに基づいて、正規シフ
トレジスタRSRn-1が正常なシフト動作を行うかどうかを
判定し、その判定結果に従った各制御信号SW A, SW Bを
生成して保持する。

【００４１】図５は、選択回路１５の具体例を示してい
る。選択回路１５は、バーＲバーＳフリップフロップ３
１と、各ＮＯＲ３２，３３と、各インバータ３４，３５
とから構成されている。ここで、フリップフロップ３１
の各出力をＱ、バーＱと表記する。

【００４２】各トランスミッションゲート１１，１２
は、それぞれ各制御信号SW A, SW Bに従ってオンオフ制
御される。図６は、アナログスイッチ４、出力セレクタ
１３、正規シフトレジスタRSRn-1、スペアシフトレジス
タSSRn-1の内部回路の一部を示す。

【００４３】アナログスイッチ４は、各データ線Ｄｉ，
Ｄｉ＋１とビデオラインVLとの間に接続された各サンプ
リングトランジスタ４１から構成されている。出力セレ
クタ１３は、各クロックインバータ５１から構成されて
いる。出力セレクタ１３は、制御信号SW A及びその反転
信号バーSW Aに従って、正規シフトレジスタRSRn-1また
はスペアシフトレジスタSSRn-1（正規シフトレジスタRS
RnまたはスペアシフトレジスタSSRn）の何れか一方を選
択する。そして、出力セレクタ１３は、選択した正規シ
フトレジスタRSRn-1またはスペアシフトレジスタSSRn-1
（正規シフトレジスタRSRnまたはスペアシフトレジスタ
SSRn）のパラレル出力である各ビットを、アナログスイ
ッチ４内の対応するサンプリングトランジスタ（図示省
略）へ出力する。

【００４４】正規シフトレジスタRSRn-1及びスペアシフ
トレジスタSSRn-1は、クロックインバータ５１とインバ
ータ５６とからなるラッチ回路と、クロックインバータ
５１とがシリーズに接続されて構成されている。

【００４５】図７は、クロックインバータ５１の内部回
路を示している。クロックインバータ５１は、アースと
高電位側電源Ｖ_DDとの間にシリーズに接続された各ＰＭ
ＯＳトランジスタ５２，５３と各ＮＭＯＳトランジスタ
５４，５５とから構成されている。なお、図６に示す各
シフトレジスタRSRn-1, SSRn-1内の各クロックインバー
タ５１には、図７における「Ａ」「Ｂ」に相補的なシフ
トクロックCK、バーCK（図示省略）が入力されている。

【００４６】次に、このように構成された本実施例の動
作を説明する。図８に正規シフトレジスタRSRn-1が正常
なシフト動作を行う場合の各部のタイムチャートを示
す。また、図９に、正規シフトレジスタRSRn-1が正常な
シフト動作を行わない場合の各部のタイムチャートを示
す。

【００４７】本実施例のシフトレジスタ５における異常
検出動作は、次のような動作によって行われる。すなわ
ち、図８及び図９に示すように、まず選択回路１５に対
しＨレベルのテスト信号TESTが与えられ、Ｌレベルのリ
セット信号RESET が与えられる。そして、シフトレジス
タ５内を最初に移動するシリアルデータである起動パル
ス信号STH が入力されると、これに応じて各正規シフト
レジスタRSR1〜RSRmの欠陥検査が開始される。そして、
正規シフトレジスタRSRn-1が正常なシフト動作を行う場
合には、図８に示すように、制御信号SW AがＨレベル
で、また制御信号SW BがＬレベルに設定される。一方、
正規シフトレジスタRSRn-1が正常なシフト動作を行わな
い場合には、図９に示すように、制御信号SW AがＬレベ
ル、また制御信号SW BがＨレベルに設定される。そし
て、このように設定された制御信号に従って、シフトレ
ジスタ５が正常なシフト動作を続行する。

【００４８】以下では、シフトレジスタの異常検知動作
及び正常な系統のシフトレジスタ選択動作について説明
する。まず、正規シフトレジスタRSRn-1が正常なシフト
動作を行わない場合について説明する。

【００４９】この場合、選択回路１５は、ディテクタ１
４からの判定信号DE OUTとリセット信号RESET 及びテス
ト信号TESTに基づいて、正規シフトレジスタRSRn-1が正
常なシフト動作を行わないことを判定する。そして、選
択回路１５は、Ｌレベルの制御信号SW A及びＨレベルの
制御信号SW Bを生成して保持する。

【００５０】すると、トランスミッションゲート１１は
オフし、トランスミッションゲート１２はオンする。こ
こで、正規シフトレジスタRSRn-2（図示略）を移動して
きたシリアルデータは、正規シフトレジスタRSRn-1及び
スペアシフトレジスタSSRn-1へ同時に送られる。そのた
め、正規シフトレジスタRSRn-1及びスペアシフトレジス
タSSRn-1が共に正常なシフト動作を行うならば、両シフ
トレジスタRSRn-1,SSRn-1 からは同時にシリアルデータ
が出力される。しかし、正規シフトレジスタRSRn-1は正
常なシフト動作を行わないため、正規シフトレジスタRS
Rn-1からは、シリアルデータが出力されなかったり、シ
フトクロックCK（図示略）に関係なくデータが出力され
続けたりする。

【００５１】このとき、トランスミッションゲート１１
がオフしているため、正規シフトレジスタRSRn-1から何
らかのデータが出力されたとしても、そのデータはトラ
ンスミッションゲート１１で止められる。一方、トラン
スミッションゲート１２はオンしているため、スペアシ
フトレジスタSSRn-1から出力されたシリアルデータは、
トランスミッションゲート１２を介して、正規シフトレ
ジスタRSRn及びスペアシフトレジスタSSRnへ同時に送ら
れる。

【００５２】つまり、正規シフトレジスタRSRn-1が正常
なシフト動作を行わない場合、正規シフトレジスタRSRn
-2から移動してきたシリアルデータは、スペアシフトレ
ジスタSSRn-1からトランスミッションゲート１２を介し
て次段の両シフトレジスタRSRn, SSRnへ送られる。従っ
て、正規シフトレジスタRSRn-1が正常なシフト動作を行
なわない場合でも、シフトレジスタ５内のデータの移動
が停止することはない。

【００５３】また、出力セレクタ１３は、Ｌレベルの制
御信号SW A及びＨレベルの判定信号バーSW Aに従って、
スペアシフトレジスタSSRn-1を選択する。そして、出力
セレクタ１３は、選択したスペアシフトレジスタSSRn-1
のパラレル出力である各ビットを、アナログスイッチ４
内の対応するサンプリングトランジスタへ出力させる。

【００５４】つまり、正規シフトレジスタRSRn-1が正常
なシフト動作を行わない場合、出力セレクタ１３はスペ
アシフトレジスタSSRn-1を選択し、そのパラレル出力で
ある各ビットをアナログスイッチ４へ出力させる。従っ
て、正規シフトレジスタRSRn-1が正常なシフト動作を行
わない場合でも、前記したように、アナログスイッチ４
を介して各データ線Ｄ1 〜Ｄn が１本ずつ順番に選択さ
れ、所望の画素セルGCに対してビデオ信号が正常に書き
込まれる。

【００５５】一方、正規シフトレジスタRSRn-1が正常な
シフト動作を行う場合、選択回路１５は、Ｈレベルの制
御信号SW A及びＬレベルの制御信号SW Bを生成して保持
する。そのため、トランスミッションゲート１１はオン
し、トランスミッションゲート１２はオフする。

【００５６】すると、正規シフトレジスタRSRn-2から移
動してきたシリアルデータは、戦記シフトレジスタRSRn
-1からトランスミッションゲート１１を介して、次段の
両シフトレジスタRSRn, SSRnへ送られる。

【００５７】また、出力セレクタ１３は、Ｈレベルの制
御信号SW A及びＬレベルの反転信号バーSW Aに従って、
正規シフトレジスタRSRn-1を選択する。そして、出力セ
レクタ１３は、選択した正規シフトレジスタRSRn-1のパ
ラレル出力である各ビットを、アナログスイッチ４内の
対応するサンプリングトランジスタへ出力させる。

【００５８】このように本実施例においては、各正規シ
フトレジスタRSR1〜RSRmの欠陥検査が、シフトレジスタ
５の内蔵回路（ディテクタ１４，選択回路１５）によっ
て、オンチップで行われる。そして、欠陥検査の結果に
従って、シフトレジスタ５のデータ移動及びパラレル出
力が制御され、自動的に冗長切替が行われる。具体的に
は、各トランスミッションゲート１１，１２がオンオフ
制御されて、正規シフトレジスタが正常なシフト動作を
行わない場合には、対応するスペアシフトレジスタのシ
リアル出力が次段の正規シフトレジスタ及びスペアシフ
トレジスタへ送られる。また、正規シフトレジスタが正
常なシフト動作を行わない場合は、出力セレクタ１３に
よって当該正規シフトレジスタに対応するスペアシフト
レジスタが選択され、そのパラレル出力がアナログスイ
ッチ４へ送られる。

【００５９】従って、本実施例によれば、各正規シフト
レジスタRSR1〜RSRmの欠陥検査のために、特別な検査工
程を設ける必要はなくなる。また、どの正規シフトレジ
スタRSR1〜RSRmに欠陥があるのかを外部から特定する必
要もなくなる。その結果、冗長性を持たせたシフトレジ
スタ５を低コストで実現することができる。

【００６０】また、このようなシフトレジスタ５を用い
ることにおいて、オンチップで欠陥検査及び冗長切替を
行うことが可能なデータドライバ３を備えたアクティブ
マトリクス方式ＴＦＴ−ＬＣＤを簡単な構成によって提
供することができる。

【００６１】次に、上記のような構成を有するＴＦＴ−
ＬＣＤのデータドライバの欠陥検知動作のより具体的な
動作方法について説明する。図１０は、主に図２に示さ
れるデータドライバの各部の動作のタイムチャートを示
している。本実施例によるＴＦＴ−ＬＣＤは、いわゆる
インターレース走査方式を用いており、５２５本の走査
線に対し毎秒６０フィールド（毎秒３０フレーム）のイ
ンターレース走査が行われる。図１０に示すタイムチャ
ートは、１フレーム分の各部のタイムチャートを示して
おり、さらに奇数フィールドの走査時において正常に動
作していたデータドライバの正規シフトレジスタが、次
の偶数フィールドの走査時に異常を生じた場合を例に示
している。

【００６２】まず、奇数フィールドの走査期間におい
て、最初の垂直帰線期間内で、シフトレジスタの異常検
出動作が行われる。すなわち、図２、図５及び図１０を
参照して、選択回路１５に対して、外部からＨレベルの
テスト信号TESTと、Ｌレベルのリセット信号RESET が与
えられ、さらにシフトレジスタ５内を移動するシリアル
データである起動パルス信号STH が入力されると、ディ
テクタ１４は正規シフトレジスタRSR1〜RSRn-1の欠陥検
査を行う。図１０に示す例では、正規シフトレジスタが
正常動作を行っているために、ディテクタ１４は、選択
回路１５に対し正常状態を示す信号DE OUTを出力する。
この出力信号DE OUTを受けて選択回路１５はＨレベルの
制御信号SW Aと、Ｌレベルの制御信号SW Bとを出力す
る。

【００６３】トランスミッションゲート１１は、制御信
号SW Aに従ってオンし、正規シフトレジスタRSRn-1と次
段の正規シフトレジスタRSRnとを導通させ、一方、トラ
ンスミッションゲート１２は、制御信号SW Bに従ってス
ペアシフトレジスタSSRn-1と次段のスペアシフトレジス
タSSRnとの間をオフする。これにより、前段の正規シフ
トレジスタRSRn-1からのシリアル出力が次段の正規シフ
トレジスタRSRn及びスペアシフトレジスタSSRnに与えら
れる。

【００６４】また映像信号期間において、出力セレクタ
１３は、Ｈレベルの制御信号SW A及びＬレベルの制御信
号SW Bに従って正規シフトレジスタからのパラレル出力
を選択し、これを用いて各サンプリングトランジスタを
オン制御し、ビデオ信号を各データ線D1〜Dnに供給す
る。

【００６５】奇数フィールドの走査が終了すると、偶数
フィールドの垂直帰線期間において、再びシフトレジス
タの欠陥検査が行われる。すなわち、上記と同様に、外
部から選択回路１５に対してＨレベルのテスト信号TEST
とＬレベルのリセット信号RESET が与えられ、さらに起
動パルスSTH が入力されると、ディテクタ１４は正規シ
フトレジスタRSRn-1からの出力信号SR OUTを検出する。
図１０に示す例では、このとき正規シフトレジスタ内に
何らかの原因で異常が生じ、出力信号SR OUTがＬレベル
（またはＨレベル）に固定されたとする。このため、デ
ィテクタ１４は異常を示す出力信号DE OUTを選択回路１
５に出力する。この信号に従って、選択回路１５は、上
記の正常時と反対に、Ｌレベルの制御信号SW AとＨレベ
ルの制御信号SW Bを出力する。

【００６６】そして、次の映像信号期間において、出力
セレクタ１３は制御信号SW A，SW Bに従って、正常なス
ペアシフトレジスタSSRn-1からのパラレル出力を選択し
てサンプリングトランジスタに供給し、ビデオ信号を各
データ線D1〜Dnに供給する。また、トランスミッション
ゲート１１，１２は、スペアシフトレジスタSSRn-1側の
ゲート１２がオンし、正規シフトレジスタRSRn-1側のゲ
ート１１がオフすることにより、正常なスペアシフトレ
ジスタSSRn-1からのシリアル出力が次段のスペアシフト
レジスタSSRn及び正規シフトレジスタRSRnに出力され
る。

【００６７】このように、上記の動作では、表示装置の
各フィールド走査時の垂直帰線期間内に、各正規シフト
レジスタRSRnの異常検出動作と、異常発生時のスペアシ
フトレジスタへの切り替え動作とを行うために、正規シ
フトレジスタ内における異常の発生が映像表示に及ぼす
影響は１フィールド走査期間以下に限定される。

【００６８】さらに、図１１は、正規シフトレジスタの
欠陥検査の動作タイミングの他の例を示している。すな
わち、図示の場合では正規シフトレジスタの欠陥検査は
１フレーム内の１つの垂直帰線期間内において、言い換
えれば１フレーム毎に行われる。各選択回路１５のリセ
ット動作やディテクタ１４における欠陥検出動作等は図
１０に示す場合と同様である。この図１１に示す例で
は、正規シフトレジスタ内に何らかの異常が生じた場合
には、その異常に起因するビデオ信号の異常表示は１フ
レーム期間内、すなわち２フィールド走査期間以下に限
定される。これは、上記の例に比べて長くなる可能性が
ある。しかしながら、ＮＴＳＣ方式のインターレース走
査においては、１フレーム期間は３３．３ｍｓｅｃであ
り、実際上問題とならない程度のものである。

【００６９】ところで、本発明は上記実施例に限定され
るものではなく、以下のように実施してもよい。 （１）図１２に示すように、正規シフトレジスタRSRn-
1，RSRn及びスペアシフトレジスタSSRn-1，SSRnの入力
側にそれぞれトランスミッションゲート６１，６２を設
ける。そして、制御信号SW Aを停止制御信号KS1 として
流用し、トランスミッションゲート６１のオンオフ制御
を行わせる。また、制御信号SW Bの反転信号を停止制御
信号KS2 として用い、トランスミッションゲート６２の
オンオフ制御を行わせる。これにより、前記シフトレジ
スタRSRn-2から移動してきたシリアルデータは、不要な
シフトレジスタRSRn-1, RSRn（またはスペアシフトレジ
スタSSRn-1, SSRn）へ送られなくなる。この結果、不要
なシフトレジスタのシフト動作を省略でき、電力消費の
低減に起用することができる。

【００７０】（２）正規シフトレジスタRSR1〜RSRmに対
して、２組以上のスペアシフトレジスタを設けた構成で
もよい。図１３に、正規シフトレジスタRSR1〜RSRmに対
して、２組のスペアシフトレジスタ（SSRa1 〜SSRam と
SSRn1 〜SSRbm ）を設けた実施例を示す。

【００７１】正規シフトレジスタRSRn-1にはディテクタ
１４ａが設けられ（判定信号DE OUTa ）、スペアシフト
レジスタRSRan-1 にはディテクタ１４ｂが設けられてい
る。選択回路・トランスミッションゲート７１内には、
図２におけるトランスミッションゲート１１，１２に対
応する３つのトランスミッションゲート（図示省略）
と、図１４に示す選択回路１５とが設けられている。

【００７２】図１４に示す選択回路１５は、２つのバー
ＲバーＳフリップフロップ７１，７２と各ＮＯＲ７３〜
７７と各インバータ７８〜８１とから構成されている。 （３）ドライバ内蔵型ではないＴＦＴ−ＬＣＤに適用す
ることもできる。

【００７３】（４）データドライバ３のみならずゲート
ドライバ２に適用することもできる。すなわち、シフト
レジスタ５と同様の構成のシフトレジスタをゲートドラ
イバ２に設けるようにしてもよい。

【００７４】（５）ディテクタ１４及び選択回路１５を
シフトレジスタ５に内蔵せず、チップ外に設けるように
してもよい。 （６）デビオラインVLを複数本設けて負荷が少なくなる
ようにしてもよい。

【００７５】（７）シフトレジスタ５だけを単独で使用
してもよい。この場合、オンチップで欠陥検査及び冗長
切替を行うことが可能なシリアル入力シリアルパラレル
出力型シフトレジスタを簡単な構成によって実現するこ
とができる。

【００７６】

【発明の効果】以上のように、正規及びシフトシフトレ
ジスタを有するシフトレジスタおいて、各系列のシフト
レジスタのシフト動作の異常を検知する検知手段を設
け、その検知結果に基づいて正常な正規シフトレジスタ
を選択して出力するように構成したことにより、オンチ
ップで欠陥検査及び冗長切替を行うことが可能なシリア
ル入力シリアルパラレル出力データ出力型シフトレジス
タを実現することができる。これにより、事前の欠陥検
査工程を省略でき、製造コストの低減が図られ、さら
に、製造歩留りの低下を抑制することができる。

【００７７】また、本発明における駆動回路の駆動方法
においては、表示装置の表示動作中にシフトレジスタ内
で生じた異常を垂直帰線期間内に検出し、正常なシフト
レジスタを自動的に選択するように制御されるため、使
用状態における欠陥や異常状態の発生によっても正常な
駆動動作が損なわれることのない信頼性の高い駆動回路
の駆動方法を実現することができる。

【図面の簡単な説明】

【図１】本発明の駆動方法が実現されるドライバ内蔵型
ＴＦＴ−ＬＣＤの具体例を示すブロック図。

【図２】図１に示すドライバ内蔵型ＴＦＴ−ＬＣＤの要
部回路図。

【図３】図１に示すディテクタ１４の具体例を示す回路
図。

【図４】図１に示すディテクタ１４の別の具体例を示す
回路図。

【図５】図１に示す選択回路１５の具体例を示す回路
図。

【図６】図１に示すアナログスイッチ４、出力セレクタ
１３、正規シフトレジスタRSRn-1、スペアシフトレジス
タSSRn-1の内部回路を示す回路図。

【図７】図１に示すクロックインバータ５１の内部回路
を示す回路図。

【図８】図１に示す駆動回路の動作を説明するためのタ
イムチャート。

【図９】図１に示す駆動回路の他の動作を説明するため
のタイムチャート。

【図１０】一実施例の動作を説明するためのタイムチャ
ートである。

【図１１】一実施例の動作を説明するためのタイムチャ
ートである。

【図１２】本発明の駆動方法が適用される他の実施例の
ドライバ内蔵型ＴＦＴ−ＬＣＤの要部回路図。

【図１３】本発明の駆動方法が適用される他のドライバ
内蔵型ＴＦＴ−ＬＣＤの要部回路図。

【図１４】図１１に示す選択回路１５の具体例を示す回
路図。

【符号の説明】

２…ゲートドライバ ３…データドライバ ４…アナログスイッチ １１，１２…トランスミッションゲート １３…出力セレクタ １４…ディテクタ １５…選択回路 RSR1〜RSRm…正規シフトレジスタ SSR1〜SSRm…スペアシフトレジスタ Ｄ１〜Ｄｎ…データ線 Ｇ１〜Ｇｎ…走査線 VL…ビデオライン GC…画素セル

Claims (9)

【特許請求の範囲】
1. 【請求項１】 シリーズに接続された複数の正規シフト
   レジスタ（RSR1…RSRn-1，RSRn…RSRm）と、 その正規シフトレジスタに対応してシリーズに接続され
   た複数のスペアシフトレジスタ（SSR1…SSRn-1, SSRn…
   SSRm）と、 各正規シフトレジスタが正常なシフト動作を行うかどう
   かを検知する検知手段（１４，１５）と、 その検知手段の検知結果に基づいて、正規シフトレジス
   タまたはスペアシフトレジスタのいずれか一方を選択
   し、そのシリアル出力を次段の正規シフトレジスタ及び
   スペアシフトレジスタへ出力するシリアル出力選択手段
   （１５，１１，１２）と、 前記検知手段の検知結果に基づいて、正規シフトレジス
   タまたはスペアシフトレジスタのいずれか一方を選択
   し、そのパラレル出力を外部へ出力するパラレル出力選
   択手段（１３）と、を備えたことを特徴とするシフトレ
   ジスタ。
2. 【請求項２】 請求項１に記載のシフトレジスタにおい
   て、前記正規シフトレジスタとスペアシフトレジスタと
   シリアル出力選択手段とパラレル出力選択手段とをワン
   チップ上に形成し、検知手段だけを当該ワンチップの外
   部に設けたことを特徴とするシフトレジスタ。
3. 【請求項３】 スイッチ素子としてＴＦＴを用いた画素
   セル（GC) に接続された複数のデータ線（Ｄl 〜Ｄn ）
   と、 請求項１または請求項２に記載のシフトレジスタと、請
   求項１または請求項２に記載のシフトレジスタのパラレ
   ル出力によってオンオフ制御されてビデオライン（VL）
   からのビデオ信号を各データ線（Ｄl 〜Ｄn ）に転送す
   るサンプリングトランジスタ群から成るアナログスイッ
   チ（４）とから構成されるデータドライバ（３）とを備
   えたことを特徴とするアクティブマトリクス方式ＴＦＴ
   −ＬＣＤ。
4. 【請求項４】 スイッチ素子としてＴＦＴを用いた画素
   セル（GC）に接続された複数の走査線（Ｇl 〜Ｇn ）
   と、 請求項１または請求項２に記載のシフトレジスタを備え
   たゲートドライバ（２）とを備えたことを特徴とするア
   クティブマトリクス方式ＴＦＴ−ＬＣＤ。
5. 【請求項５】 スイッチ素子としてＴＦＴを用いた画素
   セル（GC）に接続された複数のデータ線（Ｄ1 〜Ｄn ）
   及び走査線（Ｇ1 〜Ｇn ）と、 請求項１または請求項２に記載のシフトレジスタと、請
   求項１または請求項２に記載のシフトレジスタのパラレ
   ル出力によってオンオフ制御されたビデオライン（VL）
   からのビデオ信号を各データ線（Ｄ1 〜Ｄn ）に転送す
   るサンプリングトランジスタ群から成るアナログスイッ
   チ（４）とから構成されるデータドライバ（３）と、 請求項１または請求項２に記載のシフトレジスタを備え
   たゲートドライバ（２）とを備えたことを特徴とするア
   クティブマトリクス方式ＴＦＴ−ＬＣＤ。
6. 【請求項６】 シリーズに接続された複数の正規シフト
   レジスタ（RSR1…RSRn-1, RSRn…RSRm）とその正規シフ
   トレジスタに対応してシリーズに接続された複数のスペ
   アシフトレジスタ（SSR1…SSRn-1, SSRn…SSRm) と、 各正規シフトレジスタが正常なシフト動作を行うかどう
   かを検知する検知手段（１４，１５）と、 その検知手段の検知結果に基づいて、正規シフトレジス
   タまたはスペアシフトレジスタのいずれか一方を選択
   し、そのシリアル出力を次段の正規シフトレジスタ及び
   スペアシフトレジスタへ出力するシリアル出力選択手段
   （１５，１１，１２）と、 前記検知手段の検知結果に基づいて、正規シフトレジス
   タまたはスペアシフトレジスタのいずれか一方を選択
   し、そのパラレル出力を表示装置の各画素に接続された
   複数のデータ線または走査線に出力するパラレル出力選
   択手段（１３）とを備えたシフトレジスタを有する駆動
   回路の駆動方法であって、 前記表示装置の各画素の走査時における垂直帰線期間内
   に、前記検知手段による異常検知動作を行い、検知結果
   に基づいて正常な前記シフトレジスタの選択動作を行う
   ことを特徴とする、駆動回路の駆動方法。
7. 【請求項７】 前記シフトレジスタの異常検知動作及び
   選択動作は、各垂直帰線期間毎に行われることを特徴と
   する、請求項６に記載の駆動回路の駆動方法。
8. 【請求項８】 前記シフトレジスタの異常検出動作及び
   選択動作は、１つおきの垂直帰線期間内に行われること
   を特徴とする、請求項６に記載の駆動回路の駆動方法。
9. 【請求項９】 前記シリアル出力選択手段及び前記パラ
   レル出力選択手段は、前記正規シフトレジスタまたは前
   記スペアシフトレジスタの何れか一方を選択する選択信
   号をホールドするフリップフロップ回路を有しており、 前記垂直帰線期間内において前記フリップフロップ回路
   のホールド状態をリセットした後、前記シフトレジスタ
   の異常検出動作及び再選択動作を行うことを特徴とす
   る、請求項６に記載の駆動回路の駆動方法。