JP2006154496A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

【課題】 画像データをデジタル入力するアクティブマトリクス型液晶表示装置であって、可変抵抗器を用いずに、最適な対向電圧値を容易に決定してメモリへ格納することが可能な液晶表示装置を提供する。
【解決手段】 アクティブマトリクス型液晶表示装置は、対向基板１ｂの共通電極に印加すべき対向電圧値を記憶するメモリ４３と、対向基板１ｂの共通電極へ対向電圧を印加する対向電圧出力部４２と、対向電圧値の調整および設定を行うテストモードと、対向電圧出力部４２にメモリ４３から対向電圧値を読み出させて、読み出した値に応じた対向電圧を対向基板１ｂの共通電極へ印加させる表示モードとのいずれかを、当該アクティブマトリクス型液晶表示装置の動作モードとして選択するモード選択信号を入力するテスト端子（ＴＥＳＴ１）を備える。
【選択図】 図２

Description

本発明は、アクティブマトリクス型液晶表示装置に関し、特に、画像データをデジタルデータとして入力する液晶表示装置であって、共通電極へ印加する対向電圧値の最適値をテスト工程において容易に設定することが可能な液晶表示装置に関する。

近年、液晶表示装置やエレクトロ・ルミネッセンス（ＥＬ）表示装置が、フラットパネルディスプレイとして広く用いられている。特に、各画素にスイッチング素子が設けられたアクティブマトリクス型の表示装置は、高精細で色鮮やかな表示が可能である等といった利点を有する点で、広く普及している。

ここで、従来のアクティブマトリクス型の液晶表示装置の一般的な構造を、図９を用いて説明する。図９において、１００は液晶パネル、１０２はゲート線駆動回路、１０３はデータ線駆動回路、１０４は共通電極駆動回路である。

液晶パネル１００は、所定の距離を隔てて平行に対向配置されたマトリクス基板１００ａと、対向基板１００ｂとを備え、これら両基板間に、液晶（図示せず）が封入されている。

マトリクス基板１００ａには、互いに平行なデータ線Ｄ₁，Ｄ₂，Ｄ₃・・・と、これらのデータ線に交差する、互いに平行なゲート線Ｇ₁，Ｇ₂，Ｇ₃・・・とが設けられている。これらデータ線Ｄとゲート線Ｇとの各交点には、ＴＦＴ１００ｃと画素電極１００ｄが形成されている。ＴＦＴ１００ｃにおいて、ゲート電極はゲート線Ｇに、ソース電極はデータ線Ｄに、ドレイン電極は画素電極１００ｄに、それぞれ接続されている。

ゲート線駆動回路１０２は、ゲート線（走査線）Ｇ₁，Ｇ₂，Ｇ₃・・・に、走査選択電圧と非走査選択電圧とをもつゲート信号を出力する。データ線駆動回路１０３は、データ線Ｄ₁，Ｄ₂，Ｄ₃・・・に対して、各データ線Ｄに対応する映像信号であるデータ信号を出力する。

対向基板１００ｂには、画素電極１００ｄと対をなす電極となる共通電極（対向電極とも言う）が、全面に形成されている。共通電極には、共通電極駆動回路１０４から適切な対向電圧が印加されるようになっている。

液晶に印加される電圧は、画素電極１００ｄに印加される電圧と、対向基板１００ｂの共通電極に印加される対向電圧との電位差である。すなわち、この電位差を制御することで、液晶の光透過率を制御して、画像の表示が可能となる。

ＴＦＴ１００ｃは、ゲート電極にゲート線駆動回路１０２よりゲート線選択電圧が印加されている期間（以下、書き込み期間と称する）、低抵抗の状態（オン状態）になる。これにより、データ線駆動回路１０３よりデータ線Ｄに印加されたデータ信号の電位が画素電極１００ｄへと伝達され、画素電極１００ｄの電位はデータ線Ｄの電位と同じに設定される。一方、ＴＦＴ１００ｃは、ゲート電極にゲート線非選択電圧が印加されている期間（以下、保持期間と称する）は、高抵抗の状態（オフ状態）になる。これにより、画素電極１００ｄの電位は書き込み時に印加された電位に保持されるので、当該画素は書き込み時の表示状態を維持する。

以上に、従来のアクティブマトリクス型液晶表示装置の一般的な構成と表示原理について簡単に説明したが、上述のようなアクティブマトリクス型液晶表示装置では、ＴＦＴのゲートとドレインとの寄生容量結合によって、ゲート駆動パルスの立ち下がった時に寄生容量への電荷の再分配が起こり、画素電極電位が変動することが知られている。このようなドレイン電圧のシフト（ΔＶ）を補正しないと、フリッカと称される画質上の問題を生じるだけでなく、ΔＶのＤＣ成分が残留することにより液晶が劣化し、装置寿命が短くなるという問題もある。一般的には、共通電極駆動回路１０４から共通電極へ印加される対向電圧をオフセット調整することにより、ΔＶを補償している。

このΔＶの値は、製造プロセスのばらつき等によって液晶パネル毎に異なっているため、従来は、製造工程の途中段階において、人間が手作業で調整をしていた。具体的には、液晶モジュール内部に対向電圧のオフセット値を変更できる可変抵抗器を搭載しており（例えば特許文献１参照）、作業者が表示状態を見ながら、可変抵抗器のつまみやスライド等を操作することにより、対向電圧のオフセット値を最適値に設定する作業を行っていた。
特開２００４−１１７７４９号公報（図１１）

しかしながら、可変抵抗器によって人手で対向電圧値を設定する構成では、生産効率を向上することが難しく、さらに、以下のような問題も有している。

まず、作業者が人手で可変抵抗器を微妙に操作することが必要であるため、設定値のばらつきが避けられないという問題があった。また、作業者が可変抵抗器を操作して対向電圧値を最適値に設定した後、何らかのはずみで作業用治具等が可変抵抗器のつまみ等に触れるなどして、設定値が変わってしまうことがあった。さらに、小型の可変抵抗器は取扱いが難しく、液晶モジュールの運搬時や装置組み立て時などに壊れることもあった。

なお、これらの問題を解決するために、最近は、携帯電話などのコマンド入力インタフェースを持つ液晶表示装置において、可変抵抗器の代わりに、ＥＥＰＲＯＭに対向電圧値を表すデジタルデータとして格納しておき、動作時にはこのデジタルデータに基づいて対向電圧のオフセット値を生成するという構成も提案されている。

このようなコマンド入力インタフェースを持つ装置では、対向電圧の設定を行う場合、まず検査画面データを画像ＲＡＭに書き込む。そして、「対向調整コマンド」を入力し、対向電圧値を調整できるモードに設定し、次に対向電圧値を表すデジタルデータを入力し、その値を対向電圧の可変範囲で順次変化させながら、液晶パネルに表示される検査画面の表示品位を確認する。表示品位が最良となったとき（すなわち検査画面のフリッカが最も少なくなるとき）のデジタルデータの値を、対向電圧の最適値としてＥＥＰＲＯＭへ書き込む。コマンド入力インタフェースを持つ装置の場合は、このようにして、対向電圧の最適値を設定することができる。

一方、画像データとして、例えばＲＧＢデータを同期信号とともに入力する液晶表示装置でＥＥＰＲＯＭに対向電圧値を書込む場合は、対向電圧調整する際に検査画面を表示させながら対向電圧を変化させるためには、ＲＧＢデータとは別途調整電圧を制御する為のデータ入力ラインが必要となり、データの送信に工夫が必要である。

以上の問題に鑑み、本発明の目的は、画像データをデジタル入力するアクティブマトリクス型液晶表示装置であって、可変抵抗器を用いずに、最適な対向電圧値を決定し、容易にメモリへ格納することが可能な液晶表示装置を提供することにある。

上記の目的を達成するために、本発明にかかるアクティブマトリクス型液晶表示装置は、画素トランジスタにより駆動される画素電極がマトリクス状に配置されたアクティブマトリクス基板と、前記アクティブマトリクス基板の画素電極と対向する共通電極を有する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とを備え、画像データをデジタルデータとして入力するアクティブマトリクス型液晶表示装置において、前記共通電極に印加すべき対向電圧値を記憶するメモリと、前記対向基板の共通電極へ対向電圧を印加する対向電圧出力部と、前記対向電圧値の調整および設定を行うテストモードと、前記対向電圧出力部に前記メモリから対向電圧値を読み出させて、読み出した値に応じた対向電圧を前記対向基板の共通電極へ印加させる表示モードとのいずれかを当該アクティブマトリクス型液晶表示装置の動作モードとして選択するモード選択信号を入力するテスト端子とを備えたことを特徴とする。

上記の構成によれば、液晶表示装置の製造時の途中工程などにおいて、当該液晶表示装置に最適な対向電圧値を決定する際に、動作モードをテストモードに切り替えることが可能となる。

本発明にかかる液晶表示装置において、前記メモリおよび前記対向電圧出力部が、シリアルデータ入力インタフェースを備え、前記テスト端子から前記テストモードを選択する信号が入力された場合、前記メモリまたは対向電圧出力部のいずれかへ、シリアルクロックに同期して、チップセレクト信号と対向電圧値とを入力するテスト制御回路をさらに備えたことが好ましい。この構成によれば、テストモードが選択されている場合に、メモリおよび対向電圧出力部をシリアル制御することにより、対向電圧値の調整を行う間は対向電圧出力部へ対向電圧の候補値を与え、対向電圧の最適値が決定されれば、その値をメモリへ書き込むことが可能である。

本発明にかかる液晶表示装置において、前記メモリに格納されている対向電圧値を読み出すデータ読み出し端子をさらに備えたことが好ましい。

本発明にかかる液晶表示装置において、画像データの入力端子の少なくとも一部が、前記メモリおよび対向電圧出力部の少なくとも一方のシリアルデータ入力インタフェースへ入力される信号の入力端子を兼用し、前記テスト端子から前記テストモードを選択する信号が入力された場合、画像データとして有意なデータが入力されない期間に、前記画像データの入力端子から前記メモリまたは対向電圧出力部へ制御信号が入力されることが好ましい。この構成によれば、画像データの入力端子の少なくとも一部がメモリおよび対向電圧出力部の少なくとも一方のシリアルデータ入力インタフェースへ入力される信号の入力端子を兼用していることにより、入力端子数の増加を抑えることができる。これにより、コネクタピン数が少なくてすむため、コスト削減を図ることができる。また、実装スペースも小さくできるので、モバイル機器などの小型機器に好適に用いることができる。

本発明にかかる液晶表示装置において、当該液晶表示装置の電源がオン状態にされた後に、前記メモリのチップセレクト信号を生成することにより、前記メモリに格納されている対向電圧値を読み出して前記対向電圧出力部へ転送する、対向電圧値設定手段をさらに備えたことが好ましい。この構成によれば、電源がオン状態にされた後に、対向電圧出力部への対向電圧の設定を自動的に行うことが可能となる。

以上のとおり、本発明によれば、画像データをデジタル入力するアクティブマトリクス型液晶表示装置であって、可変抵抗器を用いずに、最適な対向電圧値を決定し、容易にメモリへ格納することが可能なアクティブマトリクス型液晶表示装置を提供できる。

（第１の実施形態）
本発明にかかるアクティブマトリクス型液晶表示装置の一実施形態について、以下に説明する。図１は、本実施形態の液晶表示装置の主要な構成を示すブロック図である。図１に示すように、本実施形態の液晶表示装置は、主として、液晶パネル１、ゲート線駆動回路２、データ線駆動回路３、共通電極駆動回路４、電源５、および、タイミングジェネレータ６を備えている。なお、図１では、ゲート線駆動回路２とデータ線駆動回路３が液晶パネル１にモノリシックに集積された構成を例示したが、ゲート線駆動回路２とデータ線駆動回路３は、液晶パネル１の外部に設けられていても良い。

液晶パネル１は、所定の距離を隔てて平行に対向配置されたマトリクス基板１ａと対向基板１ｂとを備え、これら両基板間に液晶（図示せず）が封入された構成である。マトリクス基板１ａには、互いに平行なデータ線Ｄ₁，Ｄ₂，Ｄ₃・・・と、これらのデータ線に交差する、互いに平行なゲート線Ｇ₁，Ｇ₂，Ｇ₃・・・とが設けられている。データ線Ｄとゲート線Ｇとの各交点には、ＴＦＴ１ｃと画素電極１ｄが形成されている。ＴＦＴ１ｃにおいて、ゲート電極はゲート線Ｇに、ソース電極はデータ線Ｄに、ドレイン電極は画素電極１ｄに、それぞれ接続されている。

ゲート線駆動回路２は、ゲート線（走査線）Ｇ₁，Ｇ₂，Ｇ₃・・・に、走査選択電圧と非走査選択電圧とをもつゲート信号を出力する。データ線駆動回路３は、データ線Ｄ₁，Ｄ₂，Ｄ₃・・・に、各データ線Ｄに対応する映像信号であるデータ信号を出力する。

対向基板１ｂには、画素電極１ｄと対をなす電極となる共通電極（対向電極とも言う）が、全面に形成されている。共通電極には、共通電極駆動回路４から対向電圧（Ｖ_com）が印加される。この対向電圧のオフセット値は、液晶表示装置の製造時の途中段階（テスト工程）において、フリッカが最小になるように装置毎に調整された値である。

タイミングジェネレータ６は、ホスト装置から、ＲＧＢの画像データ（Ｒ７〜０，Ｇ７〜０，Ｂ７〜０）をそれぞれ８ビットのデジタル信号として入力すると共に、垂直同期信号（ＶＳＹＮＣ）、水平同期信号（ＨＳＹＮＣ）、ドットクロック信号（ＤＣＬＫ）を入力し、これらの信号に基づいてゲート線駆動回路２、データ線駆動回路３、共通電極駆動回路４へコントロール信号（ＣＴＲＬ_G，ＣＴＲＬ_S，ＣＴＲＬ_COM）を出力することにより、これらの回路の動作タイミングを制御する。なお、画像データは、タイミングジェネレータ６からデータ線駆動回路３へ出力される。

図１に示すように、本実施形態にかかる液晶表示装置は、画像のＲＧＢデータ（Ｒ７〜０，Ｇ７〜０，Ｂ７〜０）入力端子、垂直同期信号（ＶＳＹＮＣ）入力端子、水平同期信号（ＨＳＹＮＣ）入力端子、ドットクロック信号（ＤＣＬＫ）入力端子の他に、ＴＥＳＴ１端子、ＴＥＳＴ２端子、ＴＥＳＴＯ端子、ＣＳ端子、ＤＩ端子、ＳＫ端子を備えている。なお、これらの他に、接地電圧を入力するための端子やイネーブル信号を入力する端子を備えていても良いが、ここでは説明を省略する。

ＴＥＳＴ１端子、ＴＥＳＴ２端子、ＴＥＳＴＯ端子、ＣＳ端子、ＤＩ端子、ＳＫ端子は、共通電極駆動回路４に接続されている。ここで、図２を参照し、共通電極駆動回路４の構成について説明する。共通電極駆動回路４は、図２に示すように、対向調整コントローラ４１と、対向電圧出力部４２と、メモリ４３（記憶部）とを備えている。なお、図２の例ではメモリ４３が共通電極駆動回路４内に設けられた構成を例示したが、メモリが回路外に設けられた構成としても良い。

対向調整コントローラ４１は、図２の例では、テスト制御回路４１ａとメモリ制御回路４１ｂとを備えた集積回路（ＩＣ）として構成されている。対向電圧出力部４２も、シリアルインタフェース４２ａと、Ｄ／Ａコンバータ４２ｂとを備えたＩＣとして構成されている。

なお、図１および図２に示した構成はあくまでも一例であって、各回路をどのように集積させるかは自由な設計事項である。例えば、タイミングジェネレータ６と対向調整コントローラ４１とを１チップに集積しても良いし、これにさらにメモリ４３を集積させても良い。あるいは、図１のように液晶パネル１にゲート線駆動回路２とデータ線駆動回路３がモノリシックに集積された構成であれば、例えば、データ線駆動回路３に、タイミングジェネレータ６と対向調整コントローラ４１とをさらに集積し、ゲート線駆動回路２に共通電圧出力部４２を集積することも可能であり、部品点数を削減できることからさらに有利である。

ＴＥＳＴ１端子は、液晶表示装置の動作モードを、テストモードと通常表示モードとの間で切り替える信号を入力する端子である。なお、テストモードとは、液晶表示装置の製造時に、フリッカと呼ばれる液晶特有の現象が発生しないよう、対向電圧値を外部制御でデジタル的に制御・調整し、決定した最適な対向電圧値をメモリ４３へ書き込むためのモードである。通常表示モードとは、液晶表示装置の通常動作モードである。

ＴＥＳＴ２端子は、シリアルデータがメモリ４３と対向電圧出力部４２とのどちらへアクセスするかを選択する信号を入力する端子である。ＴＥＳＴＯ端子は、メモリ４３に設定した対向電圧値を読み出して出力する端子である。ＣＳ端子は、メモリもしくは対向電圧生成ＤＡＣを選択するチップセレクト信号を入力する端子である。ＤＩ端子は、シリアルデータを入力する端子である。ＳＫ端子は、シリアルクロックを入力する端子である。

メモリ４３は、不揮発性メモリ（ＥＥＰＲＯＭ）で構成され、上述したように、対向電圧の最適値を記憶する。図２の例では、メモリ４３は、入力インタフェースとして、チップセレクト（ＣＳ）と、シリアルクロック（ＳＫ）と、データイン（ＤＩ）との３種類の信号線を有する、いわゆる３線シリアルデータ転送方式のＥＥＰＲＯＭである。

メモリ４３は、例えばｎビットのデータを格納可能であるとすると、対向電圧の可変範囲（例えば０〜Ｖ_CC）を２ⁿ段階に分割し、２ⁿ段階の電圧値のうち、テスト工程において当該液晶表示装置の対向電圧として最適であると判断された電圧値を表すｎビットデータを記憶している。なお、本実施形態では、対向電圧の最適値を一つだけメモリ４３へ記憶するものとしているが、複数の対向電圧値をメモリ４３へ記憶させておき、液晶表示装置の動作中に、前記複数の対向電圧値の中から、動作条件に適した対向電圧値を選択する構成としても良い。

ここで、本実施形態の液晶表示装置におけるテストモード時の動作、すなわち、対向電圧の最適値をメモリ４３へ記憶させる際の動作について説明する。

液晶表示装置をテストモードで動作させる場合、テスト用治具からＴＥＳＴ１端子へ、テストモードを選択する信号が入力される。これと同時に、ＲＧＢデータ入力端子、ＶＳＹＮＣ端子、ＨＳＹＮＣ端子、ＤＣＬＫ端子等に、液晶パネル１にフリッカ調整用のテスト画像を表示させるために必要な信号が入力される。そして、ＴＥＳＴ２端子へ、対向電圧出力部４２へのアクセスを選択する信号を入力すると共に、ＤＩ端子へテスト用の対向電圧値を表すデジタルデータを入力する。

この場合、ＴＥＳＴ２端子により対向電圧出力部４２へのアクセスが選択されているため、メモリ制御回路４１ｂ内のスイッチが対向電圧出力部４２側を選択し、対向電圧出力部４２のＣＳがアクティブとなる。これにより、ＤＩ端子へ入力されたデジタルデータは、対向調整コントローラ４１から対向電圧出力部４２へシリアル入力される。対向電圧出力部４２は、シリアル入力されたデジタルデータを、シリアルインタフェース４２ａ内のレジスタでラッチし、そのデジタルデータをＤ／Ａコンバータ４２ｂへ渡す。そして、Ｄ／Ａコンバータ４２ｂから出力される電圧が、対向電圧のオフセット値として出力され、対向電圧が対向基板１ｂの共通電極へ印加される。

作業者は、ＤＩ端子へ入力するデジタルデータの値を対向電圧の可変範囲で順次変化させながら、液晶パネル１に表示されるフリッカ調整用テスト画像の表示品位を確認し、表示品位が最良となったとき（すなわちテスト画像のフリッカが最も少なくなるとき）のデジタルデータの値を、対向電圧の最適値としてメモリ４３へ書き込む。

メモリ４３へ対向電圧の最適値を表すデジタルデータを書き込むときは、ＴＥＳＴ１端子へテストモードを選択する信号を入力すると共に、ＴＥＳＴ２端子へ、メモリ４３へのアクセスを選択する信号を入力する。これにより、メモリ制御回路４１ｂ内のスイッチが対向電圧出力部４２側からメモリ４３側へ切り替わり、メモリ４３のＣＳがアクティブとなる。この状態で、ＤＩ端子から、メモリ４３への書き込みコマンドと、必要であれば書き込みアドレスと、対向電圧の最適値を表すデータとをシリアル入力することにより、対向電圧の最適値を表すデータがメモリ４３へ書き込まれる。

以上のように、本実施形態にかかる液晶表示装置では、製造時の途中工程で、ＴＥＳＴ１端子へテストモードを選択する信号を入力し、ＴＥＳＴ２端子へメモリ４３へのアクセスを選択する信号を入力することにより、装置毎に最適な対向電圧値をメモリ４３へ記憶させることができる。

これにより、可変抵抗器を用いて対向電圧値を設定していた従来の液晶表示装置と比較して、以下の利点がある。（１）比較的壊れやすい可変抵抗器を用いずに済むため、部材のムダを省ける。また、液晶表示装置の歩留まりを向上させることができる。（２）可変抵抗器で生じることのあった機械的な誤差がなくなる。（３）テスト工程において対向電圧値をデジタル的に変化させながらテストを行うことができるため、自動化に適しており、生産効率の向上が図れる。（４）タクトタイムを短縮でき、生産効率の向上とコストダウンが可能である。

また、ＴＥＳＴＯ端子から対向電圧値のシリアルデータを読み出せるので、対向電圧調整工程でのデータ管理や、液晶モジュールの生産履歴（対向電圧のバラツキなど）を含んだデータ管理が容易である、という利点もある。なお、対向電圧値のシリアルデータを読み出すときは、ＴＥＳＴ１端子でテストモードを選択し、ＴＥＳＴ２端子でＥＥＰＲＯＭアクセスモードに設定した状態で、シリアルデータ（ＤＩ）に読み出しコマンドを送信すれば良い。
（実施の形態２）
本発明にかかる液晶表示装置の他の実施形態について、以下に説明する。なお、実施の形態１で説明した構成と同様の機能を有する構成には、実施の形態１で用いた参照符号を付記し、その詳細な説明を省略する。図３は、本実施形態にかかる液晶表示装置の主要な構成を示すブロック図である。

本実施形態の液晶表示装置は、図３に示すように、実施の形態１において説明した共通電極駆動回路４の構成要素のうち、対向調整コントローラ４１のテスト制御回路４１ａとメモリ制御回路４１ｂの機能がデータ線駆動回路３に集積され、対向電圧出力部４２の機能がゲート線駆動回路２に集積された構成である。また、タイミングジェネレータ６も、データ線駆動回路３に集積されている。メモリ４３は、液晶パネル１の外部に接続されていても良いし、液晶パネル１に集積されていても良い。なお、図３では、液晶パネル１や電源５の図示は省略されている。

実施の形態１にかかる液晶表示装置では、対向調整コントローラ４１のテスト制御回路４１ａは、ＣＳ端子、ＤＩ端子、ＳＫ端子に接続されていたが、本実施形態の液晶表示装置はこれらの端子を備えていない。テスト制御回路４１ａは、これらの端子の代わりに、図３に示すように、ＲＧＢデータ入力端子（Ｒ７〜０，Ｇ７〜０，Ｂ７〜０）に接続されている。すなわち、本実施形態の液晶表示装置では、ＲＧＢデータ入力端子の一部（この例ではＲ７，Ｇ７，Ｂ７）を、テストモード時のメモリ４３および対向電圧出力部４２の入力端子（ＣＳ，ＳＫ，ＤＩ）として兼用する。この構成により、本実施形態の液晶表示装置は、実施の形態１にかかる液晶表示装置よりも入力ピン数を少なくできるため、実装上有利であり、コスト削減も可能である。

なお、本実施形態の液晶表示装置は、実施の形態１と同様に、ＴＥＳＴ１端子、ＴＥＳＴ２端子、ＴＥＳＴＯ端子を備えており、テスト制御回路４１ａは、これらの端子にも接続されている。ＴＥＳＴ１端子は、液晶表示装置の動作モードを、テストモードと表示モードとの間で切り替える信号を入力する端子である。ＴＥＳＴ２端子は、メモリ４３と対向電圧出力部４２とのどちらへアクセスするかを選択する信号を入力する端子である。ＴＥＳＴ２端子にメモリ４３へのアクセスを選択する信号が入力されると、メモリ４３のＣＳ（ＥＰＣＳ）がアクティブとなる。ＴＥＳＴ２端子に対向電圧出力部４２へのアクセスを選択する信号が入力されると、対向電圧出力部４２のＣＳ（ＧＤＣＳ）がアクティブとなる。ＴＥＳＴＯ端子は、メモリ４３から対向電圧値を読み出して出力する端子である。

ここで、図４を参照しながら、本実施形態の液晶表示装置におけるテストモード時の動作、すなわち、対向電圧の最適値をメモリ４３へ記憶させる際の動作について説明する。

液晶表示装置をテストモードで動作させる場合、テスト用治具からＴＥＳＴ１端子へ、テストモードを選択する信号が入力される。これと同時に、ＲＧＢデータ入力端子、ＶＳＹＮＣ端子、ＨＳＹＮＣ端子、ＤＣＬＫ端子等に、液晶パネル１にフリッカ調整用のテスト画像を表示させるために必要な信号が入力される。

ここで、図４に示すように、ＶＳＹＮＣがＬｏｗの期間（期間Ｔ₁：帰線期間と呼ばれる）は、ＲＧＢデータとしては有意なデータは入力されない。このため、この期間中に、ＸＩ７にＣＳ、ＹＩ７にＳＫ、ＺＩ７にＤＩを割り当てることにより、対向電圧出力部４２から液晶パネル１へ印加される対向電圧値を変化させる。

すなわち、図４の例では、ＶＳＹＮＣ＝Ｌｏｗの期間中に、Ｒ７（ＣＳ）をアクティブにすることにより、対向電圧出力部４２へのアクセスを選択する。そして、Ｇ７（ＳＫ）にシリアルクロックを入力し、これに同期して、Ｂ７（ＤＩ）へ、Ｄ１５〜Ｄ０の１６ビットのデジタルデータをシリアル入力する。ＴＥＳＴ１端子によりテストモードが選択されている場合は、治具よりＢ７（ＤＩ）へ、対向電圧値を表す８ビットデータを含む１６ビットのデジタルデータが、シリアル入力される。

ここで、Ｒ７をアクティブにすることにより対向電圧出力部４２へのアクセスが選択されているため、Ｇ７（ＳＫ）およびＢ７（ＤＩ）は、対向電圧出力部４２のＳＫ，ＤＩへそれぞれ入力される。対向電圧出力部４２のＤＩへシリアル入力されたデジタルデータは、Ｒ７（ＣＳ）が非アクティブになるタイミングで、シリアルインタフェース４２ａ内のレジスタでラッチされる。そして、前記レジスタからセレクタ４２ｃにより対向電圧値を表す８ビットが抽出され、Ｄ／Ａコンバータ４２ｂへ渡される。Ｄ／Ａコンバータ４２ｂから出力される電圧が、対向電圧として対向基板１ｂの共通電極へ印加される。

作業者は、Ｂ７（ＤＩ）へ入力するデジタルデータに含まれる対向電圧値を、対向電圧の可変範囲で順次変化させながら、液晶パネル１に表示されるフリッカ調整用テスト画像の表示品位を確認し、表示品位が最良となったとき（すなわちテスト画像のフリッカが最も少なくなるとき）の対向電圧値を、当該液晶表示装置の対向電圧の最適値として、メモリ４３へ書き込む。

メモリ４３へ対向電圧の最適値を表すデジタルデータを書き込むときは、ＴＥＳＴ１端子へテストモードを選択する信号を入力しながら、ＴＥＳＴ２端子へ、メモリ４３へのアクセスを選択する信号を入力する。これにより、メモリ制御回路４１ｂ内のスイッチが対向電圧出力部４２側からメモリ４３側へ切り替わり、メモリ４３のＣＳ（ＥＰＣＳ）がアクティブとなる。この状態で、ＤＩ端子から対向電圧の最適値を表すデジタルデータを入力することにより、当該デジタルデータがメモリ４３へ書き込まれる。

以上のように、本実施形態にかかる液晶表示装置では、実施の形態１にかかる構成と比較して、ＲＧＢデータ入力端子の一部（Ｒ７，Ｇ７，Ｂ７）を、テストモード時のメモリ４３および対向電圧出力部４２の入力端子（ＣＳ，ＳＫ，ＤＩ）として兼用することにより、入力端子数の増加を抑えることができる。これにより、コネクタピン数が少なくてすむため、コスト削減を図ることができる。また、実装スペースも小さくできるので、モバイル機器などの小型機器に好適に用いられる。

なお、本実施形態では、ＲＧＢデータ入力端子のＲ７，Ｇ７，Ｂ７に、ＣＳ，ＳＫ，ＤＩをそれぞれ割り当てる例を示したが、割り当ての態様はこの例のみに限定されない。

また、図４の例では、ＶＳＹＮＣがＬｏｗの期間に、ＲＧＢデータ入力端子から対向電圧値を入力するものとしたが、対向電圧値を入力する期間は、この例のみに限定されず、有効なＲＧＢデータが入力されない期間であることを条件として、任意の期間を利用できる。例えば、ＶＳＹＮＣがＨｉｇｈであっても有効なＲＧＢデータが入力されない期間（例えば図４の期間Ｔ₂）において対向電圧値を入力するようにしても良い。あるいは、図５に示す期間Ｔ₃、すなわち、ＨＳＹＮＣがＬｏｗになってから次の有効ＲＧＢデータの入力が開始されるまでの期間に、対向電圧値を入力するようにしても良い。図４または図５に示すＴ₂，Ｔ₃のように比較的短い時間に対向電圧値を入力する場合は、シリアルクロックの周波数を高くすれば良い。

以上のようにメモリ４３へ対向電圧の最適値が格納された液晶表示装置において、電源投入時に、メモリ４３から対向電圧値を自動的に読み出して対向電圧出力部４２へ転送する機能をタイミングジェネレータ６に持たせた構成とすることが好ましい。ここで、図３および図６を参照し、上記の好ましい構成にかかる液晶表示装置において、電源投入時に対向電圧値をメモリ４３から自動的に読み出す動作を、具体的に説明する。

この場合、液晶表示装置の電源がＯＮとされたときに、図６に示すようなＥＰＣＳ，ＥＰＳＫ，ＥＰＤＯ，ＥＰＤＩ，ＧＤＣＳを、タイミングジェネレータ６（対向電圧値設定手段）が自動的に生成し、メモリ制御回路４１ｂを介してメモリ４３へ入力する。すなわち、タイミングジェネレータ６は、電源がＯＮとされた後のＶＳＹＮＣのタイミングに同期させて、ＥＰＣＳをアクティブとする。ＥＰＣＳがアクティブとされることにより、メモリ４３が選択される。また、タイミングジェネレータ６は、ＨＳＹＮＣからメモリ４３のシリアルクロック（ＥＰＳＫ）を生成すると共に、このＥＰＳＫに同期させて、メモリ４３のリードコマンド（ＥＰＤＯ）を生成する。このリードコマンドが、メモリ制御回路４１ｂを介してメモリ４３のＤＩ端子へ入力されると、メモリ４３に格納されている対向電圧値が、メモリ４３のＤＯ端子から、ゲート線駆動回路２に集積されている対向電圧出力部４２のＤＩ端子へ、シリアル出力される。このようにして、電源ＯＮ時に、メモリ４３に格納されている対向電圧値を、対向電圧出力部４２へ自動的に転送することができる。
（実施の形態３）
本発明のさらに他の実施形態について、以下に説明する。

上述の各実施形態では、メモリ４３として、チップセレクト（ＣＳ）と、シリアルクロック（ＳＫ）と、データイン（ＤＩ）との３種類の信号線を有する、いわゆる３線シリアルデータ転送方式のＥＥＰＲＯＭを用いる例を示した。本実施形態にかかる液晶表示装置は、メモリ４３として２線シリアルデータ転送方式のＥＥＰＲＯＭを用いると共に、対向電圧出力部４２として２線シリアルデータ転送方式のＤ／Ａコンバータを用いた構成である。

図７に本実施形態にかかる液晶表示装置の構成例を示す。図２と図７とを比較することから分かるように、実施の形態１にかかる液晶表示装置では、３線シリアルデータ転送方式のメモリ制御用にＣＳ，ＤＩ，ＳＫの３つの端子が設けられていたが、本実施形態では、ＣＳ，ＤＩ，ＳＫの３端子の代わりに、ＤＡ，ＣＬの２つの端子を設けるだけで良い。ＤＡはシリアルデータ入力端子であり、ＣＬはシリアルクロック入力端子である。

図８に、ＤＡにより転送されるデータのフォーマット例を示す。図８において、ＳＴＡは開始条件であり、ＳＴＡの後のスレーブアドレスに、実施の形態１のＣＳに相当する信号が入る。スレーブアドレスの後に、対向電圧値を表すデジタルデータが入る。ＳＴＰは停止条件である。このように、ＤＡのスレーブアドレスでチップセレクト（ＣＳ）を入力することにより、メモリ４３または対向電圧出力部４２を選択することができる。また、メモリ４３を選択した場合は、スレーブアドレスの後のデジタルデータを、対向電圧値としてメモリ４３へ書き込む。対向電圧出力部４２を選択した場合は、スレーブアドレスの後のデジタルデータが、対向電圧値としてシリアルインタフェース４２ａへ与えられる。

上述の各実施形態は、本発明を限定するものではなく、発明の範囲内で種々の変更が可能である。例えば、上述の各実施形態では、ホストから入力される画像データがＲＧＢデータである場合を例示したが、画像データの入力モードはＲＧＢに限定されない。

また、上述の各実施形態にかかる液晶表示装置において、対向基板１ｂの共通電極への対向電圧の印加方法は、交流駆動でも良いし、直流駆動でも良い。

本発明は、テスト端子を備えたことにより、テスト工程において対向電圧値の設定をシリアル制御で行うことが可能なアクティブマトリクス型液晶表示装置として利用可能である。

本発明の第一の実施形態にかかるアクティブマトリクス型液晶表示装置の構成を示すブロック図 第一の実施形態にかかるアクティブマトリクス型液晶表示装置の共通電極駆動回路の詳細な構成を示すブロック図 本発明の第二の実施形態にかかるアクティブマトリクス型液晶表示装置の共通電極駆動回路の詳細な構成を示すブロック図 第二の実施形態にかかるアクティブマトリクス型液晶表示装置のテストモード時に印加される信号の一例を示す図 第二の実施形態にかかるアクティブマトリクス型液晶表示装置において、メモリを制御する信号を印加するタイミングの他の例を示す図 第二の実施形態にかかるアクティブマトリクス型液晶表示装置において、電源をＯＮ状態としたときに印加される信号を示す図 本発明の第三の実施形態にかかるアクティブマトリクス型液晶表示装置の共通電極駆動回路の詳細な構成を示すブロック図 図７のアクティブマトリクス型液晶表示装置において、ＤＡに与えられるデータのフォーマット例を示す図 従来のアクティブマトリクス型液晶表示装置の構成例を示すブロック図

符号の説明

１ 液晶パネル
２ ゲート線駆動回路
３ データ線駆動回路
４ 共通電極駆動回路
５ 電源
６ タイミングジェネレータ
４１ 対向調整コントローラ
４２ 対向電圧出力部
４３ メモリ
４１ａ テスト制御回路
４１ｂ メモリ制御回路
４２ａ シリアルインタフェース
４２ｂ Ｄ／Ａコンバータ

Claims (5)

1. 画素トランジスタにより駆動される画素電極がマトリクス状に配置されたアクティブマトリクス基板と、前記アクティブマトリクス基板の画素電極と対向する共通電極を有する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とを備え、画像データをデジタルデータとして入力するアクティブマトリクス型液晶表示装置において、
   前記共通電極に印加すべき対向電圧値を記憶するメモリと、
   前記対向基板の共通電極へ対向電圧を印加する対向電圧出力部と、
   前記対向電圧値の調整および設定を行うテストモードと、前記対向電圧出力部に前記メモリから対向電圧値を読み出させて、読み出した値に応じた対向電圧を前記対向基板の共通電極へ印加させる表示モードとのいずれかを当該アクティブマトリクス型液晶表示装置の動作モードとして選択するモード選択信号を入力するテスト端子とを備えたことを特徴とするアクティブマトリクス型液晶表示装置。
2. 前記メモリおよび前記対向電圧出力部が、シリアルデータ入力インタフェースを備え、
   前記テスト端子から前記テストモードを選択する信号が入力された場合、前記メモリまたは対向電圧出力部のいずれかへ、シリアルクロックに同期して、チップセレクト信号と対向電圧値に相当するシリアルデータとを入力するテスト制御回路をさらに備えた、請求項１に記載のアクティブマトリクス型液晶表示装置。
3. 前記メモリに格納されている対向電圧値を読み出すデータ読み出し端子をさらに備えた、請求項１または２に記載のアクティブマトリクス型液晶表示装置。
4. 画像データの入力端子の少なくとも一部が、前記メモリおよび対向電圧出力部の少なくとも一方のシリアルデータ入力インタフェースへ入力される信号の入力端子を兼用し、
   前記テスト端子から前記テストモードを選択する信号が入力された場合、画像データとして有意なデータが入力されない期間に、前記画像データの入力端子から前記メモリまたは対向電圧出力部へ制御信号が入力される、請求項２に記載のアクティブマトリクス型液晶表示装置。
5. 当該液晶表示装置の電源がオン状態にされた後に、前記メモリのチップセレクト信号を生成することにより、前記メモリに格納されている対向電圧値を読み出して前記対向電圧出力部へ転送する、対向電圧値設定手段をさらに備えた、請求項１〜４のいずれか一項に記載のアクティブマトリクス型液晶表示装置。
   
   

Images