JP2005227505A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2005227505A
JP2005227505A JP2004035585A JP2004035585A JP2005227505A JP 2005227505 A JP2005227505 A JP 2005227505A JP 2004035585 A JP2004035585 A JP 2004035585A JP 2004035585 A JP2004035585 A JP 2004035585A JP 2005227505 A JP2005227505 A JP 2005227505A
Authority
JP
Japan
Prior art keywords
power supply
control signal
circuit
input terminal
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004035585A
Other languages
English (en)
Other versions
JP4822042B2 (ja
Inventor
Shin Fujita
伸 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004035585A priority Critical patent/JP4822042B2/ja
Publication of JP2005227505A publication Critical patent/JP2005227505A/ja
Application granted granted Critical
Publication of JP4822042B2 publication Critical patent/JP4822042B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 検査回路等の画素を駆動する際には動作を必要としない回路を簡易な構成で定常状態にできる電気光学装置を提供する。
【解決手段】
複数の走査線、複数のデータ線、走査線とデータ線との交差に対応して設けられた複数の画素、入力信号に基づいて画素を駆動する駆動回路、画素を駆動する際には動作を必要としない第1の回路、電源が供給される複数の電源端子、及び入力信号が供給される複数の入力端子を有する電気光学パネルと、複数の電源端子及び複数の入力端子が接続可能な実装部材と、電源及び入力信号を生成する回路を有する外部駆動回路とを備え、複数の入力端子は、第1の回路を定常状態にするか否かを制御する第1の制御信号が入力される第1の制御信号入力端子を含み、第1の入力端子は、電源端子と電気的に接続されている電気光学装置。
【選択図】 図2

Description

本発明は、電気光学装置及び電子機器に関する。本発明は、特に、検査回路等の画素を駆動する際には動作を必要としない回路を定常状態にする機能を有する電気光学装置及びそれを備えた電子機器に関する。
表示装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管(CRT)に代わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
この種の電気光学装置は、例えば、基板上に設けられた走査線駆動回路やデータ線駆動回路等の内部駆動回路及び該内部駆動回路と電気的に接続された複数の端子を備えている。また、該複数の端子に対して、実装部品が実装されると共に該実装部品に接続された外部駆動回路から所定種類の信号が供給される。そして、複数の端子を介して供給される所定種類の信号に基づいて、内部駆動回路が複数の画素を駆動し走査して画像が表示される。
このような電気光学装置は、製造する際に不良パネルをできる限り早い工程で発見するのが好ましい。早い工程で不良パネルを発見できれば、これを後の工程に流さないことによって製造コストの低減に有効だからである。従来の電気光学装置は、不良パネルをできる限り早い工程で発見するために、検査回路を内蔵するのが一般的である(例えば、特許文献1)。
特開平1−225996号公報
図1は、走査線検査回路及びデータ線検査回路を有する従来の電気光学装置の構成を示す図である。従来の電気光学装置は、液晶パネルと、外部駆動回路と、実装部材とを備えて構成されている。液晶パネルは、走査線を検査する走査線検査回路、及びデータ線を検査するデータ線検査回路を有し、画素マトリクスにおける点欠陥や線欠陥等の不良を検査している。
走査線検査回路及びデータ線検査回路は、液晶パネルの不良を早期に発見する上で非常に有効であるが、電気光学装置の実駆動時には不要であり、電気光学装置の実駆動時に、走査線検査回路及びデータ線検査回路の動作を定常状態にしておかないと、走査線検査回路及びデータ線検査回路を介したリークが発生し、コントラスト低下等の問題が生じてしまう。従来の電気光学装置では、走査線検査回路及びデータ線検査回路を定常状態にする制御信号CKGY及び制御信号CKGXを、走査線検査回路及びデータ線検査回路に供給することにより、実駆動時において走査線検査回路及びデータ線検査回路を定常状態としていた。
しかしながら、従来の電気光学装置では、走査線検査回路及びデータ線検査回路を定常状態にするためには、制御信号CKGY及びCKGXを外部駆動回路において生成し、実装部材を介して液晶パネルに供給する必要があったため、外部駆動回路の回路規模が増大し、ひいては、電気光学装置のコストが増大するという問題が生じていた。
よって、本発明は、上記の課題を解決することのできる電気光学装置及び電子機器を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の電気光学装置は、複数の走査線、複数のデータ線、走査線とデータ線との交差に対応して設けられた複数の画素、入力信号に基づいて画素を駆動する内部駆動回路、画素を駆動する際には動作を必要としない第1の回路、電源が供給される複数の電源端子、及び入力信号が供給される複数の入力端子を有する電気光学パネルと、複数の電源端子及び複数の入力端子が接続可能な実装部材と、電源及び入力信号を生成する回路を有する外部駆動回路とを備え、複数の入力端子は、第1の回路を定常状態にするか否かを制御する第1の制御信号が入力される第1の制御信号入力端子を含み、第1の入力端子は、電源端子と電気的に接続されている。
上記構成によれば、電気光学パネルに供給される電源の電位が、第1の回路を定常状態にするか否かを制御する第1の制御信号として電気光学パネルに供給される。したがって、外部駆動回路において、第1の制御信号を生成する必要がないため、構成が簡易で安価な電気光学装置を提供することができる。
また、上記構成によれば、第1の制御信号入力端子に、所望の電位を持つ電源が供給される電源端子を電気的に接続することにより、第1の制御信号入力端子に所望の電源を第1の制御信号として供給することができる。したがって、第1の回路を定常状態とする信号レベルに応じて、第1の制御信号を第1の制御信号入力端子に供給することができる。
また、上記構成によれば、第1の制御信号入力端子と電源端子とを電気的に接続することにより第1の回路を定常状態にできるため、電気光学装置を製造した後であっても、第1の回路を容易に定常状態とすることができる。
また、上記構成によれば、第1の制御信号入力端子を電気光学パネル近傍において電源端子と電気的に接続させることができるため、第1の回路を定常状態とする第1の制御信号にノイズがのる危険性を低減させることができる。
当該電気光学装置において、第1の制御信号入力端子は、電源端子に隣接して設けられており、電源端子に供給される電源が、第1の制御信号として、第1の制御信号入力端子に入力されることが好ましい。
上記構成によれば、第1の制御信号入力端子が電源端子に隣接して設けられているため、例えば、実装部材や外部駆動回路において第1の制御信号入力端子及び電源端子にそれぞれ接続される配線も隣接して設けられることとなる。したがって、例えば、実装部材や外部駆動回路において第1の制御信号入力端子と電源端子とを容易に電気的に接続することができるため、第1の回路を容易に定常状態とすることができる。
当該電気光学装置において、複数の電源端子は、内部駆動回路の動作に必要な高位側電源が供給される高位側電源端子、及び低位側電源が供給される低位側電源端子を含み、第1の制御信号入力端子は、高位側電源端子又は低位側電源端子と電気的に接続されており、高位側電源又は低位側電源は、第1の制御信号として、第1の制御信号入力端子に入力されることが好ましい。
上記構成によれば、第1の制御信号入力端子には、第1の制御信号として、内部駆動回路の動作に必要な高位側電源又は低位側電源が供給されることとなる。すなわち、第1の制御信号を生成するための回路や電源を別途設けなくとも、第1の制御信号入力端子を高位側電源端子又は低位側電源端子に電気的に接続することにより、第1の制御信号のレベルを、第1の回路を定常状態とするレベルに設定することができる。
当該電気光学装置において、実装部材は、複数の電源端子及び複数の入力端子に接続される複数の配線を有し、第1の制御信号入力端子は、配線において高位側電源端子又は低位側電源端子と電気的に接続されていることが好ましい。
上記構成によれば、第1の制御信号入力端子は、実装部材に設けられた配線上で、高位側電源端子又は低位側電源端子に電気的に接続されることとなる。すなわち、第1の制御信号入力端子に接続された配線が、実装部材上において、高位側電源端子又は低位側電源端子に接続された配線と接続されることにより、第1の制御信号入力端子は、高位側電源端子又は低位側電源端子と電気的に接続される。したがって、上記構成によれば、実装部材において配線を短絡させるだけで、第1の制御信号を生成し、第1の回路を定常状態とすることができる。また、上記構成によれば、実装部材において配線を接続することにより第1の回路を定常状態とすることができるため、電気光学装置を製造した後であっても、容易に第1の回路を定常状態とすることができる。
当該電気光学装置において、第1の制御信号入力端子は、外部駆動回路において高位側電源端子又は低位側電源端子と電気的に接続されてもよい。
上記構成によれば、例えば、外部駆動回路が設けられる回路基板等において、第1の制御信号入力端子が高位側電源端子又は低位側電源端子と電気的に接続されることとなる。すなわち、上記構成によれば、外部駆動回路が設けられた回路基板等において配線を短絡させるだけで、第1の回路を定常状態とすることができる。
当該電気光学装置において、外部駆動回路は、第1の制御信号入力端子と高位側電源端子又は低位側電源端子とを電気的に接続するか否かを切り替える切り替え手段をさらに有してもよい。
上記構成によれば、切り替え手段により、第1の制御信号入力端子と電源端子とを電気的に接続するか否かを容易に切り替えることができる。したがって、上記構成によれば、第1の回路を容易に定常状態とすることができるとともに、第1の回路を定常状態とするか否かを容易に切り替えることができる。
当該電気光学装置において、電気光学パネルは、画素を駆動する際には動作を必要としない第2の回路と、第2の回路を定常状態にするか否かを制御する第2の制御信号が入力される第2の制御信号入力端子とをさらに有し、第2の制御信号入力端子は、第1の制御信号入力端子及び電源端子に隣接して設けられており、配線又は外部駆動回路において当該電源端子と電気的に接続されることが好ましい。ここで、第1の回路は、例えば、走査線を検査する走査線検査回路であり、また、第2の回路は、例えば、データ線を検査するデータ線検査回路である。
上記構成では、電気光学パネルが、画素を駆動する際には動作を必要としない第1の回路及び第2の回路を有しており、第1の回路及び第2の回路のそれぞれが、第1の制御信号及び第2の制御信号のレベルに基づいて、定常状態となる。ここで、第1の制御信号及び第2の制御信号の少なくとも一方は、電源端子に電気的に接続されている。したがって、上記構成によれば、電気光学パネルが、画素を駆動する際には動作を必要としない複数の回路を有していても、当該回路を容易に定常状態とすることができる。
当該電気光学装置において、第1の回路及び第2の回路を定常状態にする第1の制御信号及び第2の制御信号のレベルは略同一であり、第1の制御信号入力端子及び第2の制御信号入力端子は、同一の電源端子に電気的に接続されてもよい。
上記構成によれば、上記構成によれば、第1の回路及び第2の回路を定常状態とする信号のレベルが略同一であるため、第1の制御信号入力端子及び第2の制御信号入力端子は、同一の電源端子に電気的に接続することにより、当該レベルを有する第1の制御信号及び第2の制御信号のレベルを当該レベルとし、第1の回路及び第2の回路を定常状態とすることができる。したがって、上記構成によれば、さらに簡易な構成で、第1の回路及び第2の回路を定常状態とすることができる。
当該電気光学装置において、第1の制御信号入力端子及び第2の制御信号入力端子は、高位側電源端子と低位側電源端子との間に設けられることが好ましい。
上記構成によれば、第1の制御信号入力端子及び第2の制御信号入力端子は、高位側電源端子と低位側電源端子との間に設けられるため、いずれの電源端子に対しても容易に電気的に接続させることができる。例えば、実装部材において、第1の制御信号入力端子に接続された配線を、高位側電源端子又は低位側電源端子に接続された配線に短絡させる場合に、高位側電源端子及び低位側電源端子に接続された配線の一方並びに第2の制御信号に接続された配線を跨がずに、他方に短絡させることができる。同様に、第2の制御信号入力端子に接続された配線を、高位側電源端子及び低位側電源端子に接続された配線の一方並びに第1の制御信号に接続された配線を跨がずに、他方に短絡させることができる。
本発明の第2の形態によれば、上記電気光学装置を備えた電子機器を提供する。ここで、電子機器とは、本発明にかかる電気光学装置を備えた一定の機能を奏する機器一般をいい、その構成に特に限定はないが、例えば、上記電気光学装置を備えたコンピュータ装置一般、表示装置、携帯電話、PHS、PDA、電子手帳等、電気光学装置を必要とするあらゆる装置が含まれる。
以下、図面を参照しつつ、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。なお、以下の実施形態では、本発明の電気光学装置を液晶表示装置に適用したものを例に説明するが、本発明の電気光学装置が適用されるものはこれに限られず、例えば有機EL表示装置等にも適用できる。
図2は、本発明の電気光学装置の一例である液晶表示装置の第1実施形態の電気的構成を示すブロック図である。同図を参照して、まず、本実施形態の液晶表示装置の全体構成について説明する。この図に示すように液晶表示装置は、電気光学パネルの一例である液晶パネルAA、実装部材の一例であるフレキシブル基板B、及び外部基板Cを備える。外部基板Cは、外部駆動回路の一例である、タイミング発生回路300、画像処理回路400、及び電源回路500を備える。この液晶表示装置に供給される入力画像データDは、例えば、3ビットパラレルの形式である。タイミング発生回路300は、入力画像データDに同期してYクロック信号YCK、反転Yクロック信号YCKB、Xクロック信号XCK、反転Xクロック信号XCKB、Y転送開始パルスDY及びX転送開始パルスDXを生成する。また、タイミング発生回路300は、画像処理回路400を制御する各種のタイミング信号を生成し、これを出力する。
Yクロック信号YCKは、走査線2を選択する期間を特定し、反転Yクロック信号YCKBはYクロック信号YCKの論理レベルを反転したものである。Xクロック信号XCKは、データ線3を選択する期間を特定し、反転Xクロック信号XCKBはXクロック信号XCKの論理レベルを反転したものである。
画像処理回路400は、入力画像データDに、液晶パネルAAの光透過特性を考慮したガンマ補正等を施した後、RGB各色の画像データをD/A変換して、画像信号40R、40G、40Bを生成する。
電源回路500は、タイミング発生回路300、及び画像処理回路400に電源を供給する他、走査線駆動回路100及びデータ線駆動回路200の動作に必要な電源を生成する。
このように生成された各種の制御信号及び電源は、フレキシブル基板Bを介して液晶パネルAAに供給される。
液晶パネルAAは、その素子基板上に、端子群10、画像表示領域A、走査線駆動回路100、データ線駆動回路200、走査線検査回路110、及びデータ線検査回路120を備える。端子群10は、複数の電源端子及び複数の入力端子を有して構成される(図3乃至図6参照)。
複数の入力端子には、フレキシブル基板Bを介して、第1の制御信号の一例である、走査線検査回路110を定常状態にするか否かを制御するY検査制御信号(以下、CKGYとする)、及び第2の制御信号の一例である、データ線検査回路120を定常状態にするか否かを制御するX検査制御信号(以下、CKGXとする)を含む各種の制御信号が供給される。また、複数の電源端子には、液晶パネルAAの動作に必要な高位側電源VDD(以下、VDDとする)及び低位側電源VSS(以下、VSSとする)が供給される。液晶パネルAAに電位の異なる複数の高位側電源及び複数の低位側電源が供給される場合、VDD及びVSSは、走査線検査回路110及びデータ線検査回路120を定常状態とするのに適切な電源であれば、当該複数の高位側電源及び複数の低位側電源のうちのいずれであってもよい。
走査線駆動回路100は、Yシフトレジスタ及びレベルシフタ等を備える。Y転送開始パルスDY、Yクロック信号YCK及び反転Yクロック信号YCKBはYシフトレジスタに供給される。Yシフトレジスタは、Yクロック信号YCK及び反転Yクロック信号YCKBに同期して、Y転送開始パルスDYを順次転送して信号を順次出力する。レベルシフタは、信号振幅を大振幅に変換し、走査信号Y1、Y2、…、Ymとして各走査線2に出力する。
データ線駆動回路200は、画像信号40R、40G、40Bを所定のタイミングでサンプリングしてデータ線信号X1〜Xnを生成し各データ線3に供給する。データ線駆動回路200は、Xシフトレジスタ、レベルシフタ、及びサンプリング回路を備える。Xシフトレジスタは、X転送開始パルスDXをXクロック信号XCK及び反転Xクロック信号XCKBに同期して順次転送して各出力信号を生成する。
レベルシフタは、Xシフトレジスタの各出力信号のレベルを変換して、各サンプリング信号SR1〜SRnを順次生成する。サンプリング回路は、n個のスイッチSW1〜SWnを備える。各スイッチSW1〜SWnは、TFTによって構成されている。そして、ゲートに供給される各サンプリング信号SR1〜SRnが順次アクティブになると、各スイッチSW1〜SWnが順次オン状態となる。すると、フレキシブル基板Bを介して供給される画像信号40R、40G、40Bがサンプリングされる。そして、サンプリング結果であるデータ線信号X1〜Xnがデータ線3に順次供給される。
次に、画像表示領域Aには、図2に示されるように、m(mは2以上の自然数)本の走査線2が、X方向に沿って平行に配列して形成される一方、n(nは2以上の自然数)本のデータ線3が、Y方向に沿って平行に配列して形成されている。そして、走査線2とデータ線3との交差付近においては、TFT50のゲートが走査線2に接続される一方、TFT50のソースがデータ線3に接続されるとともに、TFT50のドレインが容量素子51及び画素電極6に接続される。そして、各画素は、画素電極6と、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線2とデータ線3との各交差に対応して、画素はマトリクス状に配列されることとなる。
また、TFT50のゲートが接続される各走査線2には、走査信号Y1、Y2、…、Ymが、パルス的に線順次で印加されるようになっている。このため、ある走査線2に走査信号が供給されると、当該走査線に接続されるTFT50がオンするので、データ線3から所定のタイミングで供給されるデータ線信号X1、X2、…、Xnは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
各画素に印加される電位レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電位が高くなるにつれて緩和されるので、液晶表示装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。
走査線検査回路110及びデータ線検査回路120は、それぞれ走査線2及びデータ線3に接続されており、例えば、点欠陥や線欠陥等の表示上の欠陥等を検査することにより、液晶表示パネルの良否を検査する。また、走査線検査回路110及びデータ線検査回路120は、CKGY及びCKGXが供給されており、CKGY及びCKGXが所定のレベルを示す場合に、定常状態となるよう構成されている。
図3は、フレキシブル基板B及びその周辺構成を示す平面図である。図3を参照して、第1実施形態の液晶表示装置におけるフレキシブル基板B及びその周辺の詳細な構成について説明する。フレキシブル基板Bは、基材210と、基材210の下に設けられた配線群12とを有して構成される。配線群12は、電源回路500が生成した液晶パネルAAの動作に必要なVDD及びVSSが供給される配線32及び34を含んで構成される。また、配線群12は、CKGY及びCKGXがそれぞれ供給される配線30A及び30Bを含んで構成される。
基材210は、例えば、ポリイミド等の弾力性に富む材料で構成することができる。基材210の下に設けられた配線群12の下面はレジスト等で覆われており、不要な短絡が防止されるようになっている。配線群12を構成する各配線の端部では、異方性導電膜等を介して、当該各配線と端子群10との導通が取られている。
液晶パネルAAに設けられた端子群10は、第1の制御信号入力端子の一例であるCKGY入力端子20A及び第2の制御信号入力端子の一例であるCKGX入力端子20B、並びに高位側電源端子の一例であるVSS電源端子22及び低位側電源端子の一例であるVSS電源端子24を含んで構成される。CKGY入力端子20A及びCKGX入力端子20Bは、それぞれ配線30A及び30Bに接続されており、VDD電源端子22及びVSS電源端子24は、それぞれ配線32及び34に接続されている。
CKGY入力端子20Aは、データ線検査回路120を介して走査線検査回路110に接続されており、CKGYが走査線検査回路110に供給される。また、CKGX入力端子20Bは、データ線検査回路120に接続されており、CKGXがデータ線検査回路120に供給される。例えば、CKGY及びCKGXは、それぞれ、走査線検査回路110及びデータ線検査回路120を構成するTFTのゲートに供給される。当該TFTは、例えば、走査線検査回路110と走査線2との間、又はデータ線検査回路120とデータ線3との間に設けられたTFTである。
CKGY入力端子20Aは、VDD電源端子22及びVSS電源端子24のいずれか一方に電気的に接続される。すなわち、CKGY入力端子20Aには、VDD及びVSSのいずれか一方が、CKGYとして供給される。具体的には、CKGY入力端子20Aは、走査線検査回路110を定常状態とするのに適切な電源が供給されている電源端子と電気的に接続される。本実施形態では、一例として、CKGY入力端子20Aは、VDD電源端子22と電気的に接続されており、VDDがCKGYとしてCKGY入力端子20Aに供給される。
具体的には、CKGY入力端子20Aに接続された配線30Aが、フレキシブル基板Bにおいて、VDD電源端子22に接続された配線32と短絡されることにより、CKGY入力端子20Aが、VDD電源端子22に電気的に接続されている。すなわち、配線30Aは、配線32とCKGY入力端子20Aとに接続されており、VDDがCKGYとしてCKGY入力端子20Aに供給される。
CKGX入力端子20Bは、VDD電源端子22及びVSS電源端子24のいずれか一方に電気的に接続される。すなわち、CKGX入力端子20Bには、VDD及びVSSのいずれか一方が、CKGXとして供給される。具体的には、CKGX入力端子20Bは、データ線検査回路120を定常状態とするのに適切な電源が供給されている電源端子と電気的に接続される。本実施形態では、一例として、CKGX入力端子20Bは、VSS電源端子24と電気的に接続されており、VSSがCKGXとしてCKGX入力端子20Bに供給される。
具体的には、CKGX入力端子20Bに接続された配線30Bが、フレキシブル基板Bにおいて、VSS電源端子24に接続された配線34と短絡されることにより、CKGX入力端子20Bが、VSS電源端子24に電気的に接続されている。すなわち、配線30Bは、配線34とCKGX入力端子20Bとに接続されており、VSSがCKGXとしてCKGX入力端子20Bに供給される。
本実施形態によれば、CKGY入力端子20A及びCKGX入力端子20Bが、電源端子に電気的に接続されており、当該電源端子に供給される電源がCKGY及びCKGXとして、それぞれ走査線検査回路110及びデータ線検査回路120に供給されるため、外部基板Cに走査線検査回路110及びデータ線検査回路120を定常状態とするための制御信号を生成する構成を設ける必要がない。したがって、本実施形態によれば、構成が簡易で安価な電気光学装置を提供することができる。
また、配線30A及び30Bは、液晶パネルAAの近傍において、それぞれ配線32又は34に接続されるのが好ましい。これにより、フレキシブル基板Bにおいて、複数の配線が互いに隣接して、平行に延在する場合であっても、CKGY及びCKGXにノイズがのる危険性を低減させることができる。したがって、走査線検査回路110及びデータ線検査回路120を安定して定常状態とすることができる。
CKGY入力端子20Aは、VDD電源端子22又はVSS電源端子24に隣接して設けられるのが望ましい。また、同様に、CKGX入力端子20Bは、VDD電源端子22又はVSS電源端子24に隣接して設けられるのが望ましい。本実施形態では、一例として、CKGY入力端子20Aは、VDD電源端子22に隣接して設けられており、CKGX入力端子20Bは、VSS電源端子24に隣接して設けられている。また、VDD電源端子22は、CKGY入力端子20AとVSS電源端子24との間に設けられており、VSS電源端子24は、VDD電源端子22とCKGX入力端子20Bとの間に設けられている。
本実施形態によれば、CKGY入力端子20A及びCKGX入力端子20Bは、それぞれVDD電源端子22及びVSS電源端子24に隣接して設けられているため、CKGY入力端子20A及びCKGX入力端子20Bに接続された配線30A及び30Bも、配線32及び34に隣接して設けられることとなる。したがって、本実施形態によれば、CKGY入力端子20A及びCKGX入力端子20Bを、隣接する電源端子に容易に電気的に接続させることができるため、容易に走査線検査回路110及びデータ線検査回路120を定常状態とすることができる。
図4は、第2実施形態に係る液晶表示装置におけるフレキシブル基板B及びその周辺構成を示す図である。以下において、第1実施形態と異なる点を中心に第2実施形態のフレキシブル基板B等について説明する。なお、本実施形態の液晶表示装置の全体構成は第1実施形態と同様であり、第1実施形態と同一の符号を付した構成については、第1実施形態と同様の構成及び機能を有する。
本実施形態において、CKGY入力端子20A及びCKGX入力端子20Bの双方は、フレキシブル基板Bにおいて、VDD電源端子22及びVSS電源端子24の一方に電気的に接続されている。図4では、一例として、走査線検査回路110及びデータ線検査回路120は、それぞれCKGY及びCKGXのレベルがVDDと略同一である場合に定常状態となるように構成されており、走査線検査回路110及びデータ線検査回路120の双方が、フレキシブル基板BにおいてVDD電源端子22と電気的に接続されている。
具体的には、CKGY入力端子20A及びCKGX入力端子20Bは互いに隣接して設けられており、また、CKGY入力端子20A及びCKGX入力端子20Bの一方が、VDD電源端子22又はVSS電源端子24に隣接して設けられている。そして、CKGY入力端子20A及びCKGX入力端子20Bの双方がフレキシブル基板Bにおいて電気的に接続されている。すなわち、配線30A及び30Bは、フレキシブル基板Bにおいて配線32に接続されている。
本実施形態では、一例として、VDD電源端子22及びVSS電源端子24は、互いに隣接して設けられているが、VDD電源端子22とVSS電源端子24との間に、CKGY入力端子20A及びCKGX入力端子20Bが設けられてもよい。これにより、CKGY入力端子20A及びCKGX入力端子20Bを、フレキシブル基板Bにおいて、VDD電源端子22及びVSS電源端子24のいずれに対しても容易に電気的に接続することができる。
図5は、第3実施形態に係る液晶表示装置におけるフレキシブル基板B及びその周辺構成を示す図である。以下において、第1実施形態及び第2実施形態と異なる点を中心に第3実施形態のフレキシブル基板B等について説明する。なお、本実施形態の液晶表示装置の全体構成は第1実施形態と同様であり、第1実施形態及び第2実施形態と同一の符号を付した構成については、当該実施形態と同様の構成及び機能を有する。
本実施形態において、CKGY入力端子20A及びCKGX入力端子20Bは、外部基板Cにおいて、それぞれ、VDD電源端子22又はVSS電源端子24に電気的に接続される。図5では、一例として、走査線検査回路110は、CKGYのレベルがVDDと略同一である場合に定常状態となるように構成されており、データ線検査回路120は、CKGXのレベルがVSSと略同一である場合に定常状態となるように構成されている。そして、CKGY入力端子20Aは、VDD電源端子22と電気的に接続されており、CKGX入力端子20Bは、VSS電源端子24と電気的に接続されている。
具体的には、CKGY入力端子20Aに接続された配線30Aが、外部基板Cにおいて、VDD電源端子22に接続された配線32と短絡しており、CKGX入力端子20Bが、外部基板Cにおいて、VSS電源端子24に接続された配線34と短絡している。他の例では、CKGY入力端子20A及びCKGX入力端子20Bのいずれか一方が、外部基板Cにおいて、VDD電源端子22又はVSS電源端子24と電気的に接続され、他方が、フレキシブル基板Bにおいて、VDD電源端子22又はVSS電源端子24と電気的に接続されてもよい。
本実施形態によれば、外部基板Cにおいて配線を短絡させるという簡易な構成で、CKGY入力端子20A及びCKGX入力端子20Bを、VDD電源端子22又はVSSY電源端子24に電気的に接続させることができるため、走査線検査回路110及びデータ線駆動回路200を容易に定常状態とすることができる。
また、本実施形態によれば、外部基板Cにおいて、例えば、CKGY入力端子20A及びCKGX入力端子20Bを、それぞれ、VDD電源端子22又はVSS電源端子24いずれに電気的に接続するかを切り換えるスイッチ等を設けることができる。したがって、本実施形態によれば、走査線検査回路110及びデータ線検査回路120を定常状態にするか否かを容易に切り替えることができる。
図6は、第4実施形態に係る液晶表示装置におけるフレキシブル基板B及びその周辺構成を示す図である。以下において、第1実施形態乃至第3実施形態と異なる点を中心に第4実施形態のフレキシブル基板B等について説明する。なお、本実施形態の液晶表示装置の全体構成は第1実施形態と同様であり、第1実施形態乃至第3実施形態と同一の符号を付した構成については、当該実施形態と同様の構成及び機能を有する。
本実施形態において、CKGY入力端子20A及びCKGX入力端子20Bの双方は、外部基板Cにおいて、VDD電源端子22及びVSS電源端子24の一方に電気的に接続されている。図6では、一例として、走査線検査回路110及びデータ線検査回路120は、それぞれCKGY及びCKGXのレベルがVDDと略同一である場合に定常状態となるように構成されており、走査線検査回路110及びデータ線検査回路120の双方が、外部基板CにおいてVDD電源端子22と電気的に接続されている。
具体的には、CKGY入力端子20A及びCKGX入力端子20Bは互いに隣接して設けられており、また、CKGY入力端子20A及びCKGX入力端子20Bの一方が、VDD電源端子22又はVSS電源端子24に隣接して設けられている。そして、CKGY入力端子20A及びCKGX入力端子20Bの双方がフレキシブル基板Bにおいて電気的に接続されている。すなわち、配線30A及び30Bは、フレキシブル基板Bにおいて配線32に接続されている。
図7は、本発明の電子機器の一例であるパーソナルコンピュータ1000の構成を示す斜視図である。図7において、パーソナルコンピュータ1000は、表示パネル1002と、キーボード1004を有する本体部1006とを備えて構成されている。当該パーソナルコンピュータ1000の表示パネル1002において、本発明の電気光学装置が利用されている。
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
従来の電気光学装置を示す図である。 本発明の電気光学装置の一例である液晶表示装置の第1実施形態を示すブロック図である。 フレキシブル基板B及びその周辺構成を示す平面図である。 フレキシブル基板B及びその周辺構成の第2実施形態を示す図である。 フレキシブル基板B及びその周辺構成の第3実施形態を示す図である。 フレキシブル基板B及びその周辺構成の第4実施形態を示す図である。 本発明の電子機器の一例であるパーソナルコンピュータ1000の構成を示す斜視図である。
符号の説明
10・・・端子群、20A・・・CKGY入力端子、20B・・・CKGX入力端子、22・・・VDD電源端子、24・・・VSS電源端子、30、32、34・・・配線、100・・・走査線駆動回路、110・・・走査線検査回路、120・・・データ線検査回路、200・・・データ線駆動回路、210・・・基材、300・・・タイミング発生回路、400・・・画像処理回路、500・・・電源回路、600・・・検査信号出力回路、AA・・・液晶パネル、B・・・フレキシブル基板、C・・・外部基板、D・・・入力画像データ、CKGY・・・Y検査制御信号、CKGX・・・X検査制御信号、VDD・・・高位側電源、VSS・・・低位側電源

Claims (11)

  1. 複数の走査線、複数のデータ線、前記走査線と前記データ線との交差に対応して設けられた複数の画素、入力信号に基づいて前記画素を駆動する駆動回路、前記画素を駆動する際には動作を必要としない第1の回路、電源が供給される複数の電源端子、及び前記入力信号が供給される複数の入力端子を有する電気光学パネルと、
    前記複数の電源端子及び前記複数の入力端子が接続可能な実装部材と、
    前記電源及び前記入力信号を生成する回路を有する外部駆動回路と
    を備え、
    前記複数の入力端子は、前記第1の回路を定常状態にするか否かを制御する第1の制御信号が入力される第1の制御信号入力端子を含み、
    前記第1の入力端子は、前記電源端子と電気的に接続されていることを特徴とする電気光学装置。
  2. 前記第1の制御信号入力端子は、前記電源端子に隣接して設けられており、前記電源端子に供給される前記電源が、前記第1の制御信号として、前記第1の制御信号入力端子に入力されることを特徴とする請求項1に記載の電気光学装置。
  3. 前記複数の電源端子は、前記内部駆動回路の動作に必要な高位側電源が供給される高位側電源端子、及び低位側電源が供給される低位側電源端子を含み、
    前記第1の制御信号入力端子は、前記高位側電源端子又は前記低位側電源端子と電気的に接続されており、
    前記高位側電源又は前記低位側電源は、前記第1の制御信号として、前記第1の制御信号入力端子に入力されることを特徴とする請求項1又は2に記載の電気光学装置。
  4. 前記実装部材は、前記複数の電源端子及び前記複数の入力端子に接続される複数の配線を有し、
    前記第1の制御信号入力端子は、前記配線において前記高位側電源端子又は前記低位側電源端子と電気的に接続されていることを特徴とする請求項3に記載の電気光学装置。
  5. 前記第1の制御信号入力端子は、前記外部駆動回路において前記高位側電源端子又は前記低位側電源端子と電気的に接続されていることを特徴とする請求項3又は4に記載の電気光学装置。
  6. 前記外部駆動回路は、前記第1の制御信号入力端子と前記高位側電源端子又は前記低位側電源端子とを電気的に接続するか否かを切り替える切り替え手段をさらに有することを特徴とする請求項5に記載の電気光学装置。
  7. 前記電気光学パネルは、
    前記画素を駆動する際には動作を必要としない第2の回路と、
    前記第2の回路を定常状態にするか否かを制御する第2の制御信号が入力される第2の制御信号入力端子と
    をさらに有し、
    前記第2の制御信号入力端子は、前記第1の制御信号入力端子及び前記電源端子に隣接して設けられており、前記配線又は前記外部駆動回路において当該電源端子と電気的に接続されたことを特徴とする請求項4に記載に電気光学装置。
  8. 前記第1の回路及び前記第2の回路を定常状態にする前記第1の制御信号及び前記第2の制御信号のレベルは略同一であり、
    前記第1の制御信号入力端子及び前記第2の制御信号入力端子は、同一の前記電源端子に電気的に接続されたことを特徴とする請求項7に記載の電気光学装置。
  9. 前記第1の制御信号入力端子及び前記第2の制御信号入力端子は、前記高位側電源端子と前記低位側電源端子との間に設けられたことを特徴とする請求項7又は8に記載の電気光学装置。
  10. 前記第1の回路は前記走査線を検査する回路であり、前記第2の回路は前記データ線を検査する回路であることを特徴とする請求項7から9のいずれか1項に記載の電気光学装置。
  11. 請求項1から10のいずれか1項に記載の電気光学装置を備えたことを特徴とする電子機器。

JP2004035585A 2004-02-12 2004-02-12 電気光学装置及び電子機器 Expired - Fee Related JP4822042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004035585A JP4822042B2 (ja) 2004-02-12 2004-02-12 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004035585A JP4822042B2 (ja) 2004-02-12 2004-02-12 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2005227505A true JP2005227505A (ja) 2005-08-25
JP4822042B2 JP4822042B2 (ja) 2011-11-24

Family

ID=35002264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004035585A Expired - Fee Related JP4822042B2 (ja) 2004-02-12 2004-02-12 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4822042B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258626A (ja) * 2008-03-18 2009-11-05 Seiko Epson Corp 検査回路、電気光学装置、及び電子機器
WO2019031395A1 (ja) * 2017-08-10 2019-02-14 シャープ株式会社 Tftモジュール、tftモジュールを備えた走査アンテナ、tftモジュールを備えた装置の駆動方法、およびtftモジュールを備えた装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148135A (ja) * 1984-01-13 1985-08-05 Hitachi Comput Eng Corp Ltd 半導体集積回路装置
JPH02154292A (ja) * 1988-12-07 1990-06-13 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイとその検査方法
JPH04371918A (ja) * 1991-06-20 1992-12-24 Alps Electric Co Ltd 液晶表示装置
JPH05307167A (ja) * 1992-04-30 1993-11-19 Seiko Epson Corp アクティブマトリクスパネル
JPH07199872A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
JPH095377A (ja) * 1995-06-16 1997-01-10 Sony Corp 表示用半導体装置及び表示装置
JPH11338376A (ja) * 1998-03-27 1999-12-10 Sharp Corp アクティブマトリクス型液晶表示パネル及びその検査方法
JP2001166727A (ja) * 1999-09-30 2001-06-22 Sharp Corp 表示用駆動装置及びそれを用いた液晶モジュール
JP2001330650A (ja) * 2000-05-23 2001-11-30 Toshiba Corp 表示パネル基板およびその検査方法
JP2002221947A (ja) * 2001-01-26 2002-08-09 Sharp Corp マトリクス型表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60148135A (ja) * 1984-01-13 1985-08-05 Hitachi Comput Eng Corp Ltd 半導体集積回路装置
JPH02154292A (ja) * 1988-12-07 1990-06-13 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイとその検査方法
JPH04371918A (ja) * 1991-06-20 1992-12-24 Alps Electric Co Ltd 液晶表示装置
JPH05307167A (ja) * 1992-04-30 1993-11-19 Seiko Epson Corp アクティブマトリクスパネル
JPH07199872A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
JPH095377A (ja) * 1995-06-16 1997-01-10 Sony Corp 表示用半導体装置及び表示装置
JPH11338376A (ja) * 1998-03-27 1999-12-10 Sharp Corp アクティブマトリクス型液晶表示パネル及びその検査方法
JP2001166727A (ja) * 1999-09-30 2001-06-22 Sharp Corp 表示用駆動装置及びそれを用いた液晶モジュール
JP2001330650A (ja) * 2000-05-23 2001-11-30 Toshiba Corp 表示パネル基板およびその検査方法
JP2002221947A (ja) * 2001-01-26 2002-08-09 Sharp Corp マトリクス型表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009258626A (ja) * 2008-03-18 2009-11-05 Seiko Epson Corp 検査回路、電気光学装置、及び電子機器
US8542028B2 (en) 2008-03-18 2013-09-24 Seiko Epson Corporation Inspection circuit, electro-optic device, and electronic apparatus
WO2019031395A1 (ja) * 2017-08-10 2019-02-14 シャープ株式会社 Tftモジュール、tftモジュールを備えた走査アンテナ、tftモジュールを備えた装置の駆動方法、およびtftモジュールを備えた装置の製造方法
US11462644B2 (en) 2017-08-10 2022-10-04 Sharp Kabushiki Kaisha TFT module, scanned antenna provided with TFT module, method for driving device provided with TFT module, and method for producing device provided with TFT module

Also Published As

Publication number Publication date
JP4822042B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
KR100685699B1 (ko) 전기 광학 장치 및 전자기기
JP3629712B2 (ja) 電気光学装置及び電子機器
JP4657598B2 (ja) 液晶表示装置及びその検査方法
JP4600147B2 (ja) 検査回路、電気光学装置および電子機器
US7995052B2 (en) Electro-optical device, driving circuit and electronic apparatus
CN106847148B (zh) 显示装置
US20110310000A1 (en) Driving circuit including shift register and flat panel display device using the same
US20120249499A1 (en) Display panel and inspection method thereof
KR20050019493A (ko) 액정 표시 장치
JP2004310024A5 (ja)
US20080024471A1 (en) Driving apparatus for display device and display device including the same
KR20060054811A (ko) 표시장치용 구동칩과, 이를 갖는 표시장치
JP2007140512A (ja) ゲート駆動回路と、そのリペア方法及びそれを用いる液晶表示装置
KR100697999B1 (ko) 시프트 레지스터, 데이터선 구동 회로, 주사선 구동 회로,전기 광학 장치, 및 전자기기
KR102455584B1 (ko) Oled 표시패널과 이를 이용한 oled 표시 장치
JP2001242819A6 (ja) 電気光学装置及び電子機器
US20070216618A1 (en) Display device
JP2017167425A (ja) 電気光学装置、電気光学装置の制御方法および電子機器
JP4822042B2 (ja) 電気光学装置及び電子機器
JP2006243420A (ja) 映像信号線駆動回路およびそれを備える表示装置
JP4483224B2 (ja) 電気光学パネル、電気光学装置、及び電子機器
JP4822041B2 (ja) 電気光学装置の製造方法
JP4193215B2 (ja) 電気光学装置及び電子機器
JP4501376B2 (ja) 電気光学パネル、電気光学装置及び電子機器
JP3856027B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees