JP2006243420A - 映像信号線駆動回路およびそれを備える表示装置 - Google Patents

Abstract

【課題】検査を行う者が階調表示の異常検出に失敗しないまたは失敗しにくい表示を行うことができる映像信号線駆動回路およびそれを備える表示装置を提供する。
【解決手段】映像信号線駆動回路３００に含まれるセレクタ部３１０は、シフトレジスタ部３０１の各段に対応して１つずつ設けられた複数のセレクタ回路を備えており、表示制御回路２００からの所定の制御信号ＴＥＳＴに基づき、レベルシフタ部３０３から受け取ったレベルシフタ信号Ｄｓをそのまま変更することなくデジタルデータ信号Ｄｐとして出力するか、またはそのビットの配列順を逆にする変換動作を行った後に変換された信号をデジタルデータ信号Ｄｐとして出力する。セレクタ部３１０は、上記変換動作により、デジタルデータの欠落や誤りによって表示画像に生じる階調表示の異常を検査する際に、表示階調の変化を大きくして表示させることができるので検査に失敗がなくなる。
【選択図】 図２

Description

本発明は、階調表示を行う表示装置に関するものであり、更に詳しくは、階調表示が正しく行われているか否かを検査可能である表示装置における映像信号線駆動回路に関する。

一般的な表示装置として、従来より、スイッチング素子としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えるアクティブマトリクス型液晶表示装置が知られている。この液晶表示装置は、入力信号に応じたカラーまたは白黒の階調表示が可能であるので、ノートパソコンやコンピュータ用のモニタ、携帯電話などに使用されており、近年では、カーナビゲーションシステムやテレビジョン受像機などにも広く使用されている。その結果、液晶表示装置にはさらなる高品位化が求められてきており、多階調化・高解像度化が進んでいる。

このような液晶表示装置は、互いに対向する２枚の絶縁性の基板から構成される液晶パネルを備えている。液晶パネルの一方の基板には、走査信号線（ゲートバスライン）と映像信号線（ソースバスライン）とが格子状に設けられ、走査信号線と映像信号線との交差部近傍にＴＦＴが設けられている。ＴＦＴは、走査信号線に接続されたゲート電極、映像信号線に接続されたソース電極、およびドレイン電極を有する。ドレイン電極は、画像を形成するために基板上にマトリクス状に配置された画素電極と接続されている。また、液晶パネルの他方の基板には、液晶層を介して画素電極との間に電圧を印加するための電極（以下「共通電極」という）が設けられており、画素電極と共通電極と液晶層とによって個々の画素形成部が実現されている。そして、各ＴＦＴのゲート電極が走査信号線からアクティブな走査信号（ゲート信号）を受けたときに当該ＴＦＴのソース電極が映像信号線から受ける映像信号（ソース信号）と、共通電極に供給される共通電極信号とに基づいて、画素形成部の液晶層に電圧が印加される。これにより液晶が駆動され、画面上に所望の画像が表示される。この画像は、入力信号に応じてカラーまたは白黒の階調表示でなされる。

この液晶パネルには、上記画素形成部に所定の映像信号を与える映像信号線駆動回路（「列電極駆動回路」または「データ線駆動回路」とも呼ばれる）と、所定の画素形成部を選択するための所定の走査信号を与える走査信号線駆動回路（「行電極駆動回路」または「ゲート線駆動回路」とも呼ばれる）とが実装される。具体的には、例えば液晶パネルのＴＦＴが設けられるガラス基板上に、上記駆動回路を含む半導体チップが直接フェースダウンで実装される。この実装方式は、ＣＯＧ（ Chip On Glass）方式と呼ばれる。

このように、液晶表示装置を生産する工程は、液晶パネル自体を生産する前半工程と、液晶パネルに駆動回路等を実装する後半工程とに大別できる。この後半工程は、顕微鏡などを使用した目視による外観検査と、検査のための表示信号（典型的には所定の検査用パターンを表示させる信号）が与えられた液晶パネルの表示状態を目視する実機検査（動作検査）とを含む。この実機検査においては、例えば複数の表示列毎に段階的に階調が変化する表示パターン（「グレイスケール」とも呼ばれる）を表示させ、与えられた表示パターンと実際に表示される表示パターンとの違いを目視で判別することにより、階調表示における異常を検出する。このグレイスケールを表示させることにより、表示階調を順に変更しながら同一の階調を全面に表示する単純な表示パターンを順次表示させることなく、素早く効率的に検査することができる。

このような検査のための表示パターンないし表示態様には、従来より様々な工夫がなされており、例えばゲートバスラインとソースバスラインとの短絡箇所を検出するために特定の画素列のみを点滅させる表示を行わせ、その表示状態に基づき上記短絡箇所を検出する液晶パネルの検査方法が提案されている（特許文献１を参照）。
特開平８−３１３３９６号公報

しかし、上記特許文献１に示される従来例では、短絡を検出することができるとしても階調表示の異常を生じる短絡を検出することができない。また、液晶表示装置に与えられる表示パターンと実際に表示される表示パターンとにわずかな階調の差異しか生じない異常がある場合（例えば表示データの階調を示す最下位ビットのみの差異しか生じない場合）、検査を行う者が当該検査に熟達していたとしても、このわずかな階調の差異を看過することがあり、そのため階調の異常検出に失敗することがある。

そこで本発明では、検査を行う者が階調表示の異常検出に失敗しないまたは失敗しにくい表示を行うことができる映像信号線駆動回路およびそれを備える表示装置を提供することを目的とする。

第１の発明は、画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部を備える液晶表示装置における、前記画像を表す表示データを受け取り前記表示データに応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路であって、
前記表示データを示す所定の信号値の変化に対応する表示階調の変化が拡大されるように前記表示データを変更する変更手段を備えることを特徴とする。

第２の発明は、第１の発明において、
前記変更手段は、当該映像信号線駆動回路の外部から与えられる所定の制御信号に応じて、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする。

第３の発明は、第１または第２の発明において、
前記変更手段は、所定の場合には前記表示データを変更し、それ以外の場合には前記表示データを変更しないセレクタであることを特徴とする。

第４の発明は、第３の発明において、
前記セレクタは、前記表示階調の変化が目視により判別しづらい程度に小さい場合には前記表示データを変更し、それ以外の場合には前記表示データを変更しないことを特徴とする。

第５の発明は、第３の発明において、
前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットを当該所定のビットよりも上位のビットに変更することにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする。

第６の発明は、第５の発明において、
前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットと当該所定のビットよりも上位のビットとを入れ替えることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする。

第７の発明は、第６の発明において、
前記セレクタは、前記所定の場合に前記表示データを構成する複数のビット配列の順番が逆になるように入れ替えることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする。

第８の発明は、第７の発明において、
前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットを当該所定のビットよりも上位のビットを含む複数のビットとすることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする。

第９の発明は、第８の発明において、
前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットを全てのビットとすることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする。

第１０の発明は、第１から第９までのいずれかひとつの発明において記載されている映像信号線駆動回路を含む表示装置である。

第１１の発明は、第１０の発明において、
前記映像信号線駆動回路は、前記画素形成部に含まれる所定の画素回路とともに、所定のガラス基板上に一体的に形成されることを特徴とする。

第１２の発明は、第１０または第１１の発明において、
前記画素形成部は液晶を含むことを特徴とする。

第１３の発明は、画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部を備える液晶表示装置における前記映像信号線の駆動方法であって、
前記画像を表す表示データを受け取るステップと、
所定の場合に、前記表示データを示す所定の信号値の変化に対応する表示階調の変化が拡大されるように前記表示データを変更するステップと、
前記表示データに応じて前記複数の映像信号線に電圧を印加するステップと
を含むことを特徴とする。

第１の発明によれば、変更手段により、表示データを示す所定の信号値の変化に対応する表示階調の変化が拡大されるように表示データが変更されるので、検査を行う者が階調表示の異常検出に失敗しないまたは失敗しにくい表示を行うことができる。

第２の発明によれば、映像信号線駆動回路の外部から与えられる所定の制御信号に応じて表示階調の変化が拡大されるように表示データが変更されるので、例えば検査者による所定のスイッチなどに対する入力操作などに応じて表示階調の変化を拡大することで検査が容易になり、階調表示の異常検出に失敗しないまたはさらに失敗しにくい表示を行うことができる。

第３の発明によれば、変更手段はセレクタであるので、簡易な構成で容易に変更手段の機能を実現することができる。

第４の発明によれば、セレクタにより表示階調の変化が目視により判別しづらい程度に小さい場合には表示データが変更され、それ以外の場合には前記表示データが変更されないので、検査を行う者が階調表示の異常検出に失敗しないまたは失敗しにくい表示を適切に切り替えることができる。

第５の発明によれば、セレクタにより、所定の場合に表示データを構成する複数のビットのうちの所定のビットが当該所定のビットよりも上位のビットに変更されるので、表示階調の変化が十分に拡大されることで検査が容易になり、階調表示の異常検出に失敗しないまたはさらに失敗しにくい表示を行うことができる。

第６の発明によれば、セレクタにより、所定の場合に表示データを構成する複数のビットのうちの所定のビットと当該所定のビットよりも上位のビットとが入れ替えるので、表示階調の変化が十分に拡大されるとともに簡易な構成とすることができる。

第７の発明によれば、セレクタにより、所定の場合に表示データを構成する複数のビット配列の順番が逆になるように入れ替えられるので、例えば最も暗い階調の変化が最も明るい階調の変化に拡大される。そのため、最も見にくい表示階調の変化が最も拡大されるとともに非常に簡易な構成とすることができる。

第８の発明によれば、セレクタにより、所定の場合に表示データを構成する複数のビットのうちの所定のビットが当該所定のビットよりも上位のビットを含む複数のビットとされる。このことにより、単に所定のビットが当該所定のビットより上位のビットに変更される場合よりも、さらに表示階調の変化が拡大されるため、検査が容易となる。

第９の発明によれば、セレクタにより、所定の場合に表示データを構成する複数のビットのうちの所定のビットが全てのビットとされる。このことにより、最も表示階調の変化が拡大されるため、検査が容易となるとともに、簡易な構成とすることができる。

第１０の発明によれば、第１から第９までの発明と同様の効果を奏する表示装置を提供することができる。

第１１の発明によれば、いわゆるドライバモノリシック型の表示装置を提供することができるので、接触不良による表示階調の異常を少なくすることができる。

第１２の発明によれば、画素形成部に液晶を含む液晶表示装置を提供することができる。

第１３の発明によれば、第１の発明と同様の効果を奏する映像信号線の駆動方法を提供することができる。

以下、本発明の一実施形態について添付図面を参照して説明する。
＜１． 全体の構成および動作＞
図１は、従来の液晶パネルである液晶表示装置とほぼ同様の構成を有する、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置１００は、表示制御回路２００と、映像信号線駆動回路３００と、走査信号線駆動回路４００と、アクティブマトリクス型の表示部６００とを備えており、この表示部６００を含む液晶パネルのガラス基板上に形成された端子パターンに、上記各回路を含む半導体チップの対応する端子（典型的には金バンプなど）を接合することによりフェースダウンで実装する前述のＣＯＧ方式が採用されている。

この液晶表示装置１００には、映像信号線駆動回路３００において入力信号を切り替えまたは分配するためのセレクタ回路が備えられており、この構成が従来の構成とは異なる。この点につき詳しくは後述する。

この液晶表示装置１００における表示部６００は、外部の所定の映像ソース（例えばＣＰＵなど）から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける表示部のそれと同様である。また、この表示部６００は、各画素形成部に含まれる画素電極に共通的に設けられかつ液晶層を挟んで各画素電極と対向するように配置された図示されない共通電極を備えている。

本実施形態では、表示部６００に表示すべき画像を表す画像データＤｖと、表示動作のタイミング信号である図示されないアドレス信号とが、外部の映像ソースから表示制御回路２００に送られる。これらの信号は、液晶表示装置１００のガラス基板に接続されるフレキシブル回路基板（ＦＰＣ：Flexible Printed Circuit）を介して与えられる。なお、上記画像データＤｖはここではＲＧＢ各６ビットの階調（合計１８ビット）で構成されているものとする。したがって、本実施形態では、アドレス信号等を伝送するための配線のほか、画像データＤｖをパラレルに伝送するための配線として、１８本の配線が上記フレキシブル回路基板内に配設されている。

このようにフレキシブル回路基板は多くの配線（や所定の回路）を含んでおり、可撓性に富む反面、配線の断線や短絡（特に隣り合う配線同士の接触による短絡）などを生じることがある。また、液晶表示装置１００と上記フレキシブル回路基板とを接続するためのコネクタ部においても接触不良等による断線や短絡などを生じることがある。さらに、液晶パネルのガラス基板上に形成された端子パターンに、上記駆動回路などを含む半導体チップの対応する端子を接合する際に接続不良による断線や短絡などを生じることがある。このような断線や短絡などが生じると、本来表示されるべきデータの一部が欠落しまたはデータに誤りが生じるので、表示されるべき画像の階調表示に異常が生じる。このような階調表示の異常は、本実施形態の構成により容易に検出することができる。その構成については後述する。

表示制御回路２００は、アドレス信号と画像データＤｖに基づき、液晶パネル用の表示のため映像信号線駆動回路３００に与えられるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰと、表示のため走査信号線駆動回路４００に与えられるゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰとを含む各種信号を生成する。これらの信号は公知であるため詳しい説明は省略する。また、表示制御回路２００は、外部の映像ソースから受け取った映像データを内蔵する表示メモリに書き込んだ後に読み出して、ソースドライバ用デジタル画像信号Ｄａとして出力する。

映像信号線駆動回路３００には、上記のように、表示部６００に表示すべき画像を表すデータが画素単位でデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰなどが供給される。映像信号線駆動回路３００は、これらのデジタル画像信号Ｄａ、ソース用クロック信号ＳＣＫ、およびソース用スタートパルス信号ＳＳＰなどに基づき、表示部６００を駆動するためのアナログ電圧（以下「駆動用映像信号」ともいう）を生成し、これを表示部６００の各映像信号線に印加する。なお、この駆動用映像信号は、表示部６００の交流化駆動のために、所定の期間毎にその極性が反転する。また、図示されない共通電極駆動回路は、１水平走査期間において２種類の基準電圧の間で切り換わる電圧であって１垂直走査期間（１フレーム）毎にも切り替わる電圧を生成し、これを共通電圧として表示部６００の共通電極に供給する。

走査信号線駆動回路４００は、ゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰに基づき、表示部６００における走査信号線を１水平走査期間ずつ選択するために各走査信号線に印加すべき走査信号を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。

表示部６００では、上記のようにして映像信号線に、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号が印加され、走査信号線には、走査信号線駆動回路４００によって走査信号が印加される。これにより表示部６００は、外部の映像ソースから受け取った画像データＤｖの表す画像を表示する。この表示部６００は従来の構成と同様、複数の映像信号線と、複数の走査信号線とがそれぞれ交差するように格子状に配設されており、それぞれ交差点に対応して複数の画素形成部が設けられている。各画素形成部は、対応する交差点を通過する映像信号線にソース端子が接続されるとともに、対応する交差点を通過する走査信号線にゲート端子が接続されたＴＦＴと、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた共通電極と、上記複数の画素形成部に共通的に設けられ画素電極と共通電極との間に挟持された液晶層とからなる。そして、画素電極と共通電極とそれらの間に挟持された液晶層とにより画素容量が形成される。ここで上記構成からわかるように、いずれかの走査信号線に印加される走査信号がアクティブになると、その走査信号線が選択されて、その走査信号線に接続される（各画素形成部の）ＴＦＴが導通状態となり、そのＴＦＴに接続される画素電極には、駆動用映像信号が映像信号線を介して印加される。これにより、その印加された駆動用映像信号の電圧（共通電極の電位を基準とする電圧）が、その画素電極を含む画素形成部に画素値として書き込まれる。

＜２． 映像信号線駆動回路＞
＜２．１ 映像信号線駆動回路の構成＞
図２は、上記映像信号線駆動回路３００の構成を示すブロック図である。以下、図２を参照し各構成要素について説明する。この映像信号線駆動回路３００は、図１に示す表示制御回路２００から出力されるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰを受け取ることにより所定のサンプリングパルスＳｍｐを出力するシフトレジスタ部３０１と、表示制御回路２００から出力されるデジタル画像信号Ｄａと上記サンプリングパルスＳｍｐを受け取ることによりデジタル画像信号Ｄａに含まれる画素値を示すデータをラッチするデータラッチ部３０２と、このデータラッチ部３０２によりラッチされたデータの信号電圧をシフトさせるレベルシフタ部３０３と、このレベルシフタ部３０３により電圧をシフトされた６ビットのデジタルデータ信号を受け取り、所定の制御信号ＴＥＳＴに基づき、受け取ったデジタルデータ信号をそのまま出力するかまたは後述する所定の変換動作を行った後のデジタルデータ信号を出力するかを選択するセレクタ部３１０と、セレクタ部３１０から出力されたデジタルデータ信号をアナログ電圧信号に変換するＤ／Ａ変換部３０４と、このＤ／Ａ変換部３０４からのアナログ電圧信号を対応する映像信号線に印加するための出力バッファ部３０５とを備える。なお、これらの構成要素は、セレクタ部３１０を除き、従来の映像信号線駆動回路の構成要素とほぼ同様である。以下、これら各構成要素の動作について説明する。

＜２．２ 映像信号線駆動回路の動作＞
シフトレジスタ部３０１は、複数個のフリップフロップ回路を直列に接続した構成であり、上記ソース用クロック信号ＳＣＫに同期して上記ソース用スタートパルス信号ＳＳＰを各段において順次転送することにより、各段から所定のサンプリングパルスＳｍｐを順次出力する。

データラッチ部３０２は、上記シフトレジスタ部３０１の各段に対応して１つずつ設けられた複数のラッチ回路を備えており、上記サンプリングパルスＳｍｐによりデジタル画像信号Ｄａに含まれるデータをサンプリングし、その後サンプリングされたデータを所定の期間出力し続ける。具体的には、表示部６００における或る行（例えば１行目）に対応する画素形成部に与えられるデジタルデータは、データラッチ部３０２に含まれるサンプリングメモリ回路（不図示）に一旦記憶され、記憶されたデータはデータラッチ部３０２に含まれるホールドメモリ回路（不図示）に与えられる。このホールドメモリ回路は、所定のラッチ信号の立ち上がりで、対応するサンプリングメモリ回路の各段からの出力信号を取り込み、その出力信号を出力信号Ｄｈとしてレベルシフタ部３０３に与える。

レベルシフタ部３０３は、上記シフトレジスタ部３０１の各段に対応して１つずつ設けられた複数のレベルシフタ回路を備えており、上記データラッチ部３０２からの出力信号Ｄｈを受け取り、Ｄ／Ａ変換部３０４において適正な入力信号レベルになるよう当該信号の電圧レベルをシフトさせ（一般的には上昇させ）、レベルシフタ信号Ｄｓとして出力する。

セレクタ部３１０は、上記シフトレジスタ部３０１の各段に対応して１つずつ設けられた複数のセレクタ回路を備えており、上記レベルシフタ部３０３からのレベルシフタ信号Ｄｓを受け取って、表示制御回路２００からの所定の制御信号ＴＥＳＴに基づき、受け取ったレベルシフタ信号Ｄｓをそのまま変更することなくデジタルデータ信号Ｄｐとして出力するか、または後述するようにビットの配列順を逆にする変換動作を行った後の変換された信号をデジタルデータ信号Ｄｐとして出力する。このセレクタ部３１０は、上記デジタルデータの欠落や誤りによって表示画像に生じる階調表示の異常を検査する際に、表示階調の変化が小さい（すなわち検査者にとって判別しにくい）状態を、変化の大きいものとするため上記変換動作を行うが、このセレクタ部３１０の詳しい構成および動作については後述する。

Ｄ／Ａ変換部３０４は、上記シフトレジスタ部３０１の各段に対応して１つずつ設けられた複数のＤ／Ａ変換回路を備えており、セレクタ部３１０から出力されるデジタルデータ信号Ｄｐを受け取り、これをそのデジタルデータに対応するアナログ電圧信号Ｖａに変換する。

出力バッファ部３０５は、上記シフトレジスタ部３０１の各段に対応して１つずつ設けられた複数の出力バッファ回路を備えており、この出力バッファ回路は、例えばボルテージフォロワ回路で構成されている。出力バッファ部３０５は、上記アナログ電圧信号Ｖａを映像信号Ｄｊとして映像信号線に出力する。次に、セレクタ部３１０の詳しい構成について図を参照して説明する。

＜２．３ セレクタ部の構成および動作＞
図３は、セレクタ部３１０に含まれる或るセレクタ回路３１０ａの詳細な構成を説明するためのブロック図である。このセレクタ回路３１０ａは、シフトレジスタ部３０１の第１段に対応して設けられたセレクタ回路であり、第１から第６までのスイッチ回路３１００〜３１０５を含む。なお、全てのセレクタ回路はこれと同様の構成であるため、便宜上、上記構成例で説明しその他の回路の説明は省略する。

このセレクタ回路３１０ａは、レベルシフタ部３０３から出力されるレベルシフタ信号Ｄｓのうち、対応するレベルシフタ信号ＤｓＲ０〜ＤｓＲ５を受け取る。このレベルシフタ信号ＤｓＲ０〜ＤｓＲ５は、表示部６００の一列目の（ここでは赤を表示する）画素形成部に与えられるべき画素値を示す６ビットのデジタルデータであって、最上位ビットがレベルシフタ信号ＤｓＲ５に対応し、最下位ビットがレベルシフタ信号ＤｓＲ０に対応する。この６ビットのデジタルデータにより、６４階調が表現される。

また、セレクタ回路３１０ａは、表示制御回路２００から所定の制御信号ＴＥＳＴを受け取る。この制御信号ＴＥＳＴは、上記デジタルデータの欠落や誤りによって表示画像に生じる階調表示の異常を検査する際に階調変化が小さいものを階調変化が大きいものとして表示させたい場合、例えば液晶パネルの検査者による図示されない所定のスイッチなどに対する入力操作に応じて、表示制御回路２００によりアクティブにされる。

セレクタ回路３１０ａは、この制御信号ＴＥＳＴが非アクティブの場合、受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５をそのまま変更せずにデジタルデータ信号ＤｐＲ０〜ＤｐＲ５として出力し、制御信号ＴＥＳＴがアクティブの場合、受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５により示されるビット配列の順番が逆になるように入れ替える変換動作を行った後にデジタルデータ信号ＤｐＲ０〜ＤｐＲ５として出力する。このビット配列の順番が逆になるように入れ替える変換動作とは、ここでは６ビットのデータにおける最上位の第１ビットから最下位の第６ビットまでの配列の順番が逆になるように、すなわち第１ビットを第６ビットに、第２ビットを第５ビットに、第３ビットを第４ビットに、第４ビットを第３ビットに、第５ビットを第２ビットに、第６ビットを第１ビットにそれぞれ入れ替える動作である。

この変換動作を実現するため、例えばセレクタ回路３１０ａに含まれる第６のスイッチ回路３１０５は、制御信号ＴＥＳＴが非アクティブの場合、端子Ｒ０に入力されたレベルシフタ信号ＤｓＲ０と端子Ｒ５に入力されたレベルシフタ信号ＤｓＲ５とのうち、レベルシフタ信号ＤｓＲ５をそのままデジタルデータ信号ＤｐＲ５として端子Ｒ５ｐから出力し、制御信号ＴＥＳＴがアクティブの場合、入力されたレベルシフタ信号ＤｓＲ０およびレベルシフタ信号ＤｓＲ５のうち、レベルシフタ信号ＤｓＲ０をデジタルデータ信号ＤｐＲ５として端子Ｒ５ｐから出力する。同様に、第５のスイッチ回路３１０４は、制御信号ＴＥＳＴが非アクティブの場合、端子Ｒ４に入力されたレベルシフタ信号ＤｓＲ４をそのままデジタルデータ信号ＤｐＲ４として端子Ｒ４ｐから出力し、制御信号ＴＥＳＴがアクティブの場合、端子Ｒ１に入力されたレベルシフタ信号ＤｓＲ１をデジタルデータ信号ＤｐＲ４として端子Ｒ４ｐから出力する。なお、第１から第４までのスイッチ回路３１００〜３１０３も同様に動作するので説明を省略する。また、各スイッチ回路の詳細な構成は周知であるので説明を省略する。

以上のように、セレクタ部３１０は、制御信号ＴＥＳＴがアクティブの場合、階調を表現するためのデータのビット配列の順番が逆になるように入れ替えるので、表示画像に生じる階調表示の異常を検査する際に、表示階調の変化が小さいデータを表示階調の変化が大きいデータとして明るく表示することができるようになる。例えば、本液晶表示装置１００の外部に設けられる検査のための表示信号生成装置から与えられる映像信号に含まれる検査のための表示データが、その最下位ビットのみが「１」であってその他のビットが「０」であるデータであるものとする。この場合、表示部６００の表示（階調）は非常に暗く、上記表示データが正しく表示されているか否かは検査者にとって判別しにくい。したがって、上記最下位のビットを伝送する配線、対応するコネクタ、または実装されるチップの対応する信号入力端子などに接触不良等を含む断線等があることにより、表示部６００に上記表示データに対応する表示が行われていない場合であっても、検査者は非常に暗い表示が行われているものと誤って判断してしまうことがある。しかし本液晶表示装置１００では、このように表示データが暗い階調のデータである場合、制御信号ＴＥＳＴをアクティブにすることにより明るく表示することができる。例えば、上記最下位ビットのみが「１」である暗い階調を示す表示データは、セレクタ部３１０により、最上位ビットのみが「１」である明るい階調を示す表示データに入れ替えられる。したがって、上記のような断線等があることにより表示部６００に上記表示データに対応する表示が行われていない場合、本来行われるべき明るい表示が行われていないことについて大きな表示階調の変化が見られるので、検査者は容易に判別することができ、階調表示の異常を看過してしまうことがない。

なお、表示データの内容によって、上記変換動作を行わない方が表示階調の変化が大きい場合がある。この場合には、例えば液晶パネルの検査者が図示されない所定のスイッチなどに対して制御信号ＴＥＳＴを非アクティブにするよう指示する入力操作を行うことにより、変換動作を行わずにそのまま明るい表示で検査を行うことができる。

＜３． 効果＞
本実施形態における映像信号線駆動回路３００およびそれを備える液晶表示装置１００では、制御信号ＴＥＳＴがアクティブの場合、セレクタ部３１０により階調を表現するためのデータのビット配列の順番が逆になるように入れ替えられる（変更される）。このことにより、表示画像に生じる階調表示の異常を検査する際に、表示階調の変化が小さいデータを表示階調の変化が大きくなるように表示することができるので、検査を行う者が階調表示の異常検出に失敗しないまたは失敗しにくい表示を行うことができる。

なお、上記実施形態では配線、コネクタ、または実装されるチップの信号入力端子などに接触不良等を含む断線等がある場合を念頭に置いて説明したが、映像信号線駆動回路３００内部の断線等、例えばレベルシフタ部３０３の断線などＤ／Ａ変換部３０４より前の映像信号線駆動回路３００を構成する構成要素の各部に断線等がある場合における階調表示の異常検査においても同様の効果を奏する。

＜４． 変形例＞
＜４．１ 主たる変形例＞
上記実施形態では、セレクタ部３１０により階調を表現するためのデータのビット配列の順番が逆になるように入れ替えられるが、このように動作するセレクタ部３１０とは別の動作を行う構成例について以下に説明する。

図４は、上記実施形態の主たる変形例におけるセレクタ部に含まれる或るセレクタ回路３２０ａの詳細な構成を説明するためのブロック図である。このセレクタ回路３２０ａは、上記実施形態におけるセレクタ回路３１０ａと同様、シフトレジスタ部３０１の第１段に対応して設けられたセレクタ回路である。なお、全てのセレクタ回路はこれと同様の構成であるため、便宜上、上記構成例で説明しその他の回路の説明は省略する。

このセレクタ回路３２０ａは、セレクタ回路３１０ａと同様、レベルシフタ部３０３から出力されるレベルシフタ信号ＤｓＲ０〜ＤｓＲ５を端子Ｒ０〜Ｒ５において受け取る。また、セレクタ回路３１０ａは、表示制御回路２００から所定の３つの制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２を受け取り、これらに応じてレベルシフタ信号ＤｓＲ０〜ＤｓＲ５のいずれかに１つに含まれるビットを端子Ｒ０ｐ〜Ｒ５ｐからデジタルデータ信号ＤｐＲ０〜ＤｐＲ５として出力する。なお、制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２は、例えば液晶パネルの検査者による図示されない所定のスイッチなどに対する入力操作に応じて、表示制御回路２００により適宜アクティブにされる。以下これらの制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２と、端子Ｒ０ｐ〜Ｒ５ｐから出力される信号との関係について図を参照して説明する。

図５は、セレクタ回路３２０ａに入力される制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２と、その端子Ｒ０ｐ〜Ｒ５ｐから出力される信号との関係を規定する真理値表を示す図である。図５に示されるように、制御信号ＴＥＳＴ２と制御信号ＴＥＳＴ１とがともに「１」のデータを含む場合（すなわちアクティブにされる場合）、セレクタ回路３２０ａは、端子Ｒ０〜Ｒ５において受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５をそのまま端子Ｒ０ｐ〜Ｒ５ｐからデジタルデータ信号ＤｐＲ０〜ＤｐＲ５として出力する。これは検査をしない場合、すなわち通常表示の場合である。

また、図５に示されるように、制御信号ＴＥＳＴ２と制御信号ＴＥＳＴ０とがともに「１」のデータを含み（すなわちアクティブにされ）、制御信号ＴＥＳＴ１が「０」のデータを含む（すなわち非アクティブにされる）場合、セレクタ回路３２０ａは、端子Ｒ０〜Ｒ５において受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５のうち、端子Ｒ５において受け取ったレベルシフタ信号ＤｓＲ５を分配し全ての端子Ｒ０ｐ〜Ｒ５ｐからデジタルデータ信号ＤｐＲ０〜ＤｐＲ５として出力する。さらに、制御信号ＴＥＳＴ１と制御信号ＴＥＳＴ０とがともに「０」のデータを含み、制御信号ＴＥＳＴ２が「１」のデータを含む場合、セレクタ回路３２０ａは、端子Ｒ４において受け取ったレベルシフタ信号ＤｓＲ４を分配し全ての端子Ｒ０ｐ〜Ｒ５ｐからデジタルデータ信号ＤｐＲ０〜ＤｐＲ５として出力する。

このように、セレクタ回路３２０ａは、制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２に応じて、端子Ｒ０〜Ｒ５において受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５のうちのいずれか１つを選択し、全ての端子Ｒ０ｐ〜Ｒ５ｐから選択された１つの信号を分配出力する。このことにより、選択された信号により示される階調にかかわらず、６ビットのデータ全てが「１」であるもっとも明るい階調の表示信号が得られる。よって、表示画像に生じる階調表示の異常を検査する際に、暗い階調のデータを最も明るく表示することができるため、表示階調の変化が大きくなり、検査を行う者が階調表示の異常検出に失敗しないまたは極めて失敗しにくい表示を行うことができる。

また、セレクタ回路３２０ａは、制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２に応じて、端子Ｒ０〜Ｒ５において受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５のうちのいずれか１つが選択されるので、図５に示す真理値表に従って制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２の値を適宜に設定すれば、レベルシフタ信号ＤｓＲ０〜ＤｓＲ５に含まれるデータを順に表示させる制御動作を簡単に行うことができる。したがって、レベルシフタ信号ＤｓＲ０〜ＤｓＲ５に含まれるデータを全て「１」とする単純な表示データをこの液晶表示装置１００に入力して上記制御動作を行うことにより、容易に断線を判別することができる。例えば、レベルシフタ信号ＤｓＲ５を伝送する配線のみが断線している場合、制御信号ＴＥＳＴ２と制御信号ＴＥＳＴ０とがともに「１」のデータを含み、制御信号ＴＥＳＴ１が「０」のデータを含むように設定される場合にのみ画面全体が表示されなくなるので、断線を容易に判別することができる。このことにより、液晶表示装置１００に入力する表示データは単純なもの（全ビットが「１」の表示データ）で足りるので、この表示データを含む表示信号を生成する検査のための表示信号生成装置の構成を単純で安価なものとすることができる。特に、一般的な検査工程では複数の液晶表示装置１００を同時に検査するので、多くの表示信号生成装置が必要となる。よって、上記構成により、検査全体の費用を大きく下げることができる。

さらに、セレクタ回路３２０ａは、端子Ｒ０〜Ｒ５において受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５のうちのいずれか１つのみを選択し出力するので、選択されない信号が出力された場合には配線等の短絡等があることを意味するのでこれを容易に判別することができる。例えば、制御信号ＴＥＳＴ２と制御信号ＴＥＳＴ０とがともに「１」のデータを含み、制御信号ＴＥＳＴ１が「０」のデータを含むように設定され、レベルシフタ信号ＤｓＲ５に対応する表示データのみが「０」であってレベルシフタ信号ＤｓＲ０〜ＤｓＲ４に対応するその他の表示データが「１」である表示信号が生成され液晶表示装置１００に入力される場合を前提とする。この前提で配線等の短絡がない場合、セレクタ回路３２０ａから出力されるデジタルデータ信号ＤｐＲ０〜ＤｐＲ５に含まれるデータは、全てレベルシフタ信号ＤｓＲ５の表示データと同一の「０」である。しかし、レベルシフタ信号ＤｓＲ５に対応する配線とその他のレベルシフタ信号ＤｓＲ０〜ＤｓＲ４に対応する配線との間に短絡がある場合、セレクタ回路３２０ａから出力されるデジタルデータ信号ＤｐＲ０〜ＤｐＲ５に含まれるデータが「１」となり、最も明るい表示が全画面で行われる。よって、レベルシフタ信号ＤｓＲ５に対応する配線とその他の配線との間に短絡があることを容易に判別することができる。なおこの場合、レベルシフタ信号ＤｓＲ５に対応する配線の断線等の有無は判別できないため、さらにレベルシフタ信号ＤｓＲ５に含まれるデータのみが「１」である表示データを液晶表示装置１００に入力し、最も明るい表示が全画面で行われることを確認することにより、上記断線がないことを検査することが好ましい。

さらにまた、デジタルデータ信号ＤｐＲ０〜ＤｐＲ５に対応する配線がその順番で配置されているため、階調を示す各ビットのうち隣り合うビットに対応する配線同士のみが短絡しうる構造である場合、もし短絡が生じるとすると隣り合うビットが変化するだけである。したがって、上記短絡によりこの変化を生じている異常な場合の表示階調と正常な場合の表示階調との差異は小さく、一般的には判別が困難である。この点、本液晶表示装置１００の上記主たる変形例によれば、上記短絡を容易に判別することができるので、上記の短絡により生じる異常な表示階調と正常な場合の表示階調との差が小さい場合であっても、検査を行う者が階調表示の異常検出に失敗しないまたは失敗しにくい表示を行うことができる。

例えば、レベルシフタ信号ＤｓＲ０，ＤｓＲ２，ＤｓＲ４に対応する表示データが「１」であってレベルシフタ信号ＤｓＲ１，ＤｓＲ３，ＤｓＲ５に対応する表示データが「０」である表示信号を液晶表示装置１００に入力し、図５に示す真理値表に従ってレベルシフタ信号ＤｓＲ１，ＤｓＲ３，ＤｓＲ５に対応する表示データのいずれかのみが出力されるように制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２の値を適宜に設定する。このことを前提にして、もし最も明るい表示が（全画面で）行われるとすれば、レベルシフタ信号ＤｓＲ１，ＤｓＲ３，ＤｓＲ５に対応する配線が隣り合う配線と短絡していると容易に判別することができる。なお、液晶表示装置１００に入力される表示信号に含まれる表示データのビットを上記例に対して反転させれば、同様にレベルシフタ信号ＤｓＲ０，ＤｓＲ２，ＤｓＲ４に対応する配線が隣り合う配線と短絡しているか否かを容易に判別することができる。

＜４．２ その他の変形例＞
上記実施形態におけるセレクタ部３１０は、制御信号ＴＥＳＴがアクティブの場合、階調を表現するためのデータのビット配列の順番が逆になるように入れ替えるが、これに代えて、データのビット配列の順番を保持したまま最上位ビットの方向へ１ビット以上シフトさせるなど、入力される表示データの階調を示すビットのいずれか１つ以上をさらに明るい階調を示すビットと入れ替えまたは移動させる、すなわち変更する構成であればよい。そうすれば、表示画像に生じる階調表示の異常を検査する際に、表示階調の変化が小さいデータを表示階調の変化が大きくなるように表示することができるので、検査を行う者が階調表示の異常検出に失敗しないまたは失敗しにくい表示を行うことができる。

上記実施形態の主たる変形例におけるセレクタ回路３２０ａは、制御信号ＴＥＳＴ０，ＴＥＳＴ１，ＴＥＳＴ２に応じて、受け取ったレベルシフタ信号ＤｓＲ０〜ＤｓＲ５のうちのいずれか１つを選択し、全ての端子Ｒ０ｐ〜Ｒ５ｐから選択された１つの信号を分配出力するが、この構成に代えて、例えば選択された１つの信号は最上位のビットに対応する端子Ｒ５ｐからのみ出力され、その他の端子Ｒ０ｐ〜Ｒ４ｐからは「０」のデータが出力される構成など、表示画像に生じる階調表示の異常を検査する際に、表示階調の変化が小さいデータを表示階調の変化が大きくなるように（明るく）表示することができる構成であればよい。

上記実施形態および主たる変形例におけるセレクタ部３１０は、Ｄ／Ａ変換部３０４の直前に設けられているが、Ｄ／Ａ変換部３０４の前側（入力側）に設けられていれば足り、例えばレベルシフタ部３０３の直前や、データラッチ部３０２の直前（すなわち映像信号線駆動回路３００においてデジタル画像信号Ｄａが受け取られた直後）の位置に設けられてもよい。

上記実施形態は、ＣＯＧ実装方式を例に説明したが、半導体チップの実装方式に限定はなく、本液晶表示装置１００は、例えば各種駆動回路等の全部または一部を画素回路とと
もにガラス基板に一体的に形成したいわゆるドライバ（フル）モノリシック型または部分的ドライバモノリシック型の液晶表示装置であってもよい。また、上記実施形態では、画素電極と対向電極とが異なる基板上に形成された液晶パネルを例に説明したが、これらの電極構造に限定はなく、例えば、ＩＰＳ(In Plane Switching)方式のような、同一基板上に画素電極と対向電極とが形成されているものであってもよい。さらに、上記実施形態は、アクティブマトリクス型の液晶表示装置を例に説明したが、階調表示が可能であればパッシブマトリクス型の液晶表示装置にも適用可能である。

上記実施形態では、表示部６００に液晶を使用しているが、液晶以外の電気光学素子を使用してもよい。ここで電気光学素子とは、液晶、有機ＥＬ（Electro Luminescence ）素子、無機ＥＬ素子、ＦＥＤ（Field Emission Display）、ＬＥＤ（light emitting diode）、電荷駆動素子、液晶、Ｅインク（Electronic Ink）など、電気を与えることにより光学的な特性が変化する全ての素子をいうものとする。

本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。 上記一実施形態における映像信号線駆動回路の構成を示すブロック図である。 上記一実施形態におけるセレクタ部に含まれる或るセレクタ回路の詳細な構成を説明するためのブロック図である。 上記一実施形態の主たる変形例におけるセレクタ部に含まれる或るセレクタ回路の詳細な構成を説明するためのブロック図である。 上記主たる変形例におけるセレクタ回路の入力信号および出力信号の関係を規定する真理値表を示す図である。

符号の説明

１００ …液晶表示装置
２００ …表示制御回路
３００ …映像信号線駆動回路
３０１ …シフトレジスタ部
３０２ …データラッチ部
３０３ …レベルシフタ部
３０４ …Ｄ／Ａ変換部
３０５ …出力バッファ部
３１０ …セレクタ部
４００ …走査信号線駆動回路
６００ …表示部
３１０ａ，３２０ａ …セレクタ回路
３１００〜３１０５ …第１から第６までのスイッチ回路
ＳＣＫ …ソース用クロック信号
ＳＳＰ …ソース用スタートパルス信号
ＧＣＫ …ゲート用クロック信号
ＧＳＰ …ゲート用スタートパルス信号
Ｄａ …デジタル画像信号
ＴＥＳＴ …制御信号

Claims (13)

1. 画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部を備える液晶表示装置における、前記画像を表す表示データを受け取り前記表示データに応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路であって、
   前記表示データを示す所定の信号値の変化に対応する表示階調の変化が拡大されるように前記表示データを変更する変更手段を備えることを特徴とする、映像信号線駆動回路。
2. 前記変更手段は、当該映像信号線駆動回路の外部から与えられる所定の制御信号に応じて、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする、請求項１に記載の映像信号線駆動回路。
3. 前記変更手段は、所定の場合には前記表示データを変更し、それ以外の場合には前記表示データを変更しないセレクタであることを特徴とする、請求項１または請求項２に記載の映像信号線駆動回路。
4. 前記セレクタは、前記表示階調の変化が目視により判別しづらい程度に小さい場合には前記表示データを変更し、それ以外の場合には前記表示データを変更しないことを特徴とする、請求項３に記載の映像信号線駆動回路。
5. 前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットを当該所定のビットよりも上位のビットに変更することにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする、請求項３に記載の映像信号線駆動回路。
6. 前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットと当該所定のビットよりも上位のビットとを入れ替えることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする、請求項５に記載の映像信号線駆動回路。
7. 前記セレクタは、前記所定の場合に前記表示データを構成する複数のビット配列の順番が逆になるように入れ替えることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする、請求項６に記載の映像信号線駆動回路
8. 前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットを当該所定のビットよりも上位のビットを含む複数のビットとすることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする、請求項３に記載の映像信号線駆動回路。
9. 前記セレクタは、前記所定の場合に前記表示データを構成する複数のビットのうちの所定のビットを全てのビットとすることにより、前記表示階調の変化が拡大されるように前記表示データを変更することを特徴とする、請求項８に記載の映像信号線駆動回路。
10. 請求項１から請求項９までのいずれかに記載の映像信号線駆動回路を含むことを特徴とする、表示装置。
11. 前記映像信号線駆動回路は、前記画素形成部に含まれる所定の画素回路とともに、所定のガラス基板上に一体的に形成されることを特徴とする、請求項１０に記載の表示装置。
12. 前記画素形成部は液晶を含むことを特徴とする、請求項１０または請求項１１に記載の表示装置。
13. 画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部を備える液晶表示装置における前記映像信号線の駆動方法であって、
    前記画像を表す表示データを受け取るステップと、
    所定の場合に、前記表示データを示す所定の信号値の変化に対応する表示階調の変化が拡大されるように前記表示データを変更するステップと、
    前記表示データに応じて前記複数の映像信号線に電圧を印加するステップと
    を含むことを特徴とする、駆動方法。

Images