KR20070029920A - 표시 장치용 테스트 패턴 생성 장치 - Google Patents

표시 장치용 테스트 패턴 생성 장치 Download PDF

Info

Publication number
KR20070029920A
KR20070029920A KR1020050084561A KR20050084561A KR20070029920A KR 20070029920 A KR20070029920 A KR 20070029920A KR 1020050084561 A KR1020050084561 A KR 1020050084561A KR 20050084561 A KR20050084561 A KR 20050084561A KR 20070029920 A KR20070029920 A KR 20070029920A
Authority
KR
South Korea
Prior art keywords
signal
test pattern
display device
test
controller
Prior art date
Application number
KR1020050084561A
Other languages
English (en)
Inventor
최욱철
박철우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050084561A priority Critical patent/KR20070029920A/ko
Publication of KR20070029920A publication Critical patent/KR20070029920A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/42—Measurement or testing during manufacture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits

Abstract

본 발명은 표시 장치에 연결되어 복수의 테스트 패턴을 제공하는 표시 장치용 테스트 패턴 생성 장치에 관한 것로서, 상기 테스트 패턴 중 어느 하나를 선택하는 선택부, 동기 신호를 생성하는 오실레이터, 영상 데이터를 생성하며 상기 선택부의 선택에 따라 상기 테스트 패턴 중 어느 하나를 내보내는 제어부, 그리고 상기 제어부로부터의 신호를 상기 표시 장치로 내보내는 송신부를 포함한다.
이러한 테스트 패턴 생성 장치는 간단한 조작만으로 검사자가 패턴을 보면서 검사할 수 있어 간편하다. 또한, 이를 소형 보드로 제작하는 경우에는 컴퓨터 한 대를 사용하는 것에 비하여 더 효율적인 동시에 저렴하다.
검사장치, 패턴, 선택부, 오실레이터, 제어부, 송신부

Description

표시 장치용 테스트 패턴 생성 장치 {TEST PATTERN GENERATING DEVICE FOR DISPLAY DEVICE}
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세하게 설명함으로써 본 발명을 분명하게 하고자 한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 테스트 패턴 생성 장치의 블록도이다.
도 4는 테스트 패턴의 예들을 나타내는 도면이다.
<도면 부호에 대한 설명>
3: 액정층 100: 하부 표시판
191: 화소 전극 200: 상부 표시판
230: 색 필터 270: 공통 전극
300: 액정 표시판 조립체 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
700: 패턴 생성 장치 701: 제어부
703: 선택부 705: 전원 생성부
707: 오실레이터 709: 송신부
800: 계조 전압 생성부
R,G,B: 입력 영상 데이터 DE: 데이터 인에이블 신호
MCLK: 메인 클록 Hsync: 수평 동기 신호
Vsync: 수직 동기 신호 CONT1: 게이트 제어 신호
CONT2: 데이터 제어 신호 DAT: 디지털 영상 신호
Clc: 액정 축전기 Cst: 유지 축전기
Q: 스위칭 소자
본 발명은 표시 장치용 테스트 패턴 생성 장치에 관한 것이다.
최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic electroluminescence display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.
PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 EL 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하 는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
한편, 이러한 표시 장치를 제조하는 과정에서 표시 신호선 등의 단선 또는 단락이나 화소에 결함이 있는 경우 이들을 일정한 검사를 통하여 미리 걸러낸다. 이러한 검사의 종류에는 어레이 테스트(array test), VI(visual inspection) 테스트, 그로스 테스트(gross test) 및 모듈 테스트(module test) 등이 있다.
어레이 테스트는 개별적인 셀(cell)들로 분리되기 전에 일정한 전압을 인가하고 출력 전압의 유무를 통하여 표시 신호선의 단선 여부를 알아보는 시험이며, VI 테스트는 개별적인 셀 들로 분리된 후 일정한 전압을 인가한 후 사람의 눈으로 보면서 표시 신호선의 단선 여부를 알아보는 시험이다. 그로스 테스트는 상부 표시판과 하부 표시판을 결합하고 구동 회로를 실장하기 전 실제 구동 전압과 동일한 전압을 인가하여 화면의 표시 상태를 통하여 화질 및 표시 신호선의 단선 여부를 알아보는 시험이며, 모듈 테스트는 구동 회로를 장착한 후 최종적으로 구동 회로의 적정 동작 여부를 알아보는 시험이다.
또한, 모듈 테스트 과정에서 또는 이와는 별도로 플리커 패턴이나 잔상 패턴 등을 띄워 제품의 상태를 최종적으로 검사하는 최종 검사를 시행한다.
이 때에 이루어지는 최종 검사는 컴퓨터와 제품 사이를 이른바 버퍼 보드(buffer board)라는 연결 보드를 통하여 연결하고, 작업자가 마우스나 키보드를 조작하여 테스트 패턴을 입력한다.
하지만, 이러한 최종 검사에 사용되는 장비는 공간을 차지할 뿐더러 컴퓨터 와 연결되는 연결 보드를 제작하여야 하므로 비용이 증가한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 종래의 문제점을 해결할 수 있는 표시 장치용 테스트 패턴 생성 장치를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따라, 표시 장치에 연결되어 복수의 테스트 패턴을 제공하는 표시 장치용 테스트 패턴 생성 장치는, 상기 테스트 패턴 중 어느 하나를 선택하는 선택부, 동기 신호를 생성하는 오실레이터, 영상 데이터를 생성하며 상기 선택부의 선택에 따라 상기 테스트 패턴 중 어느 하나를 내보내는 제어부, 그리고 상기 제어부로부터의 신호를 상기 표시 장치로 내보내는 송신부를 포함한다.
여기서, 상기 제어부는 FPGA(field programmable gate arrays) 집적 회로일 수 있다.
또한, 상기 송신부는 상기 신호를 LVDS (low voltage differential signaling) 방식으로 변환하여 내보낼 수 있다.
이 때, 상기 제어부는 상기 선택부의 선택에 따라 상기 동기 신호와 상기 영상 데이터를 기초로 상기 테스트 패턴을 생성할 수 있다.
한편, 상기 표시 장치용 테스트 패턴 생성 장치는 상기 제어부에 연결되어 있는 메모리를 더 포함할 수 있고, 상기 제어부는 FPGA 집적 회로일 수 있으며, 상기 송신부는 상기 신호를 LVDS 방식으로 변환하여 내보낼 수 있다.
여기서, 상기 메모리는 상기 테스트 패턴 중 적어도 하나를 기억할 수 있다.
이 때, 상기 제어부는 상기 선택부의 선택에 따라 상기 메모리에 기억된 상기 테스트 패턴을 호출하여 상기 송신부로 내보낼 수 있다.
또한, 상기 표시 장치용 테스트 패턴 생성 장치는 포터블(portable) 장치일 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세하게 설명하며, 액정 표시 장치를 한 예로 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부 (800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX), 예를 들면 i번째(i=1, 2, , n) 게이트선(Gi)과 j번째(j=1, 2, , m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(Gi Dj)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(Gi)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.
액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편 광자(도시하지 않음)가 부착되어 있다.
다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판 (printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출 력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행[묶음]의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행[묶음]의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
그러면, 본 발명의 한 실시예에 따른 표시 장치용 테스트 패턴 생성 장치에 대하여 도 3 및 도 4를 참고로 하여 상세히 설명한다.
도 3을 참조하면, 본 발명의 한 실시예에 따른 표시 장치용 테스트 패턴 생성 장치(700)는 제어부(701)와 이에 연결되어 있는 선택부(703), 전원 생성부(705), 오실레이터(707), LVDS 송신부(709) 및 메모리(711)를 포함하며, LVDS 송신부(709)는 커넥터(713)에 연결되어 있으며 테스트 패턴 생성 장치(700)의 커넥터(713)는 케이블과 같은 연결부(717)를 통하여 표시 장치의 신호 제어부(600)와 연결되어 있는 커넥터(313)와 연결된다.
전원 생성부(705)는 케이블(715)을 통하여 외부의 전원에 연결되어 제어부(701)와 메모리(711)의 동작에 필요한 전원을 공급한다.
선택부(703)는 복수의 버튼(button)으로 구성되어 사용자가 테스트를 원하는 패턴을 선택할 수 있도록 한다.
오실레이터(707)는 앞서 설명한 수평 동기 신호(Hsync) 또는 수직 동기 신호(Vsync)를 생성하여 제어부(701)에 제공한다.
제어부(701)는 FPGA(field programmable gate arrays)와 같은 범용 집적 회로(IC)를 사용하여 사용자가 필요에 따라 프로그램 가능한 것으로서, 기본적으로 검사를 위한 적색, 녹색 및 청색의 영상 데이터를 생성한다. 또한, 선택부(703)의 선택에 따라 오실레이터(707)로부터의 동기 신호를 입력받아 테스트 패턴을 생성하거나 메모리(711)로부터 테스트 패턴을 제공받아 내보낸다.
메모리(711)는 제어부(701)에서 생성하지 못하는 테스트 패턴을 기억하고 있다가 제어부(701)의 호출에 의하여 테스트 패턴을 제어부(701)로 보낸다.
LVDS 송신부(709)는 제어부(701)로부터 TTL(transistor transisotr logic) 방식으로 전송되는 테스트 패턴을 액정 표시 장치의 인터페이스(interface)에 맞게 LVDS(low voltage differential signaling) 방식으로 변환하여 내보낸다.
그러면, 테스트 패턴을 생성하는 방식에 대하여 몇 가지 패턴을 예를 들어 설명한다.
이러한 테스트 패턴으로는 화면의 깜박거림 정도를 알아보는 플리커 패턴, 색상을 알아보는 화이트 및 블랙 패턴, 화면 전체의 균일성을 알아보는 균일성 패 턴(uniformity pattern), 액정의 동작 속도를 측정하기 위한 응답 속도 측정 패턴, 잔상 정도를 알아보는 잔상 패턴 등이 있다.
먼저, 예를 들어, 플리커 패턴(flicker pattern)을 생성하는 경우에 대하여 설명한다.
플리커 패턴은 정극성과 부극성의 데이터 전압을 한 행 단위로 교대로 인가하여 정극성과 부극성의 데이터 전압이 화소에 인가될 때의 차이를 보아 깜박거림 정도를 측정하는 데 사용된다. 이러한 플리커 패턴은 결국 데이터 전압을 점 반전하여 인가하는 것이므로, 오실레이터(707)에서 생성되는 수평 동기 신호(Hsync)에 맞추어 데이터의 극성을 반전시켜 액정 표시 장치의 신호 제어부(600)에 인가한다. 또한, 1×1 점 반전, 2×1 점 반전 등 여러 가지를 생성하도록 제어부(701)를 프로그래밍할 수 있으며, 반전의 선택은 선택부(703)를 통하여 이루어진다.
다음, 동일한 색상이나 일관성이 있는 패턴으로 화면 전체 색상을 균일성을 알아보는 균일성 패턴을 생성하는 경우를 살펴본다. 이러한 균일성 패턴은 영상 데이터의 조합만으로 생성할 수 있다. 예를 들어, 화면 전체에 청색을 표시하는 경우에는 청색 데이터만 입력하고 나머지 적색 및 녹색 데이터는 입력시키지 않으면 된다.
또한, 화면의 잔상을 측정하기 위한 잔상 패턴을 살펴본다. 이러한 잔상 패턴은 도 4의 (a)와 (b)에 나타낸 것처럼 화면의 중간 중간에 선을 넣거나 서로 다른 색상이 교대로 배치하여 일정 시간이 지난 후에 얼마나 잔상이 남아 있느냐를 알아보기 위한 것이다.
이 잔상 패턴은 앞서 설명한 방식으로는 생성하지 힘든 것으로서, 이러한 패턴을 메모리(711)에 미리 기억시키고 제어부(701)가 호출하면 패턴을 제공받아 화면에 표시한다. 물론, 이러한 패턴의 선택은 선택부(703)를 통하여 이루어진다.
이러한 테스트 패턴 생성 장치는 간단한 조작만으로 검사자가 패턴을 보면서 검사할 수 있어 간편하다. 또한, 이를 소형 보드로 제작하는 경우에는 컴퓨터 한 대를 사용하는 것에 비하여 더 효율적인 동시에 저렴하며, 포터블(portable) 검사 장치로 사용되어 최종 검사 이외에도 개발 및 전시에서 패턴을 생성하고 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 표시 장치에 연결되어 복수의 테스트 패턴을 제공하는 표시 장치용 테스트 패턴 생성 장치로서,
    상기 테스트 패턴 중 어느 하나를 선택하는 선택부,
    동기 신호를 생성하는 오실레이터,
    영상 데이터를 생성하며 상기 선택부의 선택에 따라 상기 테스트 패턴 중 어느 하나를 내보내는 제어부, 그리고
    상기 제어부로부터의 신호를 상기 표시 장치로 내보내는 송신부
    를 포함하는 표시 장치용 테스트 패턴 생성 장치.
  2. 제1항에서,
    상기 제어부는 FPGA(field programmable gate arrays) 집적 회로인 표시 장치용 테스트 패턴 생성 장치.
  3. 제2항에서,
    상기 송신부는 상기 신호를 LVDS (low voltage differential signaling) 방식으로 변환하여 내보내는 표시 장치용 테스트 패턴 생성 장치.
  4. 제3항에서,
    상기 제어부는 상기 선택부의 선택에 따라 상기 동기 신호와 상기 영상 데이터를 기초로 상기 테스트 패턴을 생성하는 표시 장치용 테스트 패턴 생성 장치.
  5. 제1항에서,
    상기 제어부에 연결되어 있는 메모리를 더 포함하는 표시 장치용 테스트 패턴 생성 장치.
  6. 제5항에서,
    상기 제어부는 FPGA(field programmable gate arrays) 집적 회로인 표시 장치용 테스트 패턴 생성 장치.
  7. 제6항에서,
    상기 송신부는 상기 신호를 LVDS (low voltage differential signaling) 방식으로 변환하여 내보내는 표시 장치용 테스트 패턴 생성 장치.
  8. 제7항에서,
    상기 메모리는 상기 테스트 패턴 중 적어도 하나를 기억하는 표시 장치용 테스트 패턴 생성 장치.
  9. 제8항에서,
    상기 제어부는 상기 선택부의 선택에 따라 상기 메모리에 기억된 상기 테스트 패턴을 호출하여 상기 송신부로 내보내는 표시 장치용 테스트 패턴 생성 장치.
  10. 제4항 또는 제9항에서,
    상기 표시 장치용 테스트 패턴 생성 장치는 포터블(portable) 장치인 표시 장치용 테스트 패턴 생성 장치.
KR1020050084561A 2005-09-12 2005-09-12 표시 장치용 테스트 패턴 생성 장치 KR20070029920A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050084561A KR20070029920A (ko) 2005-09-12 2005-09-12 표시 장치용 테스트 패턴 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084561A KR20070029920A (ko) 2005-09-12 2005-09-12 표시 장치용 테스트 패턴 생성 장치

Publications (1)

Publication Number Publication Date
KR20070029920A true KR20070029920A (ko) 2007-03-15

Family

ID=38101843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084561A KR20070029920A (ko) 2005-09-12 2005-09-12 표시 장치용 테스트 패턴 생성 장치

Country Status (1)

Country Link
KR (1) KR20070029920A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850773B1 (ko) * 2007-03-19 2008-08-06 (주)비원테크 디스플레이 장치의 화상 평가 모듈
KR100867985B1 (ko) * 2007-05-08 2008-11-10 주식회사 아이티엔티 Ｆｐｇａ를 이용한 반도체 테스트헤드 장치
KR100984527B1 (ko) * 2009-03-13 2010-09-30 (주)비원테크 디스플레이 패널의 화상평가장치
KR101137238B1 (ko) * 2010-10-28 2012-04-20 주식회사 두원테크 이미지 발생 장치
CN104200765A (zh) * 2014-08-01 2014-12-10 武汉精测电子技术股份有限公司 基于FPGA的Flicker画面组件生成方法
WO2020019429A1 (zh) * 2018-07-24 2020-01-30 武汉华星光电技术有限公司 显示面板的测试装置及测试方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850773B1 (ko) * 2007-03-19 2008-08-06 (주)비원테크 디스플레이 장치의 화상 평가 모듈
KR100867985B1 (ko) * 2007-05-08 2008-11-10 주식회사 아이티엔티 Ｆｐｇａ를 이용한 반도체 테스트헤드 장치
KR100984527B1 (ko) * 2009-03-13 2010-09-30 (주)비원테크 디스플레이 패널의 화상평가장치
KR101137238B1 (ko) * 2010-10-28 2012-04-20 주식회사 두원테크 이미지 발생 장치
CN104200765A (zh) * 2014-08-01 2014-12-10 武汉精测电子技术股份有限公司 基于FPGA的Flicker画面组件生成方法
WO2020019429A1 (zh) * 2018-07-24 2020-01-30 武汉华星光电技术有限公司 显示面板的测试装置及测试方法

Similar Documents

Publication Publication Date Title
CN100498892C (zh) 制造平板显示器的方法和设备
KR101253271B1 (ko) 표시 장치와 표시 장치 검사 시스템 및 이를 이용한 표시장치의 검사 방법
KR20070040505A (ko) 표시 장치 및 이의 검사 방법
CN101246675A (zh) 液晶显示器的驱动方法及其驱动装置
KR20070062068A (ko) 표시 장치
CN108761938B (zh) 像素排布结构、其驱动方法、显示面板及显示装置
KR20080042446A (ko) 액정 표시 장치 및 그의 제조 방법
KR101304415B1 (ko) 표시 장치
KR20080010551A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR20180053457A (ko) 표시 장치
KR20070029920A (ko) 표시 장치용 테스트 패턴 생성 장치
KR20080035086A (ko) 액정 표시 장치
KR20070093540A (ko) 표시 장치
KR20080002568A (ko) 액정 표시장치의 구동장치와 그의 구동방법
KR101137867B1 (ko) 액정 표시장치의 검사장치 및 검사방법
KR20160067250A (ko) 표시패널 및 표시패널의 검사 방법
CN110109273B (zh) 检测电路、液晶显示面板和电子装置
KR20070051441A (ko) 액정 표시 장치의 계조 조정 방법 및 시스템
CN106340261A (zh) 阵列基板测试电路及显示面板
KR101715855B1 (ko) 액정표시장치의 타이밍 콘트롤러
KR101580092B1 (ko) 액정 표시장치의 검사방법 및 이를 위한 검사장치
KR20080048161A (ko) 액정 표시 장치 및 이의 검사 방법
KR101197054B1 (ko) 표시 장치
KR20110070608A (ko) 액정표시장치
KR20060082917A (ko) 검사 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination