JP2016085269A - 電気光学基板、電気光学装置及び電子機器 - Google Patents
電気光学基板、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2016085269A JP2016085269A JP2014216053A JP2014216053A JP2016085269A JP 2016085269 A JP2016085269 A JP 2016085269A JP 2014216053 A JP2014216053 A JP 2014216053A JP 2014216053 A JP2014216053 A JP 2014216053A JP 2016085269 A JP2016085269 A JP 2016085269A
- Authority
- JP
- Japan
- Prior art keywords
- result
- circuit
- inspection
- numbered
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】簡易な検査工程で電気光学基板の配線（走査線など）の欠陥を検出可能とし、且つ、前記欠陥の種類も判定可能とすること。
【解決手段】走査線を検査する検査回路70を備える電気光学基板において、奇数番目の走査線の信号レベルと、前記奇数番目の走査線の次に位置する偶数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、前記次に位置する偶数番目の走査線の信号レベルと、前記偶数番目の走査線の次に位置する奇数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、複数の前記第２演算結果について、論理和を演算した結果を第４演算結果とする。検査回路70は、第３演算結果と第４演算結果とについて論理積を演算した結果に相当する値を、走査線の検査結果を示す検査信号Ｄoutとして出力する。
【選択図】 図３
【解決手段】走査線を検査する検査回路70を備える電気光学基板において、奇数番目の走査線の信号レベルと、前記奇数番目の走査線の次に位置する偶数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、前記次に位置する偶数番目の走査線の信号レベルと、前記偶数番目の走査線の次に位置する奇数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、複数の前記第２演算結果について、論理和を演算した結果を第４演算結果とする。検査回路70は、第３演算結果と第４演算結果とについて論理積を演算した結果に相当する値を、走査線の検査結果を示す検査信号Ｄoutとして出力する。
【選択図】 図３
Description
本発明は、電気光学基板、電気光学装置及び電子機器に関する。
複数のデータ線と、各データ線と交差する複数の走査線とが形成された電気光学基板を備える液晶表示装置が知られている。この電気光学基板には、走査線とデータ線との交差に対応して画素電極が形成されている。画素電極は、例えば薄膜トランジスター（Thin Film Transistor）を介して走査線及びデータ線に接続されている。
ここで、走査線及びデータ線は、表示画素の数に応じた本数だけ形成される。例えば、カラー表示が可能な液晶表示装置にあっては、４８０本の走査線と１９２０本のデータ線とを備えたものや、１０２４本の走査線と３８４０本のデータ線とを備えたものなどが知られている。
液晶表示装置などの表示装置では、上述したように膨大な数の配線を形成する必要がある上に、当然ながら走査線及びデータ線には断線や短絡などの欠陥がないことが要求される。
液晶表示装置などの表示装置では、上述したように膨大な数の配線を形成する必要がある上に、当然ながら走査線及びデータ線には断線や短絡などの欠陥がないことが要求される。
しかしながら、電気光学基板の製造工程における諸要因により、或る程度の割合で走査線やデータ線の欠陥が生じてしまうことは避けられない。このため、走査線やデータ線の欠陥の発生率を低減させるために当該欠陥を分析すべく、当該欠陥を詳細に検出可能な技術が望まれている。
例えば特許文献１には、断線が生じた走査線を判定する方法が開示されている。この判定方法では、隣接する２本の走査線を、スイッチング素子を介して直列接続し、これに電流を流すことで、当該２本の走査線における断線の有無を検知する。
例えば特許文献１には、断線が生じた走査線を判定する方法が開示されている。この判定方法では、隣接する２本の走査線を、スイッチング素子を介して直列接続し、これに電流を流すことで、当該２本の走査線における断線の有無を検知する。
特許文献１に開示された技術では、隣接する２本の走査線ごとに検査を行わなければならないため、全ての走査線を検査するには煩雑な検査工程を要する。また、特許文献１に開示された技術により検査可能な欠陥は断線のみである。
本発明は、前記の事情を鑑みて成されたものであり、欠陥が生じた配線と当該欠陥の種類を、簡易な検査工程で検出することを解決課題の一つとする。
本発明は、前記の事情を鑑みて成されたものであり、欠陥が生じた配線と当該欠陥の種類を、簡易な検査工程で検出することを解決課題の一つとする。
以上の課題を解決するため、本発明の一態様に係る電気光学基板は、走査信号が供給される複数の走査線と、前記複数の走査線を検査する検査回路と、を備える電気光学基板であって、奇数番目の前記走査線の信号レベルと、前記奇数番目の走査線の次に位置する偶数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、前記次に位置する偶数番目の走査線の信号レベルと、前記偶数番目の走査線の次に位置する奇数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記走査線の検査結果を示す検査信号として出力する。
この態様によれば、複数の走査線のいずれかに欠陥が生じたときには、前記欠陥が生じた走査線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力されるように、検査回路が構成される。従って、例えば走査線がＭ本設けられている場合、１番目からＭ番目の走査線を一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じた走査線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程で走査線を詳細に検査することができる。
この態様によれば、複数の走査線のいずれかに欠陥が生じたときには、前記欠陥が生じた走査線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力されるように、検査回路が構成される。従って、例えば走査線がＭ本設けられている場合、１番目からＭ番目の走査線を一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じた走査線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程で走査線を詳細に検査することができる。
本発明の他の態様に係る電気光学基板は、前記態様に係る電気光学基板であって、前記検査回路と前記複数の走査線との間に設けられ、供給されたイネーブル信号が非アクティブのとき、前記複数の走査線の信号レベルに関わらず、前記検査回路に所定レベルの信号を出力するイネーブル回路を含む。
この態様によれば、検査回路と走査線との間にイネーブル回路が設けられ、例えば走査線の検査を行う必要がないときには、前記イネーブル回路に非アクティブのイネーブル信号を供給することで、走査線の信号レベルに関わらず、常に所定レベルの信号がイネーブル回路から検査回路に出力される。これにより、検査回路において状態の遷移が生じないため、前記検査回路の消費電力が抑制される。
この態様によれば、検査回路と走査線との間にイネーブル回路が設けられ、例えば走査線の検査を行う必要がないときには、前記イネーブル回路に非アクティブのイネーブル信号を供給することで、走査線の信号レベルに関わらず、常に所定レベルの信号がイネーブル回路から検査回路に出力される。これにより、検査回路において状態の遷移が生じないため、前記検査回路の消費電力が抑制される。
本発明の他の態様に係る電気光学基板は、前記態様に係る電気光学基板であって、前記検査回路は、前記第１演算結果を出力する第１排他的論理和回路と、前記第２演算結果を出力する第２排他的論理和回路と、複数の前記第１排他的論理和回路の出力信号について論理和を演算し、前記第３演算結果を出力する第１演算回路と、前記複数の第２排他的論理和回路の出力信号について論理和を演算し、前記第４演算結果を出力する第２演算回路と、前記第１演算回路の出力信号と前記第２演算回路の出力信号との論理積を演算し、前記検査信号を出力する論理積回路と、を備え、前記第１排他的論理和回路は、一方の入力端子に前記奇数番目の走査線が接続され、他方の入力端子に前記次に位置する偶数番目の走査線が接続され、前記第２排他的論理和回路は、一方の入力端子に前記次に位置する偶数番目の走査線が接続され、他方の入力端子に前記次に位置する奇数番目の走査線が接続される。
この態様によれば、例えば排他的論理和回路と論理和回路と論理積回路とを組み合わせた回路、又はその等価回路によって、検査回路を実現することができる。
この態様によれば、例えば排他的論理和回路と論理和回路と論理積回路とを組み合わせた回路、又はその等価回路によって、検査回路を実現することができる。
本発明の他の態様に係る電気光学基板は、データ信号が供給される複数のデータ線と、前記複数のデータ線を検査する検査回路と、を備える電気光学基板であって、奇数番目の前記データ線の信号レベルと、前記奇数番目のデータ線の次に位置する偶数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、前記次に位置する偶数番目のデータ線の信号レベルと、前記偶数番目のデータ線の次に位置する奇数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記データ線の検査結果を示す検査信号として出力する。
この態様によれば、複数のデータ線のいずれかに欠陥が生じたときには、前記欠陥が生じたデータ線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力される。従って、例えばデータ線がＮ本設けられている場合、１番目からＮ番目のデータ線を１水平走査期間に一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じたデータ線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程でデータ線を検査することができる。
この態様によれば、複数のデータ線のいずれかに欠陥が生じたときには、前記欠陥が生じたデータ線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力される。従って、例えばデータ線がＮ本設けられている場合、１番目からＮ番目のデータ線を１水平走査期間に一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じたデータ線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程でデータ線を検査することができる。
本発明の一態様に係る電気光学装置は、複数の走査線と、前記複数の走査線に走査信号を供給する走査線駆動回路と、前記複数の走査線を検査する検査回路と、を備える電気光学装置であって、奇数番目の前記走査線の信号レベルと、前記奇数番目の走査線の次に位置する偶数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、前記次に位置する偶数番目の走査線の信号レベルと、前記偶数番目の走査線の次に位置する奇数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記走査線の検査結果を示す検査信号として出力する。
この態様によれば、複数の走査線のいずれかに欠陥が生じたときには、前記欠陥が生じた走査線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力されるように、検査回路が構成される。従って、例えば走査線がＭ本設けられている場合、１番目からＭ番目の走査線を一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じた走査線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程で走査線を詳細に検査することができる。
この態様によれば、複数の走査線のいずれかに欠陥が生じたときには、前記欠陥が生じた走査線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力されるように、検査回路が構成される。従って、例えば走査線がＭ本設けられている場合、１番目からＭ番目の走査線を一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じた走査線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程で走査線を詳細に検査することができる。
本発明の一態様に係る電気光学装置は、複数のデータ線と、前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、前記複数のデータ線を検査する検査回路と、を備える電気光学装置であって、奇数番目の前記データ線の信号レベルと、前記奇数番目のデータ線の次に位置する偶数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、前記次に位置する偶数番目のデータ線の信号レベルと、前記偶数番目のデータ線の次に位置する奇数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記データ線の検査結果を示す検査信号として出力する。
この態様によれば、複数のデータ線のいずれかに欠陥が生じたときには、前記欠陥が生じたデータ線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力される。従って、例えばデータ線がＮ本設けられている場合、１番目からＮ番目のデータ線を１水平走査期間に一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じたデータ線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程でデータ線を検査することができる。
この態様によれば、複数のデータ線のいずれかに欠陥が生じたときには、前記欠陥が生じたデータ線の位置及び前記欠陥の種類に対応するパターンの検査信号が検査回路から出力される。従って、例えばデータ線がＮ本設けられている場合、１番目からＮ番目のデータ線を１水平走査期間に一本ずつ順次選択していき、そのときに検査回路から出力される検査信号を参照するだけで、欠陥が生じたデータ線と前記欠陥の種類とを特定することができる。つまり、簡易な検査工程でデータ線を検査することができる。
本発明の一態様に係る電子機器は、上述した各態様のいずれかに係る電気光学基板を備える。
この態様によれば、上述した各態様のいずれかに係る電気光学基板と同様の効果を奏する電子機器が提供される。ここで、電子機器とは例えば表示装置である。
この態様によれば、上述した各態様のいずれかに係る電気光学基板と同様の効果を奏する電子機器が提供される。ここで、電子機器とは例えば表示装置である。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１００の主要構成の一例を示すブロック図である。同図に示すように、電気光学装置１００は、電気光学基板１２と、制御部１４と、信号処理部２１とを備える。
図１は、本発明の第１実施形態に係る電気光学装置１００の主要構成の一例を示すブロック図である。同図に示すように、電気光学装置１００は、電気光学基板１２と、制御部１４と、信号処理部２１とを備える。
電気光学基板１２は、複数の画素（画素回路）ＰＩＸが配列された画素部３０と、走査線駆動回路４２と、データ線駆動回路４４と、検査回路７０とを含む。画素部３０には、ｘ方向（水平方向）に延在するＭ本の走査線３２と、ｙ方向（垂直方向）に延在して走査線３２に交差するＮ本のデータ線３４とが形成されている（Ｍ及びＮは自然数）。
画素部３０内の複数の画素ＰＩＸは、走査線３２とデータ線３４との各交差に対応して縦Ｍ行×横Ｎ列の行列状に配列される。各画素ＰＩＸは、走査線駆動回路４２及びデータ線駆動回路４４によって駆動される。
本実施形態では、走査線駆動回路４２、データ線駆動回路４４、及び検査回路７０は、図１に示すように電気光学基板１２上に設けられている。詳細には、走査線駆動回路４２、データ線駆動回路４４、及び検査回路７０を電気光学基板１２上に設ける具体的な方法としては、例えば、ポリシリコンＴＦＴ（Thin Film Transistor）を用いて電気光学基板１２上に形成する方法や、ＣＯＧ（Chip on Glass）で電気光学基板１２上に実装する方法などを挙げることができる。
画素部３０内の複数の画素ＰＩＸは、走査線３２とデータ線３４との各交差に対応して縦Ｍ行×横Ｎ列の行列状に配列される。各画素ＰＩＸは、走査線駆動回路４２及びデータ線駆動回路４４によって駆動される。
本実施形態では、走査線駆動回路４２、データ線駆動回路４４、及び検査回路７０は、図１に示すように電気光学基板１２上に設けられている。詳細には、走査線駆動回路４２、データ線駆動回路４４、及び検査回路７０を電気光学基板１２上に設ける具体的な方法としては、例えば、ポリシリコンＴＦＴ（Thin Film Transistor）を用いて電気光学基板１２上に形成する方法や、ＣＯＧ（Chip on Glass）で電気光学基板１２上に実装する方法などを挙げることができる。
走査線駆動回路４２、データ線駆動回路４４、及び検査回路７０は、電源回路（不図示）から電源電圧の供給を受けて動作する。走査線駆動回路４２は、各走査線３２に対応する走査信号Ｇ[1]〜Ｇ[M]の供給で各走査線３２を順次に選択する。走査信号Ｇ[m]（ｍ＝１〜Ｍ）が所定の選択電位に設定されることで第ｍ行の走査線３２が選択される。
走査線駆動回路４２による走査線３２の選択に同期して、データ線駆動回路４４は、Ｎ本のデータ線３４の各々に階調電位Ｄ[1]〜Ｄ[N]を供給する。
走査線駆動回路４２による走査線３２の選択に同期して、データ線駆動回路４４は、Ｎ本のデータ線３４の各々に階調電位Ｄ[1]〜Ｄ[N]を供給する。
図２は、画素ＰＩＸの回路構成例を示す図である。同図に示すように、画素ＰＩＸは、液晶素子ＬＣとトランジスターＴｒとを含む。液晶素子ＬＣは、相互に対向する画素電極６２及び共通電極６４と、両電極間の液晶層６６とを含む電気光学素子である。画素電極６２と共通電極６４との間の印加電圧に応じて液晶層６６の透過率（表示階調）が変化する。トランジスターＴｒは、走査線３２にゲートが接続されたＮチャネル型の薄膜トランジスターであり、液晶素子ＬＣとデータ線３４との間に介在して両者の電気的な接続（導通／絶縁）を制御する。
ここで、ｍを１からＭまでの自然数、ｎを１からＮまでの自然数としたとき、走査信号Ｙ[m]が選択電位に設定されることで第ｍ行の各画素ＰＩＸにおけるトランジスターＴｒが同時にオン状態に遷移する。画素ＰＩＸ（液晶素子ＬＣ）は、トランジスターＴｒがオン状態に制御されたとき（すなわち走査線３２の選択時）のデータ線３４の階調電位Ｘ[n]に応じた階調を表示する。なお、液晶素子ＬＣに並列に補助容量を接続した構成も採用され得る。
液晶素子ＬＣは、画素電極６２に画素電位が印加されると共に、共通電極６４に共通電位Ｖcomが印加されることによって駆動される。ここで、電気光学基板１２は共通電位供給回路（不図示）を備え、この共通電位供給回路（不図示）が共通電位Ｖcomを生成して共通電極６４に印加する。
液晶素子ＬＣは、画素電極６２に画素電位が印加されると共に、共通電極６４に共通電位Ｖcomが印加されることによって駆動される。ここで、電気光学基板１２は共通電位供給回路（不図示）を備え、この共通電位供給回路（不図示）が共通電位Ｖcomを生成して共通電極６４に印加する。
図１に説明を戻す。制御部１４は、外部回路（不図示）から供給されたデジタルの映像データＶｄ、垂直同期信号Ｖｓ、水平同期信号Ｈｓ、及びクロック信号Ｃｌｋに従って電気光学装置１００の各部を統括的に制御する。信号処理部２１は、映像データＶｄをアナログのデータ信号（以下、階調電圧という。）Ｖｉｄに変換し、階調電圧Ｖｉｄをデータ線駆動回路４４へ供給する。
検査回路７０は、欠陥が生じた走査線３２及び当該欠陥の種類を特定するための検査信号を生成する回路であり、全ての走査線３２の末端（走査線駆動回路４２が接続された端部とは反対側の端部）に接続されている。
以下、電気光学基板１２に形成されている走査線３２の本数Ｍが８［本］である（Ｍ＝８である）場合を例にして、検査回路７０の構成を詳細に説明する。図３は、検査回路７０の一構成例を示す図である。
ここで、説明の便宜上、複数の走査線３２を峻別するために、図３においては各走査線に互いに異なる符合「３２−１乃至３２−８」を付している。なお、各々の走査線３２を峻別する必要がない場合には、単に走査線３２と称することがある。
なお、実際の電気光学基板１２では、例えば走査線が４８０本でデータ線が（６４０×３）本（ＲＧＢ各色に対応）、又は、走査線が１０２４本でデータ線が（１２８０×３）本といった本数で形成されることが多い。
以下、電気光学基板１２に形成されている走査線３２の本数Ｍが８［本］である（Ｍ＝８である）場合を例にして、検査回路７０の構成を詳細に説明する。図３は、検査回路７０の一構成例を示す図である。
ここで、説明の便宜上、複数の走査線３２を峻別するために、図３においては各走査線に互いに異なる符合「３２−１乃至３２−８」を付している。なお、各々の走査線３２を峻別する必要がない場合には、単に走査線３２と称することがある。
なお、実際の電気光学基板１２では、例えば走査線が４８０本でデータ線が（６４０×３）本（ＲＧＢ各色に対応）、又は、走査線が１０２４本でデータ線が（１２８０×３）本といった本数で形成されることが多い。
検査回路７０は、第１段７０−１と、第２段７０−２と、第３段７０−３とを備える。
第１段７０−１は、排他的論理和回路（以下、ＥＸＯＲ回路という。）である第１演算回路７０１−１乃至７０１−４と、同様にＥＸＯＲ回路である第２演算回路７０２−１乃至７０２−３と、を含む。
第２段７０−２は、論理和回路（以下、ＯＲ回路という。）である第３演算回路７０３と、ＯＲ回路である第４演算回路７０４と、を含む。
第３段７０−３は、論理積回路（以下、ＡＮＤ回路という。）である第５演算回路７０５を含む。
第１段７０−１は、排他的論理和回路（以下、ＥＸＯＲ回路という。）である第１演算回路７０１−１乃至７０１−４と、同様にＥＸＯＲ回路である第２演算回路７０２−１乃至７０２−３と、を含む。
第２段７０−２は、論理和回路（以下、ＯＲ回路という。）である第３演算回路７０３と、ＯＲ回路である第４演算回路７０４と、を含む。
第３段７０−３は、論理積回路（以下、ＡＮＤ回路という。）である第５演算回路７０５を含む。
第１演算回路７０１−１乃至７０１−４は下記の処理を行う。
第１演算回路７０１−１は、走査線３２−１の信号レベルと走査線３２−２の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［1］を出力する。換言すれば、第１演算回路７０１−１は、奇数番目の走査線３２−１の信号レベルと、当該奇数番目の走査線３２−１の「次に位置する偶数番目の走査線３２−２」の信号レベルとについて、排他的論理和を演算し、該演算結果（第１演算結果）を出力する。
第１演算回路７０１−２は、走査線３２−３の信号レベルと走査線３２−４の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［3］を出力する。換言すれば、第１演算回路７０１−２は、奇数番目の走査線３２−３の信号レベルと、当該奇数番目の走査線３２−３の「次に位置する偶数番目の走査線３２−４」の信号レベルとについて、排他的論理和を演算し、該演算結果（第１演算結果）を出力する。
第１演算回路７０１−１は、走査線３２−１の信号レベルと走査線３２−２の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［1］を出力する。換言すれば、第１演算回路７０１−１は、奇数番目の走査線３２−１の信号レベルと、当該奇数番目の走査線３２−１の「次に位置する偶数番目の走査線３２−２」の信号レベルとについて、排他的論理和を演算し、該演算結果（第１演算結果）を出力する。
第１演算回路７０１−２は、走査線３２−３の信号レベルと走査線３２−４の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［3］を出力する。換言すれば、第１演算回路７０１−２は、奇数番目の走査線３２−３の信号レベルと、当該奇数番目の走査線３２−３の「次に位置する偶数番目の走査線３２−４」の信号レベルとについて、排他的論理和を演算し、該演算結果（第１演算結果）を出力する。
第１演算回路７０１−３は、走査線３２−５の信号レベルと走査線３２−６の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［5］を出力する。換言すれば、第１演算回路７０１−３は、奇数番目の走査線３２−５の信号レベルと、当該奇数番目の走査線３２−５の「次に位置する偶数番目の走査線３２−６」の信号レベルとについて、排他的論理和を演算し、該演算結果（第１演算結果）を出力する。
第１演算回路７０１−４は、走査線３２−７の信号レベルと走査線３２−８の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［7］を出力する。換言すれば、第１演算回路７０１−４は、奇数番目の走査線３２−７の信号レベルと、当該奇数番目の走査線３２−７の「次に位置する偶数番目の走査線３２−８」の信号レベルとについて、排他的論理和を演算し、該演算結果（第１演算結果）を出力する。
第１演算回路７０１−４は、走査線３２−７の信号レベルと走査線３２−８の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［7］を出力する。換言すれば、第１演算回路７０１−４は、奇数番目の走査線３２−７の信号レベルと、当該奇数番目の走査線３２−７の「次に位置する偶数番目の走査線３２−８」の信号レベルとについて、排他的論理和を演算し、該演算結果（第１演算結果）を出力する。
第２演算回路７０２−１乃至７０２−３は下記の処理を行う。
第２演算回路７０２−１は、走査線３２−２の信号レベルと走査線３２−３の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［2］を出力する。換言すれば、第２演算回路７０２−１は、前記「次に位置する偶数番目の走査線３２−２」の信号レベルと、当該偶数番目の走査線の「次に位置する奇数番目の走査線３２−３」の信号レベルとについて、排他的論理和を演算し、その演算結果を第２演算結果として出力する。
第２演算回路７０２−２は、走査線３２−４の信号レベルと走査線３２−５の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［4］を出力する。換言すれば、第２演算回路７０２−２は、前記「次に位置する偶数番目の走査線３２−４」の信号レベルと、当該偶数番目の走査線の「次に位置する奇数番目の走査線３２−５」の信号レベルとについて、排他的論理和を演算し、その演算結果を第２演算結果として出力する。
第２演算回路７０２−３は、走査線３２−６の信号レベルと走査線３２−７の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［6］を出力する。換言すれば、第２演算回路７０２−３は、前記「次に位置する偶数番目の走査線３２−６」の信号レベルと、当該偶数番目の走査線の「次に位置する奇数番目の走査線３２−７」の信号レベルとについて、排他的論理和を演算し、その演算結果を第２演算結果として出力する。
第２演算回路７０２−１は、走査線３２−２の信号レベルと走査線３２−３の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［2］を出力する。換言すれば、第２演算回路７０２−１は、前記「次に位置する偶数番目の走査線３２−２」の信号レベルと、当該偶数番目の走査線の「次に位置する奇数番目の走査線３２−３」の信号レベルとについて、排他的論理和を演算し、その演算結果を第２演算結果として出力する。
第２演算回路７０２−２は、走査線３２−４の信号レベルと走査線３２−５の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［4］を出力する。換言すれば、第２演算回路７０２−２は、前記「次に位置する偶数番目の走査線３２−４」の信号レベルと、当該偶数番目の走査線の「次に位置する奇数番目の走査線３２−５」の信号レベルとについて、排他的論理和を演算し、その演算結果を第２演算結果として出力する。
第２演算回路７０２−３は、走査線３２−６の信号レベルと走査線３２−７の信号レベルとの排他的論理和を演算し、該演算結果を示す信号Ｐ［6］を出力する。換言すれば、第２演算回路７０２−３は、前記「次に位置する偶数番目の走査線３２−６」の信号レベルと、当該偶数番目の走査線の「次に位置する奇数番目の走査線３２−７」の信号レベルとについて、排他的論理和を演算し、その演算結果を第２演算結果として出力する。
第２段７０−２は、第３演算回路７０３と、第４演算回路７０４と、を含む。
第３演算回路７０３は、第１演算回路７０１−１乃至７０１−４から出力された信号Ｐ［1］、Ｐ［3］、Ｐ［5］、Ｐ［7］について論理和を演算し、該演算結果を示す信号Ｑ［1］を出力する。換言すれば、第３演算回路７０３は、第１演算回路７０１−１乃至７０１−４の演算結果について、論理和を演算し、該演算結果（第３演算結果）を出力する。
なお、第３演算回路７０３は、第１演算回路７０１−１乃至７０１−４の演算結果について論理積を演算するものであるが、仮に走査線３２の最終行が奇数番目の走査線３２であれば、当該最終行目の走査線３２の走査信号も入力される。例えば最終行の走査線３２が第９行目であれば、これに対応する走査信号Ｇ［9］が第３演算回路７０３に入力される。
第３演算回路７０３は、第１演算回路７０１−１乃至７０１−４から出力された信号Ｐ［1］、Ｐ［3］、Ｐ［5］、Ｐ［7］について論理和を演算し、該演算結果を示す信号Ｑ［1］を出力する。換言すれば、第３演算回路７０３は、第１演算回路７０１−１乃至７０１−４の演算結果について、論理和を演算し、該演算結果（第３演算結果）を出力する。
なお、第３演算回路７０３は、第１演算回路７０１−１乃至７０１−４の演算結果について論理積を演算するものであるが、仮に走査線３２の最終行が奇数番目の走査線３２であれば、当該最終行目の走査線３２の走査信号も入力される。例えば最終行の走査線３２が第９行目であれば、これに対応する走査信号Ｇ［9］が第３演算回路７０３に入力される。
第４演算回路７０４は、第２演算回路７０２−１乃至７０２−３から出力された信号Ｐ［2］、Ｐ［4］、Ｐ［6］、及び両端の走査線３２−１，３２−８に対応する走査信号Ｇ［1］、Ｇ［8］について論理和を演算し、該演算結果を示す信号Ｑ［2］を出力する。換言すれば、第４演算回路７０４は、第２演算回路７０２−１乃至７０２−３の演算結果について、論理和を演算し、該演算結果（第４演算結果）を出力する。
なお、第４演算回路７０４は、第２演算回路７０２−１乃至７０２−３の演算結果について論理積を演算するものであるが、第１行目の走査線３２−１の走査信号Ｇ［1］も入力される。また、本例のように走査線３２の最終行が偶数番目のもの（図３に示す走査線３２−８）であれば、当該最終行目の走査線３２の走査信号（本例ではＧ［8］）も第４演算回路７０４に入力される。
なお、第４演算回路７０４は、第２演算回路７０２−１乃至７０２−３の演算結果について論理積を演算するものであるが、第１行目の走査線３２−１の走査信号Ｇ［1］も入力される。また、本例のように走査線３２の最終行が偶数番目のもの（図３に示す走査線３２−８）であれば、当該最終行目の走査線３２の走査信号（本例ではＧ［8］）も第４演算回路７０４に入力される。
第３段７０−３は、第５演算回路７０５を含む。
第５演算回路７０５は、第３演算回路７０３の演算結果と、第４演算回路７０４の演算結果とについて論理積を演算し、該演算結果（検査信号）を出力する。具体的には、第５演算回路７０５は、第３演算回路７０３から出力された信号Ｑ［1］と、第４演算回路７０４から出力された信号Ｑ［2］とについて論理積を演算し、該演算結果である検査信号Ｄoutを出力する。
なお、第５演算回路７０５の出力端子（検査回路７０の出力端子）は、外部の検査装置に接続される。検査装置は、検査信号Ｄoutに基づいて、製品の良否の判定、不良原因の解析などを行う。
第５演算回路７０５は、第３演算回路７０３の演算結果と、第４演算回路７０４の演算結果とについて論理積を演算し、該演算結果（検査信号）を出力する。具体的には、第５演算回路７０５は、第３演算回路７０３から出力された信号Ｑ［1］と、第４演算回路７０４から出力された信号Ｑ［2］とについて論理積を演算し、該演算結果である検査信号Ｄoutを出力する。
なお、第５演算回路７０５の出力端子（検査回路７０の出力端子）は、外部の検査装置に接続される。検査装置は、検査信号Ｄoutに基づいて、製品の良否の判定、不良原因の解析などを行う。
本実施形態に係る電気光学装置１００によれば、走査線駆動回路４２によって走査線３２−１乃至３２−Ｍを順次選択していく作業を一回行い、そのときに検査回路７０から出力される検査信号Ｄoutの波形（パターン）を参照することで、欠陥が生じている走査線３２及び当該欠陥の種類を特定することができる。以下、検査信号Ｄoutに基づく、走査線３２の正常／欠陥の判定方法の一例について説明する。
図４は、走査線３２−１乃至３２−８が正常な場合（欠陥が無い場合）に、検査回路７０から出力される検査信号Ｄoutの波形を示す図である。同図に示す例では、走査信号Ｇ[1]〜Ｇ[8]が、順次、所定の選択電位（ハイレベル）に設定され、走査線３２−１乃至３２−８が順次選択されると、検査回路７０からは、各走査線３２−１乃至３２−８が選択された期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）にハイレベルとなる検査信号Ｄoutが出力される。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）の全てで、検査信号Ｄoutがハイレベルとなっていれば、走査線３２−１乃至３２−８は全て正常であると判定できる。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）の全てで、検査信号Ｄoutがハイレベルとなっていれば、走査線３２−１乃至３２−８は全て正常であると判定できる。
図５は、特定の走査線３２が他の部材（例えば共通電位Ｖcomとして接地電位が供給された共通電極６４など）と短絡するなどして接地電位に固定されてしまった場合に、検査回路７０から出力される検査信号Ｄoutの波形を示す図である。同図に示す例では、走査線駆動回路４２によって走査線３２−１乃至３２−８を選択するための処理が行われても、短絡などにより接地電位に固定された走査線３２−３だけは選択されない。この場合、接地電位に固定された走査線３２−３が本来選択されるべき期間Ｔ３では、第２演算回路７０２−１の出力信号Ｐ[2]がローレベルになるとともに、第１演算回路７０１−２の出力信号Ｐ[3]がローレベルになる。このため、期間Ｔ３では、第３演算回路７０３の出力信号Ｑ[1]と第４算回路７０４の出力信号Ｑ[2]とが同時にローレベルになる。この結果、期間Ｔ３において、検査信号Ｄoutがローレベルとなる。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）中に、検査信号Ｄoutがローレベルの一期間（図６に示す例では走査線３２−３）が存在すれば、以下の欠陥態様であると判定できる。第１の欠陥態様は、当該期間に対応する走査線３２が、他の部材と短絡して接地電位に固定されてしまっていると判定できる。本実施形態によれば、図５に示す波形パターンでは、第１の欠陥態様及び第２の欠陥態様の何れかに該当すると判定できる。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）中に、検査信号Ｄoutがローレベルの一期間（図６に示す例では走査線３２−３）が存在すれば、以下の欠陥態様であると判定できる。第１の欠陥態様は、当該期間に対応する走査線３２が、他の部材と短絡して接地電位に固定されてしまっていると判定できる。本実施形態によれば、図５に示す波形パターンでは、第１の欠陥態様及び第２の欠陥態様の何れかに該当すると判定できる。
図６は、特定の走査線３２が他の部材（例えば選択電位の供給線（不図示））と短絡するなどして所定の選択電位（ハイレベル）に固定されてしまった場合に、検査回路７０から出力される検査信号Ｄoutの波形を示す図である。図６に示す例では、走査線３２−３が短絡などにより所定の選択電位に固定されている。この場合、ハイレベルに固定された走査線３２−３が本来選択されるべき期間Ｔ３以外の期間のうち、期間Ｔ３に隣接する期間Ｔ２では、第２演算回路７０２−１の出力信号Ｐ[2]がローレベルになる。従って、第４演算回路７０４の出力信号Ｑ［2］がローレベルとなる。このため、期間Ｔ２では、第３演算回路７０３の出力信号Ｑ[1]と第４算回路７０４の出力信号Ｑ[2]とが同時にローレベルになる。この結果、期間Ｔ２において、検査信号Ｄoutがローレベルとなる。なお、期間Ｔ２と同様、期間Ｔ３に隣接する期間Ｔ４においても検査信号Ｄoutがローレベルとなる。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）中に、検査信号Ｄoutがハイレベルの期間であって、且つ、当該期間の直前及び直後の期間では検査信号Ｄoutがローレベルとなっていれば、以下の欠陥態様であると判定できる。第３の欠陥態様は、当該ハイレベルの期間に選択された走査線３２（図６に示す例では走査線３２−３）が、他の部材と短絡するなどして選択電位に固定された態様である。一方、第４の欠陥態様は、当該ハイレベルの期間に選択された走査線３２の前後の走査線３２（図６に示す例では走査線３２−２及び３２−４）が、他の部材と短絡するなどして接地電位に固定された態様である。本実施形態によれば、図６に示す波形パターンでは、第３の欠陥態様及び第４の欠陥態様のいずれかに該当すると判定できる。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）中に、検査信号Ｄoutがハイレベルの期間であって、且つ、当該期間の直前及び直後の期間では検査信号Ｄoutがローレベルとなっていれば、以下の欠陥態様であると判定できる。第３の欠陥態様は、当該ハイレベルの期間に選択された走査線３２（図６に示す例では走査線３２−３）が、他の部材と短絡するなどして選択電位に固定された態様である。一方、第４の欠陥態様は、当該ハイレベルの期間に選択された走査線３２の前後の走査線３２（図６に示す例では走査線３２−２及び３２−４）が、他の部材と短絡するなどして接地電位に固定された態様である。本実施形態によれば、図６に示す波形パターンでは、第３の欠陥態様及び第４の欠陥態様のいずれかに該当すると判定できる。
図７は、隣接する走査線３２同士が短絡するなどして所定の選択電位（ハイレベル）に固定されてしまった場合に、検査回路７０から出力される検査信号Ｄoutの波形を示す図である。図７に示す例では、走査線３２−３と走査線３２−４とが短絡している。この場合、本来は走査線３２−３のみが選択されるべき期間Ｔ３、及び、本来は走査線３２−４のみが選択されるべき期間Ｔ４において、走査線３２−３と走査線３２−４とが同時に選択されて第３演算回路７０３の出力信号Ｐ［3］がローレベルとなる。従って、第３演算回路７０３の出力信号Ｑ［1］がローレベルとなる。このため、期間Ｔ３，Ｔ４では、第３演算回路７０３の出力信号Ｑ[1]と第４算回路７０４の出力信号Ｑ[2]とが同時にローレベルになる。この結果、期間Ｔ３，Ｔ４において、検査信号Ｄoutがローレベルとなる。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）中に、検査信号Ｄoutが連続する二つの期間でローレベルとなっていれば、以下の欠陥態様であると判定できる。第５の欠陥態様は、当該ローレベルの期間に選択された走査線３２（図６に示す例では走査線３２−３，３２−４）同士が短絡するなどして選択電位に固定された態様である。また、第６の欠陥態様は、当該ローレベルの期間に選択された走査線３２が、他の部材と短絡するなどして接地電位に固定された態様である。本実施形態によれば、図７に示す波形パターンでは、第５の欠陥態様及び第６の欠陥態様のいずれかに該当すると判定できる。
換言すれば、走査線駆動回路４２によって走査線３２−１乃至３２−８が選択される期間（期間Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８）中に、検査信号Ｄoutが連続する二つの期間でローレベルとなっていれば、以下の欠陥態様であると判定できる。第５の欠陥態様は、当該ローレベルの期間に選択された走査線３２（図６に示す例では走査線３２−３，３２−４）同士が短絡するなどして選択電位に固定された態様である。また、第６の欠陥態様は、当該ローレベルの期間に選択された走査線３２が、他の部材と短絡するなどして接地電位に固定された態様である。本実施形態によれば、図７に示す波形パターンでは、第５の欠陥態様及び第６の欠陥態様のいずれかに該当すると判定できる。
以上説明したように、本発明の第１実施形態によれば、欠陥が生じた配線（走査線３２）と当該欠陥の種類を、簡易な検査工程で検出することができる電気光学基板１２及び電子機器（電気光学装置１００）を提供することができる。なお、従来の検査回路では、検査工程が煩雑な上に、実際に欠陥が生じている走査線を具体的に特定することも、その欠陥の種類を特定することもできない。
［第１変形例］
以下、上述した第１実施形態に係る電気光学基板１２の変形例を説明する。なお、説明の重複を避けるため、第１実施形態と本変形例との相違点を説明し、第１実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、上述した第１実施形態に係る電気光学基板１２の検査回路７０の代わりに、図８に示す検査回路７０´を用いる。
図８は、第１変形例に係る電気光学基板における検査回路７０´の構成例を示す図である。第１実施形態の検査回路７０と、本変形例の検査回路７０´との相違点は、本変形例の検査回路７０´では、ＯＲ回路の代わりに否定論理和回路（以下、ＮＯＲ回路という）が用いられ、ＡＮＤ回路の代わりにＮＯＲ回路が用いられる点である。
以下、上述した第１実施形態に係る電気光学基板１２の変形例を説明する。なお、説明の重複を避けるため、第１実施形態と本変形例との相違点を説明し、第１実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、上述した第１実施形態に係る電気光学基板１２の検査回路７０の代わりに、図８に示す検査回路７０´を用いる。
図８は、第１変形例に係る電気光学基板における検査回路７０´の構成例を示す図である。第１実施形態の検査回路７０と、本変形例の検査回路７０´との相違点は、本変形例の検査回路７０´では、ＯＲ回路の代わりに否定論理和回路（以下、ＮＯＲ回路という）が用いられ、ＡＮＤ回路の代わりにＮＯＲ回路が用いられる点である。
すなわち、第１実施形態では図３に示すように第３演算回路７０３及び第４演算回路７０４としてそれぞれＯＲ回路を設けているが、本変形例では図８に示すように第３演算回路７０３´及び第４演算回路７０４´としてＮＯＲ回路を設ける。さらに、第１実施形態では図３に示すように第５演算回路７０５としてＡＮＤ回路を設けているが、本変形例では図８に示すように第５演算回路７０５´としてＮＯＲ回路を設ける。なお、図３及び図８の回路図から自明ではあるが、検査回路７０と検査回路７０´とは等価である。
ここで、ＮＯＲ回路はＯＲ回路と比較して、より少ない個数のトランジスターで構成できる。従って、本変形例によれば、第１実施形態の検査回路７０と比較して、より少ない個数のトランジスターで構成可能な検査回路７０´が実現する。つまり、電気光学基板１２の構成の簡略化が実現する。
［第２変形例］
以下、上述した第１実施形態に係る電気光学基板１２の変形例を説明する。なお、説明の重複を避けるため、第１実施形態と本変形例との相違点を説明し、第１実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、第２段７０−２を二つのＯＲ回路（４入力１出力の第３演算回路７０３、及び、５入力１出力の第４演算回路７０４）で構成しているが、第２段７０−２を構成するＯＲ回路の個数は２個に限定されるものではない。例えば、第３演算回路７０３を、２入力１出力のＯＲ回路を３個用いて構成してもよい。また、第４演算回路７０４を、２入力１出力のＯＲ回路を２個と、３入力１出力のＯＲ回路を１個とを用いて構成してもよい。
以下、上述した第１実施形態に係る電気光学基板１２の変形例を説明する。なお、説明の重複を避けるため、第１実施形態と本変形例との相違点を説明し、第１実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、第２段７０−２を二つのＯＲ回路（４入力１出力の第３演算回路７０３、及び、５入力１出力の第４演算回路７０４）で構成しているが、第２段７０−２を構成するＯＲ回路の個数は２個に限定されるものではない。例えば、第３演算回路７０３を、２入力１出力のＯＲ回路を３個用いて構成してもよい。また、第４演算回路７０４を、２入力１出力のＯＲ回路を２個と、３入力１出力のＯＲ回路を１個とを用いて構成してもよい。
＜第２実施形態＞
以下、第２実施形態に係る電気光学基板１２について説明する。なお、説明の重複を避けるため、第１実施形態と第２実施形態との相違点のみを説明し、第１実施形態と共通の構成及び作用などについては説明を省略する。第２実施形態に係る電気光学基板１２では、上述した第１実施形態に係る電気光学基板１２の検査回路７０の代わりに、図９に示す検査回路７１を用いる。
以下、第２実施形態に係る電気光学基板１２について説明する。なお、説明の重複を避けるため、第１実施形態と第２実施形態との相違点のみを説明し、第１実施形態と共通の構成及び作用などについては説明を省略する。第２実施形態に係る電気光学基板１２では、上述した第１実施形態に係る電気光学基板１２の検査回路７０の代わりに、図９に示す検査回路７１を用いる。
図９は、第２実施形態に係る電気光学基板における検査回路７１の構成例を示す図である。第１実施形態の検査回路７０と第２実施形態の検査回路７１との相違点の１つは、第２実施形態の検査回路７１には、第１段７０−１の前段に「入力切替段７０−０」が設けられた点である。これにより、走査線３２の検査を実行しないときには、第１段７０−１乃至第３段７０−３を無駄に動作させず、検査回路７１の消費電力を削減することができる。
入力切替段７０−０は、ＮＯＲ回路である入力切替回路７００−１乃至７０１−８を含む。また、入力切替回路７００−１乃至７０１−８は、それぞれ、一方の入力端子に検査イネーブル信号Ｅｎが供給され、他方の入力端子に走査信号が入力される。
具体的には、入力切替回路７００−１乃至７００−８は下記の処理を行う。
入力切替回路７００−１は、走査信号Ｇ［1］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［1］を出力する。
入力切替回路７００−２は、走査信号Ｇ［2］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［2］を出力する。
入力切替回路７００−３は、走査信号Ｇ［3］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［3］を出力する。
入力切替回路７００−４は、走査信号Ｇ［4］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［4］を出力する。
入力切替回路７００−５は、走査信号Ｇ［5］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［5］を出力する。
入力切替回路７００−６は、走査信号Ｇ［6］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［6］を出力する。
入力切替回路７００−７は、走査信号Ｇ［7］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［7］を出力する。
入力切替回路７００−８は、走査信号Ｇ［8］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［8］を出力する。
具体的には、入力切替回路７００−１乃至７００−８は下記の処理を行う。
入力切替回路７００−１は、走査信号Ｇ［1］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［1］を出力する。
入力切替回路７００−２は、走査信号Ｇ［2］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［2］を出力する。
入力切替回路７００−３は、走査信号Ｇ［3］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［3］を出力する。
入力切替回路７００−４は、走査信号Ｇ［4］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［4］を出力する。
入力切替回路７００−５は、走査信号Ｇ［5］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［5］を出力する。
入力切替回路７００−６は、走査信号Ｇ［6］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［6］を出力する。
入力切替回路７００−７は、走査信号Ｇ［7］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［7］を出力する。
入力切替回路７００−８は、走査信号Ｇ［8］のレベルと検査イネーブル信号Ｅｎのレベルとの否定論理和を演算し、該演算結果を示す信号Ｒ［8］を出力する。
ここで、第２実施形態の検査回路７１は、入力切替回路７００−１乃至７００−８に入力される検査イネーブル信号Ｅｎがローレベルのときに、走査線３２−１乃至走査線３２−８を検査する回路として動作する。検査イネーブル信号Ｅｎのレベルは、制御部１４により設定される。
入力切替回路７００−１乃至７００−８の入力と出力との関係は、次の通りである。
検査イネーブル信号Ｅｎがローレベルの場合、入力切替回路７００−１乃至７００−８は、入力された走査信号Ｇ［1］乃至Ｇ［8］の論理レベルを反転させて出力する。一方、検査イネーブル信号Ｅｎがハイレベルの場合、入力切替回路７００−１乃至７００−８から出力される信号Ｒ［1］乃至Ｒ［8］は常にローレベルである。これにより、走査信号Ｇ［1］乃至Ｇ［8］のレベルが変化しても、第１段７０−１乃至第３段７０−３の回路の状態は遷移しないため、第１段７０−１乃至第３段７０−３における消費電力が低減される。
入力切替回路７００−１乃至７００−８の入力と出力との関係は、次の通りである。
検査イネーブル信号Ｅｎがローレベルの場合、入力切替回路７００−１乃至７００−８は、入力された走査信号Ｇ［1］乃至Ｇ［8］の論理レベルを反転させて出力する。一方、検査イネーブル信号Ｅｎがハイレベルの場合、入力切替回路７００−１乃至７００−８から出力される信号Ｒ［1］乃至Ｒ［8］は常にローレベルである。これにより、走査信号Ｇ［1］乃至Ｇ［8］のレベルが変化しても、第１段７０−１乃至第３段７０−３の回路の状態は遷移しないため、第１段７０−１乃至第３段７０−３における消費電力が低減される。
ここで、検査回路７１は負論理（Active Low）で動作する回路であるので、第４演算回路７０４には、走査信号Ｇ［1］，Ｇ［8］ではなく、それらの論理レベルが反転された信号が入力されなくてはならない。よって、入力切替回路７００−１と第３演算回路７０３との間には論理否定回路（以下、ＮＯＴ回路という。）８０１が設けられ、且つ、入力切替回路７００−８と第４演算回路７０４との間にはＮＯＴ回路８０２が設けられる。
以上説明したように、本発明の第２実施形態によれば、第１実施形態に係る電気光学基板及び電子機器と同様の効果を奏する上に、消費電力が低減された電気光学装置及び電子機器を提供することができる。
以上説明したように、本発明の第２実施形態によれば、第１実施形態に係る電気光学基板及び電子機器と同様の効果を奏する上に、消費電力が低減された電気光学装置及び電子機器を提供することができる。
［第３変形例］
以下、上述した第２実施形態に係る電気光学基板の変形例を説明する。なお、説明の重複を避けるため、第２実施形態と本変形例との相違点を説明し、第２実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、上述した第２実施形態に係る電気光学基板の検査回路７１の代わりに、図１０に示す検査回路７１´を用いる。第２実施形態の検査回路７１は、検査イネーブル信号Ｅｎがローレベルのときに、走査線３２−１乃至３２−８を検査する回路として動作するが、本変形例の検査回路７１´は、検査イネーブル信号Ｅｎがハイレベルのときに、走査線３２−１乃至３２−８を検査する回路として動作する。
以下、上述した第２実施形態に係る電気光学基板の変形例を説明する。なお、説明の重複を避けるため、第２実施形態と本変形例との相違点を説明し、第２実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、上述した第２実施形態に係る電気光学基板の検査回路７１の代わりに、図１０に示す検査回路７１´を用いる。第２実施形態の検査回路７１は、検査イネーブル信号Ｅｎがローレベルのときに、走査線３２−１乃至３２−８を検査する回路として動作するが、本変形例の検査回路７１´は、検査イネーブル信号Ｅｎがハイレベルのときに、走査線３２−１乃至３２−８を検査する回路として動作する。
図１０は、第２変形例に係る電気光学基板における検査回路７１´の構成例を示す図である。同図に示すように、本変形例の検査回路７１´では、入力切替段７０´−０はＮＡＮＤ回路である入力切替回路７００´−１乃至７００´−８を備える。
入力切替回路７００´−１乃至７００´−８の入力と出力との関係は、次の通りである。
検査イネーブル信号Ｅｎがハイレベルの場合、入力切替回路７００´−１乃至７００´−８は、入力された走査信号Ｇ［１］乃至Ｇ［８］の論理レベルを反転させて出力する。一方、検査イネーブル信号Ｅｎがローレベルの場合、入力切替回路７００−１乃至７００−８から出力される信号Ｒ［１］乃至Ｒ［８］は常にハイレベルである。これにより、走査信号Ｇ［１］乃至Ｇ［８］のレベルが変化しても、第１段７０−１乃至第３段７０−３の回路の状態は遷移しないため、第１段７０−１乃至第３段７０−３における消費電力が低減される。
入力切替回路７００´−１乃至７００´−８の入力と出力との関係は、次の通りである。
検査イネーブル信号Ｅｎがハイレベルの場合、入力切替回路７００´−１乃至７００´−８は、入力された走査信号Ｇ［１］乃至Ｇ［８］の論理レベルを反転させて出力する。一方、検査イネーブル信号Ｅｎがローレベルの場合、入力切替回路７００−１乃至７００−８から出力される信号Ｒ［１］乃至Ｒ［８］は常にハイレベルである。これにより、走査信号Ｇ［１］乃至Ｇ［８］のレベルが変化しても、第１段７０−１乃至第３段７０−３の回路の状態は遷移しないため、第１段７０−１乃至第３段７０−３における消費電力が低減される。
［第４変形例］
以下、上述した第２実施形態及び第２変形例に係る電気光学基板の変形例を説明する。なお、説明の重複を避けるため、第２実施形態と本変形例との相違点を説明し、第２実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、上述した第２実施形態の検査回路７１及び第２変形例の検査回路７１´において、第２段７０−２及び第３段７０−３の構成を、図８を参照して説明した第２段７０−２´及び第３段７０−３´と同様の構成としてもよい。すなわち、第２段７０−２及び第３段７０−３を、ＯＲ回路の代わりにＮＯＲ回路を用い、ＡＮＤ回路の代わりにＮＯＲ回路用いて構成してもよい。
以下、上述した第２実施形態及び第２変形例に係る電気光学基板の変形例を説明する。なお、説明の重複を避けるため、第２実施形態と本変形例との相違点を説明し、第２実施形態と共通の構成及び作用などについては説明を省略する。本変形例では、上述した第２実施形態の検査回路７１及び第２変形例の検査回路７１´において、第２段７０−２及び第３段７０−３の構成を、図８を参照して説明した第２段７０−２´及び第３段７０−３´と同様の構成としてもよい。すなわち、第２段７０−２及び第３段７０−３を、ＯＲ回路の代わりにＮＯＲ回路を用い、ＡＮＤ回路の代わりにＮＯＲ回路用いて構成してもよい。
［第５変形例］
上述した各実施形態及び各変形例の検査回路７０，７０´，７１，７１´は、それらに含まれるＡＮＤ回路、ＯＲ回路、及びＮＯＲ回路を、それぞれ下記の回路に置き換えることで、適宜変形することができる。
すなわち、ＡＮＤ回路は、ＮＡＮＤ回路とＮＯＴ回路とに置き換え可能である。ＯＲ回路は、ＮＯＲ回路とＮＯＴ回路とに置き換え可能である。ＮＯＲ回路は、ＯＲ回路とＮＯＴ回路とに置き換え可能である。さらに、論理回路の公知の等価変換手法を用いて、検査回路７０，７０´，７１，７１´は種々に変形可能である。
［第６変形例］
上述した各実施形態及び各変形例に係る電気光学装置１００では、画素部３０と、走査線駆動回路４２と、データ線駆動回路４４と、検査回路７０とを電気光学基板１２上に設けているが、走査線駆動回路４２及びデータ線駆動回路４４を、電気光学基板１２０に対して外付け態様で設けてもよい。
具体的には、例えば、制御部１４及び信号処理部２１と、電気光学基板１２とを接続するフレキシブルプリント基板上に、ＣＯＦ（Chip On Film）によって走査線駆動回路４２及びデータ線駆動回路４４を形成してもよい。
なお、走査線駆動回路４２及びデータ線駆動回路４４のうちいずれか一方のみをＣＯＦによってフレキシブルプリント基板上に形成してもよい。
［第７変形例］
上述した各実施形態及び各変形例に係る電気光学装置１００では、画素部３０と、走査線駆動回路４２と、データ線駆動回路４４と、検査回路７０とを電気光学基板１２上に設けているが、検査回路７０を、電気光学基板１２０に対して外付け態様で設けてもよい。換言すれば、検査回路７０が、全ての走査線３２の末端（走査線駆動回路４２が接続された端部とは反対側の端部）に接続され得る態様であれば、電気光学装置１００においてどのような態様で設けられてもよい。
上述した各実施形態及び各変形例の検査回路７０，７０´，７１，７１´は、それらに含まれるＡＮＤ回路、ＯＲ回路、及びＮＯＲ回路を、それぞれ下記の回路に置き換えることで、適宜変形することができる。
すなわち、ＡＮＤ回路は、ＮＡＮＤ回路とＮＯＴ回路とに置き換え可能である。ＯＲ回路は、ＮＯＲ回路とＮＯＴ回路とに置き換え可能である。ＮＯＲ回路は、ＯＲ回路とＮＯＴ回路とに置き換え可能である。さらに、論理回路の公知の等価変換手法を用いて、検査回路７０，７０´，７１，７１´は種々に変形可能である。
［第６変形例］
上述した各実施形態及び各変形例に係る電気光学装置１００では、画素部３０と、走査線駆動回路４２と、データ線駆動回路４４と、検査回路７０とを電気光学基板１２上に設けているが、走査線駆動回路４２及びデータ線駆動回路４４を、電気光学基板１２０に対して外付け態様で設けてもよい。
具体的には、例えば、制御部１４及び信号処理部２１と、電気光学基板１２とを接続するフレキシブルプリント基板上に、ＣＯＦ（Chip On Film）によって走査線駆動回路４２及びデータ線駆動回路４４を形成してもよい。
なお、走査線駆動回路４２及びデータ線駆動回路４４のうちいずれか一方のみをＣＯＦによってフレキシブルプリント基板上に形成してもよい。
［第７変形例］
上述した各実施形態及び各変形例に係る電気光学装置１００では、画素部３０と、走査線駆動回路４２と、データ線駆動回路４４と、検査回路７０とを電気光学基板１２上に設けているが、検査回路７０を、電気光学基板１２０に対して外付け態様で設けてもよい。換言すれば、検査回路７０が、全ての走査線３２の末端（走査線駆動回路４２が接続された端部とは反対側の端部）に接続され得る態様であれば、電気光学装置１００においてどのような態様で設けられてもよい。
［第１応用例］
上述した各実施形態及び各変形例は、さらに次のように応用することができる。以下、説明の重複を避けるため、各実施形態及び各変形例との相違点を説明し、共通の構成及び作用などについては説明を省略する。
上述した各実施形態及び各変形例に係る電気光学基板１２では、検査回路７０，７０´、７１、７１´は走査線３２の検査を行う。しかしながら、上述した各実施形態及び各変形例は、走査線以外の配線（例えばデータ線）を検査する電気光学基板にも応用可能である。
上述した各実施形態及び各変形例は、さらに次のように応用することができる。以下、説明の重複を避けるため、各実施形態及び各変形例との相違点を説明し、共通の構成及び作用などについては説明を省略する。
上述した各実施形態及び各変形例に係る電気光学基板１２では、検査回路７０，７０´、７１、７１´は走査線３２の検査を行う。しかしながら、上述した各実施形態及び各変形例は、走査線以外の配線（例えばデータ線）を検査する電気光学基板にも応用可能である。
図１１は、本応用例に係る電気光学装置１０１の主要構成の一例を示すブロック図である。本応用例に係る電気光学装置１０１では、検査回路９０は、図１１に示すように各データ線３４に対して電気的に接続される。そして、データ線３４を検査する際には、制御部１４が、データ線３４を１水平期間ごとに一本ずつ一方端側から他方端側へ順次選択していく。そして、そのときに検査回路９０から出力される検査信号Ｄoutを、例えばオシロスコープなどの観察手段を用いて観察することで、各データ線３４を検査することができる。換言すれば、制御部１４は、走査線３２の検査工程にて走査線駆動回路４２を制御して走査線３２を順次選択していくように、データ線３４の検査工程にてデータ線駆動回路４４を制御してデータ線３４を順次選択していく。これにより、上述した各実施形態及び各変形例と同様に、検出信号Ｄoutに基づいてデータ線３４を検査することが可能となる。
［第２応用例］
上述した各実施形態及び各変形例を適用可能な電気光学装置は、液晶表示装置に限られず、所定の駆動回路によって複数の配線を１本ずつ順次選択可能な構成であれば、他の表示装置にも適用可能である。例えば、適用可能な表示装置として、有機ＥＬ（Electro-Luminescence）表示装置や電気泳動表示装置（EPD：Electrophoretic Display）などを挙げることができる。
上述した各実施形態及び各変形例を適用可能な電気光学装置は、液晶表示装置に限られず、所定の駆動回路によって複数の配線を１本ずつ順次選択可能な構成であれば、他の表示装置にも適用可能である。例えば、適用可能な表示装置として、有機ＥＬ（Electro-Luminescence）表示装置や電気泳動表示装置（EPD：Electrophoretic Display）などを挙げることができる。
［第３応用例］
以上説明した実施形態、変形例、及び応用例に例示した電気光学装置１００，１０１は、各種の電子機器に利用され得る。図１２乃至図１４には、例えば電気光学装置１００を採用した電子機器の具体的な形態が示されている。
以上説明した実施形態、変形例、及び応用例に例示した電気光学装置１００，１０１は、各種の電子機器に利用され得る。図１２乃至図１４には、例えば電気光学装置１００を採用した電子機器の具体的な形態が示されている。
図１２は、電気光学装置１００を適用した投射型表示装置（３板式のプロジェクター）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１００（１００R,１００G,１００B）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１００Rに供給し、緑色成分ｇを電気光学装置１００Gに供給し、青色成分ｂを電気光学装置１００Bに供給する。各電気光学装置１００は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１００からの出射光を合成して投射面４００４に投射する。
図１３は、電気光学装置１００を採用した可搬型のパーソナルコンピューターの斜視図である。パーソナルコンピューター２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。
図１４は、電気光学装置１００を適用した携帯電話機の斜視図である。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。
なお、本発明に係る電気光学装置が適用される電子機器としては、図１２乃至図１４に例示した機器のほか、携帯情報端末（ＰＤＡ：Personal Digital Assistants），スマートフォン、デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤー，タッチパネルを備えた機器等などが挙げられる。
以上、本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、電気光学基板、電気光学装置、及び電子機器の構成や動作は、上述したものに限定されず、種々の変形実施が可能である。例えば、上述した各実施形態と各変形例と各応用例とを適宜組み合わせて実施することができる。
１２…電気光学基板、１４…制御部、２１…信号処理部、３０…画素部、３２，３２−１〜３２−８…走査線、３４…データ線、４２…走査線駆動回路、４４…データ線駆動回路、６０…共通電位供給回路、６２…画素電極、６４…共通電極、６６…液晶層、７０，７０´，７１，７１´，９０…検査回路、７０−０，７０−０´…入力切替段、７０−１…第１段、７０−２…第２段、７０−３…第３段、１００，１０１…電気光学装置、７００…入力切替回路、７００−１〜７００−８…入力切替回路、７０１−１〜７０１−４…第１演算回路、７０２−１〜７０２−３…第２演算回路、７０３，７０３´…第３演算回路、７０４，７０４´…第４演算回路、７０５，７０５´…第５演算回路、８０１，８０２…論理否定回路。
Claims (7)
- 走査信号が供給される複数の走査線と、
前記複数の走査線を検査する検査回路と、を備える電気光学基板であって、
奇数番目の前記走査線の信号レベルと、前記奇数番目の走査線の次に位置する偶数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、
前記次に位置する偶数番目の走査線の信号レベルと、前記偶数番目の走査線の次に位置する奇数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、
複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、
複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、
前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記走査線の検査結果を示す検査信号として出力する、
電気光学基板。 - 前記検査回路と前記複数の走査線との間に設けられ、供給されたイネーブル信号が非アクティブのとき、前記複数の走査線の信号レベルに関わらず、前記検査回路に所定レベルの信号を出力するイネーブル回路を含む、
請求項１に記載の電気光学基板。 - 前記検査回路は、
前記第１演算結果を出力する第１排他的論理和回路と、
前記第２演算結果を出力する第２排他的論理和回路と、
複数の前記第１排他的論理和回路の出力信号について論理和を演算し、前記第３演算結果を出力する第１演算回路と、
前記複数の第２排他的論理和回路の出力信号について論理和を演算し、前記第４演算結果を出力する第２演算回路と、
前記第１演算回路の出力信号と前記第２演算回路の出力信号との論理積を演算し、前記検査信号を出力する論理積回路と、を備え、
前記第１排他的論理和回路は、一方の入力端子に前記奇数番目の走査線が接続され、他方の入力端子に前記次に位置する偶数番目の走査線が接続され、
前記第２排他的論理和回路は、一方の入力端子に前記次に位置する偶数番目の走査線が接続され、他方の入力端子に前記次に位置する奇数番目の走査線が接続される、
請求項１又は請求項２に記載の電気光学基板。 - データ信号が供給される複数のデータ線と、
前記複数のデータ線を検査する検査回路と、を備える電気光学基板であって、
奇数番目の前記データ線の信号レベルと、前記奇数番目のデータ線の次に位置する偶数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、
前記次に位置する偶数番目のデータ線の信号レベルと、前記偶数番目のデータ線の次に位置する奇数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、
複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、
複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、
前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記データ線の検査結果を示す検査信号として出力する、
電気光学基板。 - 複数の走査線と、
前記複数の走査線に走査信号を供給する走査線駆動回路と、
前記複数の走査線を検査する検査回路と、を備える電気光学装置であって、
奇数番目の前記走査線の信号レベルと、前記奇数番目の走査線の次に位置する偶数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、
前記次に位置する偶数番目の走査線の信号レベルと、前記偶数番目の走査線の次に位置する奇数番目の走査線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、
複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、
複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、
前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記走査線の検査結果を示す検査信号として出力する、
電気光学装置。 - 複数のデータ線と、
前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、
前記複数のデータ線を検査する検査回路と、を備える電気光学装置であって、
奇数番目の前記データ線の信号レベルと、前記奇数番目のデータ線の次に位置する偶数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第１演算結果とし、
前記次に位置する偶数番目のデータ線の信号レベルと、前記偶数番目のデータ線の次に位置する奇数番目のデータ線の信号レベルとについて、排他的論理和を演算した結果を第２演算結果とし、
複数の前記第１演算結果について、論理和を演算した結果を第３演算結果とし、
複数の前記第２演算結果について、論理和を演算した結果を第４演算結果としたとき、
前記検査回路は、前記第３演算結果と前記第４演算結果とについて論理積を演算した結果に相当する値を、前記データ線の検査結果を示す検査信号として出力する、
電気光学装置。 - 請求項１乃至４のうち何れか１つに記載の電気光学基板を備える電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014216053A JP2016085269A (ja) | 2014-10-23 | 2014-10-23 | 電気光学基板、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014216053A JP2016085269A (ja) | 2014-10-23 | 2014-10-23 | 電気光学基板、電気光学装置及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016085269A true JP2016085269A (ja) | 2016-05-19 |
Family
ID=55973659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014216053A Withdrawn JP2016085269A (ja) | 2014-10-23 | 2014-10-23 | 電気光学基板、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016085269A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220009359A (ko) * | 2020-07-15 | 2022-01-24 | 한양대학교 산학협력단 | 디스플레이 장치 및 디스플레이 장치의 제어 방법 |
| KR20230062015A (ko) * | 2021-10-29 | 2023-05-09 | 한양대학교 산학협력단 | 디스플레이 장치 및 디스플레이 장치의 제어 방법 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310172A (ja) * | 1989-06-07 | 1991-01-17 | Nec Gumma Ltd | 故障検出回路を含むｌｓｉ回路 |
| JPH0320782A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 画像表示装置 |
| JPH0357674U (ja) * | 1989-10-11 | 1991-06-04 | ||
| JPH04233905A (ja) * | 1990-07-20 | 1992-08-21 | Ciba Geigy Ag | 安定化した単量体組成物 |
| JP2001066340A (ja) * | 1999-08-27 | 2001-03-16 | Nec Eng Ltd | モニタ回路 |
| JP2004226551A (ja) * | 2003-01-21 | 2004-08-12 | Sony Corp | 液晶表示装置とその検査方法 |
| JP2005043661A (ja) * | 2003-07-22 | 2005-02-17 | Sony Corp | 検査方法、半導体装置、及び表示装置 |
| JP2005351861A (ja) * | 2004-06-14 | 2005-12-22 | Alps Electric Co Ltd | 半田接続検査装置 |
| JP2014062943A (ja) * | 2012-09-20 | 2014-04-10 | Seiko Epson Corp | 検査回路、表示装置、電子機器、電子時計および表示装置の検査方法 |
-
2014
- 2014-10-23 JP JP2014216053A patent/JP2016085269A/ja not_active Withdrawn
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310172A (ja) * | 1989-06-07 | 1991-01-17 | Nec Gumma Ltd | 故障検出回路を含むｌｓｉ回路 |
| JPH0320782A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | 画像表示装置 |
| JPH0357674U (ja) * | 1989-10-11 | 1991-06-04 | ||
| JPH04233905A (ja) * | 1990-07-20 | 1992-08-21 | Ciba Geigy Ag | 安定化した単量体組成物 |
| JP2001066340A (ja) * | 1999-08-27 | 2001-03-16 | Nec Eng Ltd | モニタ回路 |
| JP2004226551A (ja) * | 2003-01-21 | 2004-08-12 | Sony Corp | 液晶表示装置とその検査方法 |
| JP2005043661A (ja) * | 2003-07-22 | 2005-02-17 | Sony Corp | 検査方法、半導体装置、及び表示装置 |
| JP2005351861A (ja) * | 2004-06-14 | 2005-12-22 | Alps Electric Co Ltd | 半田接続検査装置 |
| JP2014062943A (ja) * | 2012-09-20 | 2014-04-10 | Seiko Epson Corp | 検査回路、表示装置、電子機器、電子時計および表示装置の検査方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220009359A (ko) * | 2020-07-15 | 2022-01-24 | 한양대학교 산학협력단 | 디스플레이 장치 및 디스플레이 장치의 제어 방법 |
| KR102649385B1 (ko) | 2020-07-15 | 2024-03-20 | 한양대학교 산학협력단 | 디스플레이 장치 및 디스플레이 장치의 제어 방법 |
| KR20230062015A (ko) * | 2021-10-29 | 2023-05-09 | 한양대학교 산학협력단 | 디스플레이 장치 및 디스플레이 장치의 제어 방법 |
| KR102584486B1 (ko) * | 2021-10-29 | 2023-10-04 | 한양대학교 산학협력단 | 디스플레이 장치 및 디스플레이 장치의 제어 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490154B2 (en) | Electro-optical device and electronic device | |
| JP4600147B2 (ja) | 検査回路、電気光学装置および電子機器 | |
| KR101403127B1 (ko) | 디스플레이패널 및 디스플레이패널 검사방법 | |
| JP4869807B2 (ja) | 表示装置 | |
| WO2018079636A1 (ja) | 液晶表示装置及び故障検査方法 | |
| US20120249499A1 (en) | Display panel and inspection method thereof | |
| JP6653593B2 (ja) | 表示装置及び表示装置の検査方法 | |
| KR20090100272A (ko) | 검사 회로, 전기 광학 장치 및 전자 기기 | |
| JP2015079138A (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| US7427739B2 (en) | Electro-optical device and electronic apparatus | |
| US10290278B2 (en) | Electrooptical device, electronic device, and control method of electrooptical device | |
| US10297224B2 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| JP4100383B2 (ja) | 画像信号処理装置、画像信号処理方法、電気光学装置および電子機器 | |
| JP2016085269A (ja) | 電気光学基板、電気光学装置及び電子機器 | |
| JP6711376B2 (ja) | 電気光学装置および電子機器 | |
| CN110580869A (zh) | 线路检测系统 | |
| JP2006243420A (ja) | 映像信号線駆動回路およびそれを備える表示装置 | |
| JP7375439B2 (ja) | 電気光学装置、および電子機器 | |
| JP6322944B2 (ja) | 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器 | |
| JP6446933B2 (ja) | 電気光学装置、電気光学装置の制御方法、及び電子機器 | |
| JP2018185415A (ja) | 電気光学装置、電子機器、および電気光学装置用基板の検査方法 | |
| US10056053B2 (en) | Electrooptical device, control method of electrooptical device and electronic device | |
| US10199001B2 (en) | Electrooptical device, control method of electrooptical device, and electronic device | |
| KR20150034373A (ko) | 점등 검사 장치 및 방법 | |
| JP2020013074A (ja) | 電気光学装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180413 |