JP2008197324A - ディスプレイ装置およびその駆動方法 - Google Patents

ディスプレイ装置およびその駆動方法 Download PDF

Info

Publication number
JP2008197324A
JP2008197324A JP2007031849A JP2007031849A JP2008197324A JP 2008197324 A JP2008197324 A JP 2008197324A JP 2007031849 A JP2007031849 A JP 2007031849A JP 2007031849 A JP2007031849 A JP 2007031849A JP 2008197324 A JP2008197324 A JP 2008197324A
Authority
JP
Japan
Prior art keywords
gate
period
gate driver
lines
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007031849A
Other languages
English (en)
Other versions
JP4822069B2 (ja
Inventor
Yoshitaro Yamashita
佳大朗 山下
Yasuyuki Onda
靖之 音田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Priority to JP2007031849A priority Critical patent/JP4822069B2/ja
Priority to TW097104166A priority patent/TWI391897B/zh
Priority to CN2008100099346A priority patent/CN101246662B/zh
Priority to US12/030,464 priority patent/US20080198149A1/en
Publication of JP2008197324A publication Critical patent/JP2008197324A/ja
Application granted granted Critical
Publication of JP4822069B2 publication Critical patent/JP4822069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0408Integration of the drivers onto the display substrate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0417Special arrangements specific to the use of low carrier mobility technology
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ガラス基板上にゲートドライバ回路を備えたディスプレイ装置において、オーバードライブ技術を適用可能とし、それにより液晶応答速度を向上可能にする。
【解決手段】ゲートドライバ回路7は、表示パネルのガラス基板上に形成され、複数のゲートラインGLにそれぞれ接続された複数のゲートドライバユニット13を有する。制御回路9は、ゲートドライバ回路7を制御して複数のゲートドライバユニット13に複数のゲートラインGLを順次駆動させる。制御回路9は、各ライン期間に含まれる第1期間に一のゲートラインGLを駆動し、各ライン期間に含まれる第2期間に他のゲートラインGLを駆動する。制御回路9は、第2期間における各ゲートラインGLの駆動を前記第1期間における同ゲートラインGLの駆動から複数のゲートライン分遅れて生じさせる。
【選択図】 図1

Description

本発明は、ガラス基板上に形成されるゲートドライバ回路を有するディスプレイ装置に関し、特に、オーバードライブを行う場合に適したゲートドライブ技術に関する。
従来、アクティブマトリクスディスプレイ装置においては、複数のゲートラインと複数のデータラインがガラス基板上に設けられて、多数の画素がマトリクス状に配置されている。複数のゲートラインは、ゲートドライバ回路によって順次駆動される。
従来のディスプレイ装置の一つとして、ガラス基板上の表示領域の隣接領域に形成されたアモルファスシリコンのゲートドライバ回路を備えたディスプレイ装置が知られている。この種のディスプレイ装置では、ゲートドライバ回路がシフトレジスタ構造を有しており、1フレーム期間に各ゲートラインを1回ずつ駆動するように構成されている。
このようなディスプレイ装置は、配線本数を削減できるメリットを有するが、反面、ゲートドライバ回路において複数のシフトレジスタが直列に接続されており、1フレーム期間に各ゲートラインを複数回駆動するのが容易でなかった。
このことは、オーバードライブ技術を適用する場合に問題になる。オーバードライブ技術は、液晶応答速度を改善する技術である。オーバードライブ技術では、各画素が、ターゲット電圧より高いオーバードライブ電圧で駆動され、それから、所望の液晶透過率に応じたターゲット電圧で駆動される。しかしながら、従来のガラス基板上のアモルファスシリコンゲートドライバ回路を備えるディスプレイ装置は、1フレームに各ゲートラインを1回ずつ駆動するように構成されており、上記のようなオーバードライブ技術に適していなかった。
オーバードライブ技術を適用するために、通常駆動の2倍の速さでゲートドライバ回路を作動させることも考えられる。しかしながら、オーバードライブ電圧での駆動が可能になったとしても、オーバードライブ電圧での駆動からターゲット電圧での駆動までの期間が固定されてしまい、駆動間隔を任意の適切な長さに設定することはできない。
また、シフトレジスタの数を2倍にすることも考えられる。しかし、回路規模が増大してしまうという問題がある。
従来のオーバードライブ技術は例えば特許文献1に開示されている。
特開2003−162256号公報
本発明は、上記背景の下でなされたものであり、その目的は、ガラス基板上にゲートドライバ回路を備えたディスプレイ装置であって、オーバードライブ技術を適用可能であり、それにより液晶応答速度を向上可能なディスプレイ装置を提供することにある。
本発明の一態様は、ガラス基板上に形成された複数のゲートラインおよび複数のデータラインを有するディスプレイ装置であって、前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させる制御回路と、を備え、前記制御回路は、各ライン期間に含まれる第1期間に一のゲートラインを駆動し、前記各ライン期間に含まれる第2期間に他のゲートラインを駆動し、前記第2期間における各ゲートラインの駆動を前記第1期間における同ゲートラインの駆動から複数のゲートライン分遅れて生じさせる。
本発明の別の態様は、ガラス基板上に形成された複数のゲートラインおよび複数のデータラインを有するディスプレイ装置であって、前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させる制御回路と、を備え、前記制御回路は、各ライン期間内に設定された複数の異なる期間に異なるゲートラインを駆動し、一のゲートラインの駆動を前記複数の異なる期間で複数のライン分ずれさせる。
本発明の別の態様は、ガラス基板上に形成された複数のゲートラインおよび複数のデータラインと、前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、を有するディスプレイ装置の駆動方法であって、前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させ、各ライン期間に含まれる第1期間に一のゲートラインを駆動し、前記各ライン期間に含まれる第2期間に他のゲートラインを駆動し、前記第2期間における各ゲートラインの駆動を前記第1期間における同じゲートラインの駆動から複数のゲートライン分遅れて生じさせる。
本発明の別の態様は、ガラス基板上に形成された複数のゲートラインおよび複数のデータラインと、前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、を有するディスプレイ装置の駆動方法であって、前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させ、各ライン期間内に設定された複数の異なる期間に異なるゲートラインを駆動し、一のゲートラインの駆動を前記複数の異なる期間で複数のライン分ずれさせる。
本発明は、ガラス基板上にゲートドライバ回路を備えたディスプレイ装置において、1フレーム期間に各ゲートラインを複数回駆動することができ、これにより、オーバードライブ技術を適用して液晶応答速度を向上することが可能になる。
以下に本発明の詳細な説明を述べる。ただし、以下の詳細な説明と添付の図面は発明を限定するものではない。代わりに、発明の範囲は添付の請求の範囲により規定される。
図1は、本実施の形態に係るディスプレイ装置の構成を示している。ディスプレイ装置1は、表示部3、データドライバ回路5、ゲートドライバ回路7および制御回路9を備えている。
表示部3は、互いに交差した多数のデータラインDLと多数のゲートラインGLを有している。それら多数のデータラインDLと多数のゲートラインGLの各交差点に画素が形成されており、これにより多数の画素がマトリクス状に配置されている。
データドライバ回路5は、表示すべき画像に応じたデータ電圧を複数のデータラインDLに供給する回路である。データドライバ回路5は、複数のデータラインDLにそれぞれ接続された複数のデータドライバユニット11を有しており、各データドライバユニット11が、接続されたデータラインDLへと必要なデータを供給する。
ゲートドライバ回路7は、複数のゲートラインGLを順次駆動していく回路である。ゲートドライバ回路7は、複数のゲートラインGLにそれぞれ接続された複数のゲートドライバユニット13を有しており、各ゲートドライバユニット13がシフトレジスタを有しており、ゲートラインGLにゲート駆動信号を供給し、これによりゲートラインGLを駆動する。ゲート駆動信号もパルス状の信号であり、ゲートパルスと呼ばれることもある。
制御回路9は、CPU15から供給される画像データに応じてデータドライバ回路5およびゲートドライバ回路7を制御し、これにより画像を表示部3に表示させる。
制御回路9は、ゲートドライバ回路7を制御するためにゲート制御パルス供給部17を有している。ゲート制御パルス供給部17は、ゲート制御パルスをゲートドライバ回路7の複数のゲートドライバユニット13に順次供給する。各ゲートドライバユニット13は、ゲート制御パルスに応答してゲートラインGLを駆動し、これにより複数のゲートラインGLが順次駆動される。
図2は、ディスプレイ装置1に備えられるディスプレイパネル21を示している。ディスプレイパネル21においては、2枚のガラス基板の間に液晶が封入されている。ディスプレイパネル21には表示領域23が設けられている。表示領域23においては、一方のガラス基板上に、前述した多数のデータラインDLと多数のゲートラインGLが形成されている。また、各画素が、画素電極およびトランジスタを含む回路で構成されている。
図2に示すように、本実施の形態では、表示領域23の隣接領域にゲートドライバ回路7が設けられている。ゲートドライバ回路7は、ガラス基板上に形成されたアモルファスシリコンの回路で構成されている。
図3は、ゲートドライバ回路7の構成をより詳細に示している。図3は、ゲートドライバ回路7の一部であり、1番目から9番目のゲートドライバユニット13を示している。ここでは、ゲートドライバユニット13を単にゲートドライバ13と呼ぶ。また、n番のゲートドライバを第nゲートドライバ13−nと呼ぶ。
図3に示すように、本実施の形態の例では、6相駆動が適用されており、ゲート制御パルスP1〜P6が異なるパルス供給線を介して制御回路9から供給される(各パルス供給線は、後述するように物理的には反転信号用の1対の線である)。以下の説明では、n番のゲート制御パルスを単にパルスPnと呼ぶ。順次並んだ6つのゲートドライバ13は、パルスP1〜P6の6つのパルス供給線にそれぞれ接続される。すなわち、最初の6つのゲートドライバ13(第1〜第6)が、パルスP1〜P6のパルス供給線にそれぞれ接続される。次の6つのゲートドライバ13(第7〜第12)も、パルスP1〜P6のパルス供給線にそれぞれ接続される(図は第7〜第9ゲートドライバのみを示している)。このような接続が以降のゲートドライバ13についても繰り返される。
各ゲートドライバ13はシフトレジスタで構成されている。そして、このシフトレジスタのハイノード(High node)のチャージが、一つ前段(一つ上側)のゲートドライバがゲート制御パルスによって選択されて作動(有効化)しているときに行われる。チャージ状態でゲート制御パルスが入力されると、ゲートドライバ13が選択され、ゲート駆動信号をゲートラインGLに供給する。以下、ゲートドライバ13のシフトレジスタのハイノードのチャージを、単にゲートドライバのチャージという。
図3の例では、太線で示されるように、第2ゲートドライバ13−2にパルスP2が入力されており、第2ゲートドライバ13−2が選択され、ゲート駆動信号を出力す。このとき、第3ゲートドライバ13−3がチャージされる。図示されないが、次に、チャージ状態の第3ゲートドライバ13−3にパルスP3が入力されると、第3ゲートドライバ13−3が選択される。このときは、第4ゲートドライバ13−4がチャージされる。このようにして、パルスP1〜P6が順次入力されると、上方から下方へゲートドライバ13が順次選択される。
図4は、ゲートドライバ13の接続をより詳細に示している。図4では、上下のに並んだ3つのゲートドライバが示されている。ここでは、3つのゲートドライバを、ゲートドライバn−1、n、n+1と呼ぶ。
3つのゲートドライバn−1、n、n+1は、3つの異なるパルス供給線に接続されている。各パルス供給線は、物理的には1対の線を有しており、反転する1対の信号を入力する。具体的には、パルスPn−1、invPn−1がゲートドライバn−1に供給され、パルスPn、invPnがゲートドライバnに供給され、パルスPn+1、invPn+1がゲートドライバn+1に供給される。
図示のように、上下に隣接するゲートドライバでは、同じ端子に反対のパルスが入力される。例えば、ゲートドライバn−1では下の端子にパルスPn−1が入力される。これに対して、ゲートドライバnでは上の端子にパルスPnが入力される。さらに、ゲートドライバn+1では下の端子にパルスPn+1が入力される。
図4では、説明を分かりやすくするために3対のパルス供給線が示されている。しかし、実際には図3を用いて説明したように、6対のパルス供給線、すなわち12本の線、が設けられる。
また、図4に示されように、ゲートドライバn−1、n、n+1も互いに接続されている。ゲートドライバn−1の出力が、ゲートドライバnに供給される。ゲートドライバnの出力は、ゲートドライバn−1、n+1に供給される。ゲートドライバn−1の出力もゲートドライバnに供給される。
このような構成により、ゲートドライバがシフトレジスタとして好適に機能する。ゲートドライバn−1がパルスPn−1、invPn−1の入力によって選択されたときに、ゲートドライバnがチャージされる。そして、チャージ状態でパルスPn、invPnが入力されると、ゲートドライバnが選択される。
上記のように実際のゲート制御パルスは反転信号であり、1対の線から供給される1対のパルスPn、invPnである。しかし、以下では、説明を分かりやすくするために、図3での表現と同様に、これら1対のパルスPn、invPnを、単にパルスPnという。
次に、本実施の形態のディスプレイ装置1の動作を説明する。全体的な動作概要としては、制御回路9が、CPU15から供給される画像データを表示するようにデータドライバ回路5およびゲートドライバ回路7を制御する。ゲートドライバ回路7は、複数のゲートラインGLに順次ゲート駆動信号を出力して、それら複数のゲートラインGLを順次駆動する。データドライバ回路7は、各ゲートラインGLが駆動されているときに、複数のデータラインDLへとデータの電圧信号を供給する。
本実施の形態では、オーバードライブ技術が提供されている。各ゲートラインGLは1フレームに2回駆動される。1回目に各ゲートラインGLが駆動されるとき、データドライバ回路5は各画素へとオーバードライブ電圧を供給する。2回目に各ゲートラインGLが駆動されるときは、データドライバ回路5は各画素へとターゲット電圧を供給する。ターゲット電圧が、表示すべき画像に応じた電圧であり、必要な液晶透過率に応じた電圧である。オーバードライブ電圧はターゲット電圧より高く設定されている。
次に、本実施の形態に特徴的な、ゲートドライブ動作について説明する。本実施の形態では、以下に説明するように、オーバードライブ技術を実現するために、1フレーム期間に各ゲートラインGLが2回駆動される。
図5は、ゲートドライバ13の選択(作動)とゲートドライバ13のチャージを時系列に沿って示している。また、図6は、ゲート制御パルスの供給とゲートラインの駆動を時系列で示している。
図5および図6において、横軸は時間軸である。時間軸上には、連続する複数のライン期間(Line cycle time)が設定されており、所定数のライン期間によってフレーム期間が構成される。各ライン期間には、第1期間と第2期間が設定されている。第1期間が前半の期間であり、第2期間が後半の期間であり、互いに重ならないようにずれている。以下では、各ライン期間は、図示の如くL1、L2・・・といった符号を付けて表す。また、第1期間、第2期間は、図示のように符号(−1、−2)を付けて表す。例えば、ライン期間L2の第1期間は、L2−1である。
また、図5において、ゲートドライバGD1〜GD9は、図3の第1〜第9ゲートドライバ13−1〜13−nに対応する。また、図6において、G1〜G9は、GD1〜GD9に接続されるゲートラインGLを示している。さらに、図5および図6において、P1〜P6は、図3と同様のゲート制御パルスである。さらに、S1はスタートパルスであり、1連のゲート駆動の開始時に第1ゲートドライバGD1に制御回路9から入力される。
以下、図5および図6の例を用いてゲート駆動動作を説明する。まず、図5を参照すると、ゲート駆動が既に始まっており、ライン期間L2、第1期間L2−1において、第2ゲートドライバGD2が、パルスP2によって選択され、作動する。そして、第2ゲートドライバGD2の選択に伴い、第3ゲートドライバGD3がチャージされる。パルスP2は第8ゲートドライバGD8にも入力されるが、第8ゲートドライバGD8はまだチャージされていないので作動しない。次の第2期間L2−2では、パルスが入力されず、第3ゲートドライバGD3のチャージ状態が維持される。
次に、ライン期間L3、第1期間L3−1では、パルスP3が第3ゲートドライバGD3に供給されて、第3ゲートドライバGD3が選択され、第4ゲートドライバGD4がチャージされる。次の第2期間L3−2では、第4ゲートドライバGD4のチャージ状態が維持される。
次に、ライン期間L4、第1期間L4−1では、制御装置9からスタートパルスS1が第1ゲートドライバGD1に入力され、第1ゲートドライバGD1がチャージされる。また、パルスP4が第4ゲートドライバGD4に入力されて、第4ゲートドライバGD4が選択され、第5ゲートドライバGD5がチャージされる。次に、第2期間L4−2において、第5ゲートドライバGD5の選択前に、第1ゲートドライバGD1がパルスP1のの供給によって選択され、第2ゲートドライバGD2がチャージされる。
こうして、制御装置9からのパルス供給によりゲートドライバ回路7が制御されて、第1期間を利用したゲートドライブに加えて、第2期間を利用したゲートドライブが遅れて開始する。
次に、ライン期間L5、第1期間L5−1では、第1ゲートドライバGD1が非選択(無効化)になった後、パルスP5が第5ゲートドライバGD5に供給されて、第5ゲートドライバGD5が選択され、第6ゲートドライバGD6がチャージされる。このとき、第2ゲートドライバGD2のチャージ状態は維持される。
次に、ライン期間L5、第2期間L5−2では、パルスP2が第2ゲートドライバGD2に供給されて、第2ゲートドライバGD2が選択され、第3ゲートドライバGD3がチャージされる。このとき、第6ゲートドライバGD6のチャージ状態は維持される。
次に、ライン期間L6、第1期間L6−1では、パルスP6が第6ゲートドライバGD6に供給されて、第6ゲートドライバGD6が選択され、第7ゲートドライバGD7がチャージされる。このとき、第3ゲートドライバGD3のチャージ状態は維持される。
上記の動作が継続して行われる。第1期間および第2期間の各々で、パルスP1〜P6の供給が繰り返され、下方のゲートドライバも順次選択される。これにより、図6に示されるように、各ライン期間の第1期間を利用して、複数のゲートラインGLが順次駆動される(第1ドライブ)。さらに、各ライン期間の第2期間を利用して、複数のゲートラインGLが順次駆動される(第2ドライブ)。第2ドライブは、第1ドライブよりも所定の複数ライン分遅れて行われ、本実施の形態の例では3ライン分遅れて行われる。
第1ドライブでは、オーバードライブ電圧がデータラインDLを介して各画素に供給される。第2ドライブでは、ターゲット電圧がデータラインDLを介して各画素に供給される。これによりオーバードライブ技術が実現され、液晶応答速度が向上する。
また、本実施の形態では、スタートパルスS1の供給タイミングの調整により、第1駆動と第2駆動との駆動時間間隔(遅れ)を任意に設定することができる。これにより、オーバードライブ電圧とターゲット電圧での駆動間隔を適切な大きさに設定できる。
この点を従来技術と比較して説明する。従来技術では、オーバードライブを実現するために、2倍の速さで2回のゲートドライブを行うことが提案されている。この場合、1回目のゲート駆動が完了してから、2回目のゲート駆動が開始する。この従来の方法でもオーバードライブが可能である。しかし、オーバードライブ電圧とターゲット電圧での駆動間隔は任意に設定できず、液晶側から要求される適切な大きさに設定できない。これに対して、本実施の形態によれば、オーバードライブ電圧とターゲット電圧での駆動間隔を任意の適当な大きさに設定できる。
次に、本実施の形態の応用例について説明する。
本発明は、3ステップ−オーバードライブ技術にも適用可能である。この場合、上述の例のオーバードライブ電圧とターゲット電圧の他に、プレドライブ電圧が用いられる。プレドライブ電圧は、オーバードライブ電圧より前に供給される。
3ステップ−オーバードライブ技術を適用する場合、ライン期間が3つに分けられる。具体的には、上述の第1期間、第2期間の前に、プレドライブ期間が設定される。そして、プレドライブ期間にプレドライブが行われる。プレドライブは、第1期間を用いた第1ドライブより先行して行われる。第1ドライブから遅れて第2ドライブが行われたのと同じようにプレドライブから遅れて第1ドライブが行われる。
上述のように、本発明の範囲で、各フレーム期間に3回以上各ゲートラインGLが駆動されてよく、これにより例えば上記の3ステップ−オーバードライブ技術も本発明の範囲内で実現できる。
その他、本実施の形態のディスプレイ装置1は、上記の複数回のドライブ機能を制限して、1フレーム期間に各ゲートラインを1回ずつ駆動するように使われてもよい。また、本発明は上記の6相駆動タイプに限定されなくてよい。
以上に本発明の実施の形態について説明した。上述したように、本発明によれば、ガラス基板上にゲートドライバ回路を備えたディスプレイ装置において、1フレーム期間に各ゲートラインを複数回駆動することができ、これにより、オーバードライブ技術を適用して液晶応答速度を向上することが可能になる。
また、本発明によれば、各ゲートラインの複数回の駆動の間隔を任意に設定することができる。例えば、オーバードライブを行う場合に、オーバードライブ電圧とターゲット電圧での駆動間隔を適切な時間に設定することができる。
以上に現時点で考えられる本発明の好適な実施の形態を説明したが、本実施の形態に対して多様な変形が可能なことが理解され、そして、本発明の真実の精神と範囲内にあるそのようなすべての変形を添付の請求の範囲が含むことが意図されている。
本発明にかかるディスプレイ装置は、コンピュータ、携帯端末装置などの薄型ディスプレイ装置として有用である。
本発明の実施の形態に係るディスプレイ装置の構成を示す図である。 ディスプレイ装置の表示パネルを示す図である。 ゲートドライバ回路の構成を示す図である。 ゲートドライバ回路の構成を示す図である。 ディスプレイ装置によるゲートドライブ動作を示す図である。 ディスプレイ装置によるゲートドライブ動作を示す図である。
符号の説明
1 ディスプレイ装置
3 表示部
5 データドライバ回路
7 ゲートドライバ回路
9 制御回路
11 データドライバユニット
13 ゲートドライバユニット
17 ゲート制御パルス供給部
DL データライン
GL ゲートライン

Claims (6)

  1. ガラス基板上に形成された複数のゲートラインおよび複数のデータラインを有するディスプレイ装置であって、
    前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、
    前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させる制御回路と、
    を備え、
    前記制御回路は、各ライン期間に含まれる第1期間に一のゲートラインを駆動し、前記各ライン期間に含まれる第2期間に他のゲートラインを駆動し、前記第2期間における各ゲートラインの駆動を前記第1期間における同ゲートラインの駆動から複数のゲートライン分遅れて生じさせることを特徴とするディスプレイ装置。
  2. 前記制御回路は、前記第1期間と前記第2期間にて駆動対象である異なるゲートラインに接続された異なるゲートドライバユニットにゲート制御パルスを供給し、前記各ゲートドライバユニットはシフトレジスタを有し、前記シフトレジスタは、一つ前のゲートラインの駆動時にチャージされ、チャージ状態で前記制御回路からゲート制御パルスが入力されると前記ゲートラインを駆動することを特徴とする請求項1に記載のディスプレイ装置。
  3. 前記複数のデータラインに接続されたデータドライバ回路を含み、前記データドライバ回路は、前記複数のデータラインの各々に、前記第1期間にオーバードライブ電圧を供給し、前記第2期間に画像データに応じたターゲット電圧を供給することを特徴とする請求項1に記載のディスプレイ装置。
  4. ガラス基板上に形成された複数のゲートラインおよび複数のデータラインを有するディスプレイ装置であって、
    前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、
    前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させる制御回路と、
    を備え、
    前記制御回路は、各ライン期間内に設定された複数の異なる期間に異なるゲートラインを駆動し、一のゲートラインの駆動を前記複数の異なる期間で複数のライン分ずれさせることを特徴とするディスプレイ装置。
  5. ガラス基板上に形成された複数のゲートラインおよび複数のデータラインと、前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、を有するディスプレイ装置の駆動方法であって、
    前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させ、
    各ライン期間に含まれる第1期間に一のゲートラインを駆動し、前記各ライン期間に含まれる第2期間に他のゲートラインを駆動し、前記第2期間における各ゲートラインの駆動を前記第1期間における同じゲートラインの駆動から複数のゲートライン分遅れて生じさせることを特徴とするディスプレイ装置の駆動方法。
  6. ガラス基板上に形成された複数のゲートラインおよび複数のデータラインと、前記ガラス基板上に形成され、前記複数のゲートラインにそれぞれ接続された複数のゲートドライバユニットを有するゲートドライバ回路と、を有するディスプレイ装置の駆動方法であって、
    前記ゲートドライバ回路を制御して前記複数のゲートドライバユニットに前記複数のゲートラインを順次駆動させ、
    各ライン期間内に設定された複数の異なる期間に異なるゲートラインを駆動し、一のゲートラインの駆動を前記複数の異なる期間で複数のライン分ずれさせることを特徴とするディスプレイ装置の駆動方法。
JP2007031849A 2007-02-13 2007-02-13 ディスプレイ装置およびその駆動方法 Expired - Fee Related JP4822069B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007031849A JP4822069B2 (ja) 2007-02-13 2007-02-13 ディスプレイ装置およびその駆動方法
TW097104166A TWI391897B (zh) 2007-02-13 2008-02-04 影像顯示裝置及其驅動方法
CN2008100099346A CN101246662B (zh) 2007-02-13 2008-02-13 影像显示设备及其驱动方法
US12/030,464 US20080198149A1 (en) 2007-02-13 2008-02-13 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007031849A JP4822069B2 (ja) 2007-02-13 2007-02-13 ディスプレイ装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2008197324A true JP2008197324A (ja) 2008-08-28
JP4822069B2 JP4822069B2 (ja) 2011-11-24

Family

ID=39706239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007031849A Expired - Fee Related JP4822069B2 (ja) 2007-02-13 2007-02-13 ディスプレイ装置およびその駆動方法

Country Status (4)

Country Link
US (1) US20080198149A1 (ja)
JP (1) JP4822069B2 (ja)
CN (1) CN101246662B (ja)
TW (1) TWI391897B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421849B (zh) 2010-12-30 2014-01-01 Au Optronics Corp 液晶顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243233A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243420A (ja) * 2005-03-04 2006-09-14 Sharp Corp 映像信号線駆動回路およびそれを備える表示装置
JP2006313184A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 液晶装置、駆動方法、直視型表示装置及びプロジェクタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267054B (en) * 2004-05-14 2006-11-21 Hannstar Display Corp Impulse driving method and apparatus for liquid crystal device
TWI265473B (en) * 2004-11-19 2006-11-01 Himax Tech Ltd Liquid crystal display and driving circuit
KR101191157B1 (ko) * 2004-12-31 2012-10-15 엘지디스플레이 주식회사 액정표시장치의 구동부
KR101115730B1 (ko) * 2005-03-31 2012-03-06 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
KR101107714B1 (ko) * 2005-04-22 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006243233A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器
JP2006243420A (ja) * 2005-03-04 2006-09-14 Sharp Corp 映像信号線駆動回路およびそれを備える表示装置
JP2006313184A (ja) * 2005-05-06 2006-11-16 Seiko Epson Corp 液晶装置、駆動方法、直視型表示装置及びプロジェクタ

Also Published As

Publication number Publication date
CN101246662A (zh) 2008-08-20
US20080198149A1 (en) 2008-08-21
CN101246662B (zh) 2012-04-18
TWI391897B (zh) 2013-04-01
JP4822069B2 (ja) 2011-11-24
TW200844968A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
US7683872B2 (en) Display driving apparatus and multi-line inversion driving method thereof
JP4152627B2 (ja) ドット反転方式の液晶パネルの駆動方法及びその装置
KR102371896B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
JP4501525B2 (ja) 表示装置及びその駆動制御方法
JP2002091403A (ja) ドットインバージョン方式の液晶パネル駆動方法及びその装置
US11151956B1 (en) Scanning signal line drive circuit, display device provided with same, and driving method of scanning signal line
CN101884062A (zh) 显示装置及显示装置的驱动方法
US8786542B2 (en) Display device including first and second scanning signal line groups
JP2005134864A (ja) 液晶表示パネルおよびその駆動回路
JP2010039031A (ja) ドライバ及び表示装置
JP3891008B2 (ja) 表示装置及び情報機器
JP2019109371A (ja) アクティブマトリクス型表示装置およびその駆動方法
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
JP2005196135A (ja) 液晶ディスプレイ装置の駆動方法及びその駆動回路
JP2007183542A (ja) 液晶表示装置及びその駆動方法
US11328682B2 (en) Display device capable of high-speed charging/discharging and switching scanning order of gate bus lines
CN107204168B (zh) 用于显示面板的驱动方法
JP4763668B2 (ja) 液晶表示装置の駆動方法
KR20140082488A (ko) 액정표시장치 및 그 구동방법
KR20140098406A (ko) 액정표시장치 및 그 구동방법
KR100962502B1 (ko) 액정표시장치의 구동장치
JP4822069B2 (ja) ディスプレイ装置およびその駆動方法
KR20140038240A (ko) 액정표시장치
KR100811321B1 (ko) 액정 표시 장치
JP2012083599A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Ref document number: 4822069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees