JP2010039031A - ドライバ及び表示装置 - Google Patents
ドライバ及び表示装置 Download PDFInfo
- Publication number
- JP2010039031A JP2010039031A JP2008199383A JP2008199383A JP2010039031A JP 2010039031 A JP2010039031 A JP 2010039031A JP 2008199383 A JP2008199383 A JP 2008199383A JP 2008199383 A JP2008199383 A JP 2008199383A JP 2010039031 A JP2010039031 A JP 2010039031A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- synchronization signal
- display
- display period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/063—Waveforms for resetting the whole screen at once
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【解決手段】表示装置(1)のドライバ(30)では、1フレームの非表示期間に垂直同期信号(STV)が存在している場合(特殊な処理)、オフセットキャンセル制御回路(50)は、フレーム制御回路(40)からフレーム切り替え信号(FS)が出力されるタイミングにより、正確にフレームを認識することができる。
【選択図】図5
Description
[構成]
図1は、本発明の実施形態による表示装置として、本発明の第1実施形態によるTFT型液晶表示装置1の構成を示している。
本発明の第1実施形態によるTFT型液晶表示装置1の動作について説明する。その動作としては、前述のように、通常の処理と、特殊な処理とに分けられる。ここで、前述のTFT型液晶表示装置101の動作とは異なる部分について説明する。
図4に示されるように、TFT型液晶表示装置1において、1フレームは、垂直シフトパルス信号STVの立ち上がりから次の垂直シフトパルス信号STVの立ち上がりまでの期間とする。1フレームは、液晶パネル10がアクセスされる表示期間と、表示期間の後の非表示期間とを含んでいる。表示期間に対応する表示時間Taは、非表示期間に対応する非表示時間Tbよりも長い(Ta>Tb)。表示期間は、液晶パネル10に表示データが表示される期間であるのに対して、非表示期間は、液晶パネル10に表示データが表示されない期間である。
図5に示されるように、特殊な処理では、フレームの非表示期間で液晶パネル10がアクセスされる。例えば、特殊な処理では、非表示期間に、ゲートドライバ20により液晶パネル10内の全ての画素11のTFT12のゲートをオンさせ、全ての画素11の画素容量15から電荷が放出され、あるいは、その画素容量15にある電圧が印加されるなどの目的で用いられる。
本発明の第1実施形態によるTFT型液晶表示装置1の効果、特に、ドライバの効果について説明する。
本発明の第1実施形態によるTFT型液晶表示装置1では、1フレームに2つ以上の垂直シフトパルス信号STVが含まれている場合について説明した。本発明の第2実施形態によるTFT型液晶表示装置1では、更に、1フレームにおいて、1番目から最終番目までの1水平期間のうちの、少なくとも1つの1水平期間に、2つ以上のラッチ信号STBが含まれている場合について説明する。
図1〜図5と同一の構成要素には同一の符号を付して、その説明については省略する。図6は、ドライバの構成を示している。
本発明の第2実施形態によるTFT型液晶表示装置1の動作について説明する。
図7に示されるように、タイミングコントローラ2は、フレームにおいて、1番目から最終番目までの1水平期間は、通常のラッチ信号であるラッチ信号STBを含んでいるものとする。1番目から最終番目までの1水平期間のうちの、少なくとも1つの1水平期間は、特殊なラッチ信号として通常のラッチ信号STB以外のパルス信号を更に含んでいるものとする。例えば、少なくとも1つの1水平期間として、最終番目の1水平期間は、2つのラッチ信号STBを含んでいる。2つのラッチ信号STBのうちの1つ目のラッチ信号STBは、通常のラッチ信号STBを表し、2つ目のラッチ信号STBは、特殊なラッチ信号STB(フレーム切り替え用)を表しているものとする。
特殊な処理では、フレームの表示期間までの動作は、通常の処理における動作と同じである。
本発明の第2実施形態によるTFT型液晶表示装置1の効果について説明する。
2 タイミングコントローラ、
10 液晶パネル(表示部)、
11 画素、
12 TFT(Thin Film Transistor;薄膜トランジスタ)、
13 ドレイン電極、
14 ソース電極、
15 画素容量、
16 ゲート電極、
20 ゲートドライバ、
30 ソースドライバ、
31 シフトレジスタ、
32 データレジスタ、
33 データラッチ回路、
34 レベルシフタ、
35 デジタル/アナログ(D/A)コンバータ、
36 出力バッファ、
37 階調電圧生成回路、
40 フレーム制御回路、
41、45 カウンタ回路、
42 ラッチ回路、
43 ライン信号生成用ラッチ回路、
44 ライン信号入力用カウンタ回路、
50 オフセットキャンセル制御回路、
CLK クロック信号、
DATA 表示データ、
FS フレーム切り替え信号、
LS ライン信号、
OFC オフセットキャンセル制御信号、
RS リセット信号、
STB ラッチ信号、
STH シフトパルス信号、
STV 垂直シフトパルス信号、
VCK 垂直クロック信号、
Claims (16)
- 1画面分のフレームを表すフレームデータを表示部に出力する出力バッファと、
前記フレーム毎に、フレーム切り替え信号を出力するフレーム制御回路と、
前記フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するオフセットキャンセル制御回路と、
を具備し、
1フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、
前記フレーム制御回路は、
前記通常の処理において、前記フレームで通常の垂直同期信号として垂直同期信号が供給され、前記フレームで前記通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力し、
前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、前記フレームの前記非表示期間で特殊な垂直同期信号として前記垂直同期信号が更に供給され、前記フレームで前記特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力する
ドライバ。 - 前記フレーム制御回路は、
前記垂直同期信号に応じて、カウントをリセットし、周期的なパルス信号である水平同期信号に応じて、カウントし、そのカウント値に対応する時間が所定時間である場合、リセット信号を出力するカウンタ回路と、
前記垂直同期信号に応じて、前記フレーム切り替え信号を出力し、前記リセット信号に応じて、前記フレーム切り替え信号の出力を停止するラッチ回路と、
を具備し、
前記表示期間に対応する表示時間は、前記非表示期間に対応する非表示時間よりも長く、
前記所定時間は、前記非表示時間よりも長く、前記表示時間よりも短い
請求項1に記載のドライバ。 - 前記カウンタ回路は、
前記フレームの前記非表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間に達する前に、前記次のフレームの前記表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力する
請求項2に記載のドライバ。 - 前記フレームにおいて、1番目から最終番目までの1水平期間は、通常の水平同期信号である前記水平同期信号を含み、
前記1番目から最終番目までの1水平期間のうちの、少なくとも1つの1水平期間は、特殊な水平同期信号として前記通常の水平同期信号以外のパルス信号を更に含み、
前記カウンタ回路は、
周期的なパルス信号であるシフトパルス信号と前記水平同期信号とに応じて、ライン信号を生成して出力するライン信号生成用ラッチ回路と、
前記垂直同期信号に応じて、カウントをリセットし、前記ライン信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するライン信号入力用カウンタ回路と、
を具備する請求項2又は3に記載のドライバ。 - 前記特殊な処理では、前記表示部内の全ての画素が選択され、前記全ての画素から電荷が放出され、又は、前記全ての画素に所定の電圧が印加される
請求項1〜4のいずれかに記載のドライバ。 - 表示部と、
前記表示部に接続されたドライバと、
前記ドライバに接続されたタイミングコントローラと、
を具備し、
前記ドライバは、
1画面分のフレームを表すフレームデータを前記表示部に出力する出力バッファと、
前記フレーム毎に、フレーム切り替え信号を出力するフレーム制御回路と、
前記フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するオフセットキャンセル制御回路と、
を具備し、
1フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、
前記通常の処理において、
前記タイミングコントローラは、前記フレームで通常の垂直同期信号として垂直同期信号を供給し、
前記フレーム制御回路は、前記フレームで前記通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力し、
前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、
前記タイミングコントローラは、前記フレームの前記非表示期間で特殊な垂直同期信号として前記垂直同期信号を更に供給し、
前記フレーム制御回路は、前記フレームで前記特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力する
表示装置。 - 前記フレーム制御回路は、
前記垂直同期信号に応じて、カウントをリセットし、周期的なパルス信号である水平同期信号に応じて、カウントし、そのカウント値に対応する時間が所定時間である場合、リセット信号を出力するカウンタ回路と、
前記垂直同期信号に応じて、前記フレーム切り替え信号を出力し、前記リセット信号に応じて、前記フレーム切り替え信号の出力を停止するラッチ回路と、
を具備し、
前記表示期間に対応する表示時間は、前記非表示期間に対応する非表示時間よりも長く、
前記所定時間は、前記非表示時間よりも長く、前記表示時間よりも短い
請求項6に記載の表示装置。 - 前記カウンタ回路は、
前記フレームの前記非表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間に達する前に、前記次のフレームの前記表示期間において、前記垂直同期信号に応じて、カウントをリセットし、
前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力する
請求項7に記載の表示装置。 - 前記フレームにおいて、1番目から最終番目までの1水平期間は、通常の水平同期信号である前記水平同期信号を含み、
前記1番目から最終番目までの1水平期間のうちの、少なくとも1つの1水平期間は、特殊な水平同期信号として前記通常の水平同期信号以外のパルス信号を更に含み、
前記カウンタ回路は、
周期的なパルス信号であるシフトパルス信号と前記水平同期信号とに応じて、ライン信号を生成して出力するライン信号生成用ラッチ回路と、
前記垂直同期信号に応じて、カウントをリセットし、前記ライン信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するライン信号入力用カウンタ回路と、
を具備する請求項7又は8に記載の表示装置。 - 前記特殊な処理では、前記表示部内の全ての画素が選択され、前記全ての画素から電荷が放出され、又は、前記全ての画素に所定の電圧が印加される
請求項6〜9のいずれかに記載の表示装置。 - 出力バッファとフレーム制御回路とオフセットキャンセル制御回路とを具備するドライバに適用される表示方法であって、
1画面分のフレームを表すフレームデータを前記ドライバに供給するステップと、
前記ドライバの前記出力バッファが、前記フレームデータを表示部に出力するステップと、
前記ドライバの前記オフセットキャンセル制御回路が、フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するステップと、
を具備し、
1フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、
前記フレームで通常の垂直同期信号として垂直同期信号を前記ドライバに供給するステップと、
前記ドライバの前記フレーム制御回路が、前記通常の処理において、前記フレームで前記通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力するステップと、
前記フレームの前記非表示期間で特殊な垂直同期信号として前記垂直同期信号を更に供給するステップと、
前記ドライバの前記フレーム制御回路が、前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、前記フレームで前記特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力するステップと、
を更に具備する表示方法。 - 前記フレーム制御回路が、前記垂直同期信号に応じて、カウントをリセットし、周期的なパルス信号である水平同期信号に応じて、カウントし、そのカウント値に対応する時間が所定時間である場合、リセット信号を出力するステップと、
前記フレーム制御回路が、前記垂直同期信号に応じて、前記フレーム切り替え信号を出力し、前記リセット信号に応じて、前記フレーム切り替え信号の出力を停止するステップと、
を具備し、
前記表示期間に対応する表示時間は、前記非表示期間に対応する非表示時間よりも長く、
前記所定時間は、前記非表示時間よりも長く、前記表示時間よりも短い
請求項11に記載の表示方法。 - 前記垂直同期信号に応じてカウントをリセットし、前記水平同期信号に応じてカウント値に対応する時間が前記所定時間であるときに前記リセット信号を出力するステップは、
前記フレームの前記非表示期間において、前記垂直同期信号に応じて、カウントをリセットするステップと、
前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間に達する前に、前記次のフレームの前記表示期間において、前記垂直同期信号に応じて、カウントをリセットするステップと、
前記フレームの前記非表示期間において、前記水平同期信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するステップと、
を具備する請求項12に記載の表示方法。 - 前記フレームにおいて、1番目から最終番目までの1水平期間は、通常の水平同期信号である前記水平同期信号を含み、
前記1番目から最終番目までの1水平期間のうちの、少なくとも1つの1水平期間は、特殊な水平同期信号として前記通常の水平同期信号以外のパルス信号を更に含み、
前記垂直同期信号に応じてカウントをリセットし、前記水平同期信号に応じてカウント値に対応する時間が前記所定時間であるときに前記リセット信号を出力するステップは、
周期的なパルス信号であるシフトパルス信号と前記水平同期信号とに応じて、ライン信号を生成して出力するステップと、
前記垂直同期信号に応じて、カウントをリセットし、前記ライン信号に応じて、カウントし、そのカウント値に対応する時間が前記所定時間である場合、前記リセット信号を出力するステップと、
を具備する請求項12に記載の表示方法。 - 前記特殊な処理では、前記表示部内の全ての画素が選択され、前記全ての画素から電荷が放出され、又は、前記全ての画素に所定の電圧が印加される
請求項11〜14のいずれかに記載の表示方法。 - 1画面分のフレームを表すフレームデータを表示部に出力する出力バッファと、フレーム切り替え信号に応じて、通常の処理として、前記出力バッファの出力のオフセット電圧を相殺するためのオフセットキャンセル制御信号を前記出力バッファに出力するオフセットキャンセル制御回路と、フレーム制御回路と、を具備し、1フレームは、前記表示部がアクセスされる表示期間と、表示期間の後の非表示期間とを含み、前記フレーム制御回路は、前記通常の処理において、前記フレームで通常の垂直同期信号が供給されてから前記非表示期間の前まで前記フレーム切り替え信号を出力し、前記フレームの前記非表示期間で前記表示部がアクセスされる特殊な処理において、前記フレームで特殊な垂直同期信号が供給されてから次のフレームの前記非表示期間の前まで前記フレーム切り替え信号を出力する、ドライバに適用される表示方法であって、
前記フレームデータを前記ドライバに供給するステップと、
前記通常の処理において、前記フレームで前記通常の垂直同期信号として垂直同期信号を前記ドライバに供給するステップと、
前記特殊な処理において、前記フレームの前記非表示期間で前記特殊な垂直同期信号として前記垂直同期信号を更に前記ドライバに供給するステップと、
を具備する表示方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199383A JP5122396B2 (ja) | 2008-08-01 | 2008-08-01 | ドライバ及び表示装置 |
US12/458,942 US20100026730A1 (en) | 2008-08-01 | 2009-07-28 | Display device and driver |
CN2009101602500A CN101640035B (zh) | 2008-08-01 | 2009-07-31 | 显示装置和驱动器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199383A JP5122396B2 (ja) | 2008-08-01 | 2008-08-01 | ドライバ及び表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010039031A true JP2010039031A (ja) | 2010-02-18 |
JP5122396B2 JP5122396B2 (ja) | 2013-01-16 |
Family
ID=41607880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008199383A Expired - Fee Related JP5122396B2 (ja) | 2008-08-01 | 2008-08-01 | ドライバ及び表示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100026730A1 (ja) |
JP (1) | JP5122396B2 (ja) |
CN (1) | CN101640035B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015004820A (ja) * | 2013-06-20 | 2015-01-08 | ラピスセミコンダクタ株式会社 | 表示装置、及びソースドライバ |
CN105609078A (zh) * | 2016-02-01 | 2016-05-25 | 昆山龙腾光电有限公司 | 栅极驱动电路和液晶显示装置 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102222487B (zh) * | 2011-06-21 | 2012-11-21 | 福建华映显示科技有限公司 | 显示装置及其运作方法 |
JP6270196B2 (ja) | 2013-01-18 | 2018-01-31 | シナプティクス・ジャパン合同会社 | 表示パネルドライバ、パネル表示装置、及び、調整装置 |
KR102083823B1 (ko) * | 2013-12-24 | 2020-04-14 | 에스케이하이닉스 주식회사 | 오프셋 전압을 제거하는 디스플레이 구동 장치 |
KR102316983B1 (ko) * | 2015-04-30 | 2021-10-25 | 엘지디스플레이 주식회사 | 표시장치 |
CN108694900B (zh) * | 2017-04-05 | 2022-02-22 | 联咏科技股份有限公司 | 驱动面板的源极驱动电路、驱动系统及方法及其显示设备 |
CN110310608B (zh) | 2018-03-27 | 2021-01-05 | 京东方科技集团股份有限公司 | 液晶显示面板的控制电路、测试设备和测试方法 |
US20210280148A1 (en) * | 2020-03-03 | 2021-09-09 | Mediatek Inc. | Dynamic frame rate mechanism for display device |
TW202145191A (zh) | 2020-05-20 | 2021-12-01 | 曾世憲 | 使用脈衝寬度調變產生器之畫素電路和顯示裝置 |
CN117693784A (zh) * | 2021-05-11 | 2024-03-12 | 曾世宪 | 使用脉冲宽度调变产生器的像素电路与显示装置 |
CN115460464B (zh) * | 2022-09-29 | 2023-07-25 | 成都长虹网络科技有限责任公司 | 一种实现机顶盒恢复出厂后快速接入的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007241029A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2008152076A (ja) * | 2006-12-19 | 2008-07-03 | Nec Electronics Corp | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 |
US20080180427A1 (en) * | 2007-01-31 | 2008-07-31 | Nec Electronics Corporation | Liquid crystal display device, source driver, and method of driving a liquid crystal display panel |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3519355B2 (ja) * | 2000-09-29 | 2004-04-12 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
TW200743085A (en) * | 2006-05-05 | 2007-11-16 | Denmos Technology Inc | Cancelable offset driver apparatus and cancelable offset amplifier apparatus thereof |
-
2008
- 2008-08-01 JP JP2008199383A patent/JP5122396B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-28 US US12/458,942 patent/US20100026730A1/en not_active Abandoned
- 2009-07-31 CN CN2009101602500A patent/CN101640035B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007241029A (ja) * | 2006-03-10 | 2007-09-20 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2008152076A (ja) * | 2006-12-19 | 2008-07-03 | Nec Electronics Corp | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 |
US20080180427A1 (en) * | 2007-01-31 | 2008-07-31 | Nec Electronics Corporation | Liquid crystal display device, source driver, and method of driving a liquid crystal display panel |
JP2008185915A (ja) * | 2007-01-31 | 2008-08-14 | Nec Electronics Corp | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015004820A (ja) * | 2013-06-20 | 2015-01-08 | ラピスセミコンダクタ株式会社 | 表示装置、及びソースドライバ |
CN105609078A (zh) * | 2016-02-01 | 2016-05-25 | 昆山龙腾光电有限公司 | 栅极驱动电路和液晶显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5122396B2 (ja) | 2013-01-16 |
US20100026730A1 (en) | 2010-02-04 |
CN101640035B (zh) | 2012-11-28 |
CN101640035A (zh) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5122396B2 (ja) | ドライバ及び表示装置 | |
US10283038B2 (en) | Shift register unit and method for driving the same, gate drive circuit and display device | |
KR101552420B1 (ko) | 주사 신호선 구동 회로, 그것을 구비한 표시 장치 및 주사 신호선의 구동 방법 | |
US9293094B2 (en) | Liquid crystal display device and driving method thereof | |
US11195591B2 (en) | Shift register and display device including the same | |
US7872628B2 (en) | Shift register and liquid crystal display device using the same | |
US8781059B2 (en) | Shift register | |
US8169395B2 (en) | Apparatus and method of driving liquid crystal display device | |
US10706804B2 (en) | Shift register, image display including the same, and method of driving the same | |
WO2011055570A1 (ja) | シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置 | |
US8643638B2 (en) | Multiple mode driving circuit and display device including the same | |
US8542177B2 (en) | Data driving apparatus and display device comprising the same | |
JP5762330B2 (ja) | 駆動制御装置、それを備える表示装置、および駆動制御方法 | |
JP2007034305A (ja) | 表示装置 | |
US9024859B2 (en) | Data driver configured to up-scale an image in response to received control signal and display device having the same | |
JP2009128776A (ja) | ドライバ及び表示装置 | |
US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
KR20140036729A (ko) | 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치 | |
JP2009181612A (ja) | シフトレジスタ回路及び液晶表示装置 | |
KR102015848B1 (ko) | 액정표시장치 | |
US6727876B2 (en) | TFT LCD driver capable of reducing current consumption | |
JP2006113384A (ja) | 液晶表示装置及び液晶表示装置における誤動作防止方法 | |
US20110234653A1 (en) | Liquid crystal display device and method of operating the same | |
KR101989931B1 (ko) | 액정표시장치 | |
JP2007065135A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |