JP2006113384A

JP2006113384A - 液晶表示装置及び液晶表示装置における誤動作防止方法

Info

Publication number: JP2006113384A
Application number: JP2004301788A
Authority: JP
Inventors: Kenko Honda; 建功本田; Katsuyoshi Hiraki; 克良平木; Yasutake Furukoshi; 靖武古越
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-10-15
Filing date: 2004-10-15
Publication date: 2006-04-27
Anticipated expiration: 2024-10-15
Also published as: US8044915B2; CN100394471C; KR100694728B1; JP4617132B2; CN1760964A; TWI309811B; TW200612374A; KR20060043380A; US20060082534A1

Abstract

【課題】本発明は、ゲートスタートパルスに異常が発生した場合に電源及び回路が過負荷状態となることを防止した液晶表示装置を提供することを目的とする。
【解決手段】液晶表示装置は、マトリクス状に配置され各々がトランジスタを含む複数の画素と、同一行に並ぶトランジスタのゲート端に共通に接続される複数のゲートバスラインと、同一列に並ぶトランジスタのチャネルの一端に共通に接続される複数のデータバスラインと、複数のゲートバスラインを順次駆動するゲートドライバと、複数のゲートバスラインの順次駆動を開始するタイミング信号をゲートドライバに供給してから所定の期間内はタイミング信号をマスクするタイミング制御回路を含む。
【選択図】図２

Description

本発明は、一般に液晶表示装置に関し、詳しくはアクティブマトリクス型液晶表示装置のゲートドライバ駆動方式に関する発明である。

アクティブマトリクス型の液晶表示装置（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ：ＬＣＤ）では、スイッチング素子として機能する薄膜トランジスタを含む画素が縦横に配置され、横方向に延びるゲートバスラインが各画素のトランジスタのゲートに接続され、縦方向に延びるデータバスラインがトランジスタを介して各画素の画素電極（コンデンサ）に接続される。液晶パネルにデータ表示する際には、ゲートドライバによりゲートバスラインを１ラインずつ順次駆動して１ライン分のトランジスタを導通状態にし、導通されたトランジスタを介して、データドライバから各画素に横１ライン分のデータを書き込む。

図１は、従来の液晶表示装置の構成を示す図である。

図１の液晶表示装置は、ＬＣＤパネル１０、制御回路１１、ゲートドライバ１２、データドライバ１３、インバータ回路１４、及びバックライト１５を含む。ＬＣＤパネル１０には、トランジスタＴｒを含む画素が縦横に配置される。ゲートドライバ１２から横方向に延びるゲートバスラインＧＬが各画素のトランジスタＴｒのゲートに接続され、データドライバ１３から縦方向に延びるデータバスラインＤＬがトランジスタＴｒを介して画素電極に画素データを書き込む。

制御回路１１のＩＦ信号制御回路１１ａは、入力信号としてクロック信号、表示データ、及び表示位置のタイミングを示す表示イネーブル信号等を受け取る。制御回路１１のタイミングコントローラ１１ｂは、表示イネーブル信号の立ち上がりを開始位置としてクロック信号のクロックパルスを数えることにより水平位置のタイミングを決定し、各種制御信号を生成する。また更に、タイミングコントローラ１１ｂは、表示イネーブル信号の数をカウントすることにより垂直位置のタイミングを決定し、各種制御信号を生成する。また、表示イネーブル信号のＬＯＷ期間が一定のクロックパルス数以上継続する位置を検出することで、各フレームの先頭の位置を検出することができる。

タイミングコントローラ１１ｂからゲートドライバ１２に供給される制御信号は、ゲートクロック信号及びゲートスタートパルス信号等を含む。ゲートクロック信号は同期信号であり、この信号の立ち上がりに同期して、駆動するゲートバスラインを１ラインずつシフトさせる。即ち、ゲートがオンになる横方向１ライン分のトランジスタを、ゲートクロック信号の立ち上がりに同期して１ラインずつ縦方向にシフトさせる。ゲートスタートパルス信号は、先頭のゲートバスラインを駆動するタイミングを指定する同期信号であり、フレームの開始タイミングに相当する。即ち、このゲートスタートパルス信号で指定したタイミングで画面先頭のゲートバスライン（横方向１ライン）を選択して表示データを書き込み、ゲートクロック信号に同期して表示データを書き込むラインを順次縦方向に走査していく。

タイミングコントローラ１１ｂからデータドライバ１３に供給される制御信号は、ドットクロック信号、データスタート信号、及びラッチパルス等を含む。ドットクロック信号はクロックパルスであり、その立ち上がりに同期して表示データがデータドライバ１３内部のレジスタに取り込まれる。データスタート信号は、データドライバ１３内部の複数のドライバ回路１３ａそれぞれが表示する分の表示データについて、その開始位置を示す信号である。このデータスタート信号のタイミングを開始点として、それぞれのレジスタが、個々の画素に対応する表示データをドットクロック信号により順次取り込んでいく。ラッチパルスは、レジスタに取り込まれた表示データを内部ラッチにラッチするタイミングを指示する信号である。ラッチされた表示データ信号はＤＡコンバータによりアナログ階調信号に変換され、このアナログ階調信号が、データバスライン駆動信号としてデータバスラインＤＬに出力される。

制御回路１１のＤＣ／ＤＣコンバータ１１ｃは、直流電源電圧を異なるレベルの直流電圧に変換して、変換後の電圧を各回路部分に供給する。制御回路１１のバイアス電源回路１１ｄは、高精度の電圧トラッキング機能を備えた電源回路であり、ＬＣＤパネル１０の駆動レベルを決めるバイアス電源電圧をゲートドライバ１２及びデータドライバ１３に供給する。インバータ回路１４は、直流電源電圧に基づいて冷陰極管を点灯するための高電圧を生成し、バックライト１５に供給する。バックライト１５は、ＬＣＤパネル１０に背面から光を照射する。
特開平５−２６４９６２号公報特開２００２−３５８０５１号公報

上記説明した各種の信号がノイズ等により劣化すると、致命的な誤動作の原因となる可能性がある。例えば、液晶表示の解像度等を切り替える等の設定変更を行う場合、動作が異常状態となり、表示データ信号、同期信号、制御信号等に異常が発生することがある。

例えば、先頭のゲートバスラインをオンさせるタイミングを指定する同期信号であるゲートスタートパルス信号は、１フレーム表示する期間に一回だけゲートドライバ１２に供給される信号である。しかし液晶表示の設定変更動作等により異常が発生した場合、１フレーム表示期間内に複数のゲートスタートパルス信号が発生したり、ゲートスタートパルス信号のパルス幅が複数の水平ラインにまたがるほどに異常に広くなったりすることがある。

このように複数のゲートスタートパルス信号が発生したりそのパルス幅が異常に広くなったりすると、ＬＣＤパネル１０において書き込み対象となるゲートバスラインが複数となり、ＬＣＤパネル１０への表示データの書き込み電力が増大する。これによりＤＣ／ＤＣコンバータ１１ｃ等の電源回路の負荷が大きくなりシャットダウンしたり、ゲートドライバ１２に過剰な電流が流れて回路が破損したりする可能性がある。

以上を鑑みて、本発明は、ゲートスタートパルスに異常が発生した場合に電源及び回路が過負荷状態となることを防止した液晶表示装置を提供することを目的とする。

本発明による液晶表示装置は、マトリクス状に配置され各々がトランジスタを含む複数の画素と、同一行に並ぶ該トランジスタのゲート端に共通に接続される複数のゲートバスラインと、同一列に並ぶ該トランジスタのチャネルの一端に共通に接続される複数のデータバスラインと、該複数のゲートバスラインを順次駆動するゲートドライバと、該複数のゲートバスラインの順次駆動を開始するタイミング信号を該ゲートドライバに供給してから所定の期間内は該タイミング信号をマスクするタイミング制御回路を含むことを特徴とする。

また本発明による液晶表示装置における誤動作防止方法は、マトリクス状に配置され各々がトランジスタを含む複数の画素と、同一行に並ぶ該トランジスタのゲート端に共通に接続される複数のゲートバスラインと、同一列に並ぶ該トランジスタのチャネルの一端に共通に接続される複数のデータバスラインと、該複数のゲートバスラインを順次駆動するゲートドライバを含む液晶表示装置において、該複数のゲートバスラインの順次駆動を開始するタイミング信号を該ゲートドライバに供給し、該タイミング信号を供給してから所定の期間内は該タイミング信号をマスクする各段階を含むことを特徴とする。

本発明の少なくとも１つの実施例によれば、複数のゲートバスラインの順次駆動を開始するタイミング信号であるゲートスタートパルス信号をゲートドライバに供給すると、それから所定の期間内はゲートスタートパルス信号をマスクするので、異常により次のゲートスタートパルス信号が生成されても、異常なゲートスタートパルス信号がゲートドライバに供給されることはない。従って、一画面表示期間内で複数のゲートスタートパルス信号が発生しても、例えば一画面１つのゲートスタートパルス信号をゲートドライバに供給することができる。またゲートスタートパルス信号のパルス幅が変化しても、所定のタイミングでマスク処理を開始することにより、ゲートスタートパルス信号を固定のパルス幅に整形することができる。これにより、ゲートスタートパルスに異常が発生した場合に、電源及び回路が過負荷状態となることを防止することが可能となる。

以下に本発明の実施例を添付の図面を用いて詳細に説明する。

図２は、本発明によるゲートスタートパルス制御回路の第１の実施例の構成の一例を示す図である。図２のゲートスタートパルス制御回路２０は、Ｄフリップフロップ２１及び２２、アンドゲート２３、バイナリカウンタ２４、デコーダ２５及び２６、ＪＫフリップフロップ２７、及び２入力のうち一方が負論理入力のアンドゲート２８を含む。このゲートスタートパルス制御回路２０は、図１に示すタイミングコントローラ１１ｂが生成したゲートスタートパルス信号ＧＳに基づいて、ゲートドライバ１２に供給するゲートスタートパルス信号ＧＳＴを生成する。ゲートスタートパルス制御回路２０は、例えばタイミングコントローラ１１ｂの一部として設けられてよく、或いは制御回路１１とゲートドライバ１２との間に設けられてよく、或いはゲートドライバ１２内部に設けられてもよい。

Ｄフリップフロップ２１は、表示データの１水平ライン期間を示すイネーブル信号ＥＮＡＢを入力データとし、クロック信号ＣＬＫに同期して入力データを取り込むことにより、イネーブル信号ＥＮＡＢを１クロック分遅延させた信号Ｓ１を生成する。Ｄフリップフロップ２２は、信号Ｓ１を入力データとし、クロック信号ＣＬＫに同期して入力データを取り込むことにより、信号Ｓ１を更に１クロック分遅延させる。アンドゲート２３は、Ｄフリップフロップ２１からの信号Ｓ１とＤフリップフロップ２２の反転出力／Ｑである信号Ｓ２とのアンド演算を行い、その結果Ｓ３をバイナリカウンタ２４に供給する。このアンドゲート２３の出力Ｓ３は、表示データの１水平ライン期間の先頭から１クロック遅れたタイミングを示すパルス信号である。

バイナリカウンタ２４は、アンドゲート２３の出力パルス信号Ｓ３をカウントし、カウント値をデコーダ２５及び２６に供給する。デコーダ２５は、バイナリカウンタ２４からのカウント値をデコードすることで、ｎ本の水平ラインから構成される１画面において３番目の水平ラインのタイミングを示すパルス信号Ｓ４を出力する。デコーダ２６は、バイナリカウンタ２４からのカウント値をデコードすることで、ｎ本の水平ラインから構成される１画面においてｎ番目の水平ラインのタイミングを示すパルス信号Ｓ５を出力する。

ＪＫフリップフロップ２７は、信号Ｓ４によりセットされ、信号Ｓ５によりリセットされる。これによりＪＫフリップフロップ２７は、一画面表示期間における３番目の水平ラインの開始タイミング（厳密には開始タイミングから１クロック遅れたタイミング）でＨＩＧＨになり、一画面表示期間におけるｎ番目の水平ラインの開始タイミング（厳密には開始タイミングから１クロック遅れたタイミング）でＬＯＷになるマスク信号Ｓ６を生成する。このマスク信号Ｓ６がＨＩＧＨの間、アンドゲート２８によりゲートスタートパルス信号ＧＳをマスクすることで、ゲートスタートパルス信号ＧＳＴを生成する。

図３及び図４は、図２のゲートスタートパルス制御回路２０の動作を説明するためのタイミング図である。

図３に示すように、１水平ライン期間ＨＩＧＨになるイネーブル信号ＥＮＡＢを１クロック遅らせることで信号Ｓ１が得られる。更に信号Ｓ１を１クロック遅らせた信号の反転信号として、信号Ｓ２が得られる。信号Ｓ１と信号Ｓ２とのアンドを取ることにより、信号Ｓ３が生成される。この信号Ｓ３は、各水平ラインの先頭から１クロック遅れたタイミングでＨＩＧＨになるパルス信号である。

図４において、最上段は各水平ラインの先頭から１クロック遅れたタイミングでＨＩＧＨになるパルス信号Ｓ３を示す。パルス信号Ｓ３には０乃至ｎ−１の番号が付けられており、これら０乃至ｎ−１番目のｎ個のパルス信号Ｓ３に対応するｎ本の水平ラインにより一画面が構成される。図４において矢印によりＡとして示される２つのパルス信号Ｓ３が、図３の２つのパルス信号Ｓ３に対応する。パルス信号Ｓ３をカウントしそのカウント値をデコードすることで、３番目（０番から数え始めた場合の２番）のパルスのタイミングでＨＩＧＨになる信号Ｓ４及び、ｎ番目（０番から数え始めた場合のｎ−１番）のパルスのタイミングでＨＩＧＨになる信号Ｓ５を生成する。マスク信号Ｓ６は、信号Ｓ４の立ち上がりでＨＩＧＨになり、信号Ｓ５の立ち上がりでＬＯＷになる信号である。

このマスク信号Ｓ６がＨＩＧＨである期間、入力のゲートスタートパルス信号ＧＳをマスクすることで、出力のゲートスタートパルス信号ＧＳＴが生成される。マスク信号Ｓ６によりマスクしているので、例えば矢印によりＢとして示すように、ゲートスタートパルス信号ＧＳに異常が生じて一画面表示期間内で複数のゲートスタートパルス信号が発生しても、ゲートスタートパルス信号ＧＳＴとして示されるように、正しく一画面１つのゲートスタートパルス信号が生成される。またゲートスタートパルス信号ＧＳのパルス幅が変化しても、所定のタイミングで開始するマスク信号によるマスク処理により、ゲートスタートパルス信号ＧＳＴは固定のパルス幅を有することになる。

このように第１の実施例においては、水平ラインの数をカウントすることにより水平ラインを特定し、所定の水平ライン間のタイミングでゲートスタートパルス信号をマスクする。これにより、ゲートスタートパルス信号に異常が発生しても適切なゲートスタートパルス信号をゲートドライバ１２に供給することが可能になる。

なお上記例ではイネーブル信号ＥＮＡＢに基づいてマスク信号を生成したが、イネーブル信号ＥＮＡＢではなく他の制御信号に基づいても同様にマスク信号を生成すことができる。このために用いる制御信号は、水平期間において所定回数アサートされる信号であればよく、例えば、駆動するゲートバスラインを１ラインずつシフトさせる前述のゲートクロック信号、或いはレジスタ内の表示データを内部ラッチにラッチするタイミングを指示するラッチパルス信号等を用いてマスク信号を生成することができる。また上記説明では、マスク信号は３番目の水平ラインとｎ番目の水平ラインとにより規定されたが、例えば４番目とｎ−１番目の水平ラインにより規定してもよく、マスク効果の必要性を考慮に入れながら適宜変更してよい。

図５は、本発明によるゲートスタートパルス制御回路の第２の実施例の構成の一例を示す図である。図５のゲートスタートパルス制御回路２０Ａは、ワンショットマルチバイブレータ３１、Ｄフリップフロップ３２、及び２入力のうち一方が負論理入力のアンドゲート３３を含む。このゲートスタートパルス制御回路２０Ａは、図１に示すタイミングコントローラ１１ｂが生成したゲートスタートパルス信号ＧＳに基づいて、ゲートドライバ１２に供給するゲートスタートパルス信号ＧＳＴを生成する。ゲートスタートパルス制御回路２０Ａは、例えばタイミングコントローラ１１ｂの一部として設けられてよく、或いは制御回路１１とゲートドライバ１２との間に設けられてよく、或いはゲートドライバ１２内部に設けられてもよい。

ワンショットマルチバイブレータ３１は、ワンショットマルチバイブレータ素子３１ａ、容量Ｃｘ、及び抵抗Ｒｘを含む。適当な容量値及び抵抗値の容量Ｃｘ及び抵抗Ｒｘをワンショットマルチバイブレータ素子３１ａに接続することで、ワンショットマルチバイブレータ３１は、容量値及び抵抗値により定まる時定数に応じた所定の期間ＨＩＧＨになるパルスを、入力パルス信号に応答して生成する。図５の例では、ワンショットマルチバイブレータ３１にはゲートスタートパルス信号ＧＳが入力されており、ゲートスタートパルス信号ＧＳの立ち上がりから所定の期間ＨＩＧＨであるパルス信号Ｓ１１を生成する。

Ｄフリップフロップ３２は、ワンショットマルチバイブレータ３１の出力パルス信号Ｓ１１をクロック信号ＣＬＫに同期して取り込むことで、１クロック分遅延したパルス信号Ｓ１２を生成する。アンドゲート３３は、このパルス信号Ｓ１２をマスク信号として用いることで、入力ゲートスタートパルス信号ＧＳをマスクして出力ゲートスタートパルス信号ＧＳＴを生成する。

図６は、図５のゲートスタートパルス制御回路２０Ａの動作を説明するためのタイミング図である。

図６に示すように、クロック信号ＣＬＫに同期してゲートスタートパルス信号ＧＳが入力されると、これに応答して時定数Ｃｘ・Ｒｘに応じた期間ＨＩＧＨになるパルス信号Ｓ１１が生成される。このパルス信号Ｓ１１は、ゲートスタートパルス信号ＧＳの立ち上がりに応答して立ち上がるので、この信号をそのままマスク信号として用いることはできない。そこでパルス信号Ｓ１１をクロック信号ＣＬＫの１クロック分遅らせてパルス信号Ｓ１２を生成し、このパルス信号Ｓ１２をマスク信号として用いる。即ち、ゲートスタートパルス信号ＧＳを、マスク信号であるパルス信号Ｓ１２がＨＩＧＨである期間マスクする（強制的にＬＯＷに設定する）ことにより、ゲートスタートパルス信号ＧＳＴをゲートドライバに供給する。

例えば矢印によりＢとして示すように、ゲートスタートパルス信号ＧＳに異常が生じて一画面表示期間内で複数のゲートスタートパルス信号が発生しても、ゲートスタートパルス信号ＧＳＴとして示されるように、正しく一画面１つのゲートスタートパルス信号が生成される。またゲートスタートパルス信号ＧＳのパルス幅が変化しても、所定のタイミングで開始するマスク信号によるマスク処理により、ゲートスタートパルス信号ＧＳＴは固定のパルス幅を有することになる。

この際、マスク期間を規定するワンショットマルチバイブレータ３１のパルス出力期間は、例えば一画面の表示期間の半分より若干長い程度としてよい。一画面の表示期間ぎりぎりに設定してもよいが、本実施例の構成では図６で矢印によりＢとして示すような異常ゲートスタートパルス信号にも応答してワンショットマルチバイブレータ３１がパルス信号を生成するので、異常信号から少なくとも一画面の表示期間は正常な液晶表示が行えないことになる。従って、パルス幅を一画面の表示期間より短く設定することで、正常な表示までの回復時間を短くすることができる。また一画面の表示期間の半分より若干長い程度に設定しておけば、異常が発生しても最悪でも一画面に２つのゲートスタートパルス信号が存在するだけであるので、電源回路やゲートドライバ１２にそれ程の負荷はかからないと考えられる。

また図１に示すようにゲートドライバ１２には、複数のゲートドライバ回路１２ａが設けられ、個々のゲートドライバ回路１２ａがそれぞれの担当分の所定本数のゲートラインＧＬを駆動する。複数のゲートドライバ回路１２ａを直列接続することにより、ゲートクロック信号に同期して駆動ゲートラインを順次縦方向に走査していく際のシフト動作が、ある段のゲートドライバ回路１２ａから次段のゲートドライバ回路１２ａに順次伝播していく。従って、個々のゲートドライバ回路１２ａの動作に着目した場合には、個々のゲートドライバ回路１２ａがそれぞれの担当分のゲートラインＧＬを駆動している間さえ、異常なゲートスタートパルス信号が発生しなければよいことになる。従ってこの場合、ワンショットマルチバイブレータ３１の発生するパルス信号のパルス幅は、１つのゲートドライバ回路１２ａが担当する本数のゲートラインＧＬを走査するに要する時間間隔に基づいて設定してもよい。

このように第２の実施例においては、所定の固定期間ＨＩＧＨになるパルス信号を生成し、この信号に基づいてゲートスタートパルス信号をマスクする。これにより、ゲートスタートパルス信号に異常が発生しても適切なゲートスタートパルス信号をゲートドライバ１２に供給することが可能になる。

図７は、本発明によるゲートスタートパルス制御回路の第３の実施例の構成の一例を示す図である。図７の構成は、図２に示す第１の実施例の構成と図５に示す第２の実施例の構成とを組み合わせたものである。図７において、図２及び図５と同一の構成要素は同一の参照番号で参照する。

図７のゲートスタートパルス制御回路２０Ｃは、Ｄフリップフロップ２１及び２２、アンドゲート２３、バイナリカウンタ２４、デコーダ２５及び２６、ＪＫフリップフロップ２７、ワンショットマルチバイブレータ３１、Ｄフリップフロップ３２、及び３入力のうち２つが負論理入力のアンドゲート３３を含む。図５の第２の実施例の構成では、ワンショットマルチバイブレータ３１の入力はゲートスタートパルス信号ＧＳであったが、図７の第３の実施例においては、ワンショットマルチバイブレータ３１の入力はデコーダ２５の出力に接続されている。このような構成とすることで、デコーダ２５が特定する所定の水平ライン位置から、ワンショットマルチバイブレータ３１が規定する所定の期間ＨＩＧＨになるマスク信号Ｓ１２を生成して、ゲートスタートパルス信号ＧＳをマスクすることが可能となる。またバイナリカウンタ２４とデコーダ２５及び２６とで水平ラインの数をカウントして水平ラインを特定し、所定の水平ラインに対してＨＩＧＨになるマスク信号Ｓ６を生成してゲートスタートパルス信号ＧＳをマスクすることについては、第１の実施例と同様である。

このように第３の実施例では、第１の実施例と第２の実施例とを併用することにより、一方によるマスク動作が失敗した場合であっても他方によるマスク動作によりゲートスタートパルス信号ＧＳを処理することが可能となる。これにより、種々のタイプの誤動作に対して適切に対処することができるようになり、より信頼性のある動作を実現することができる。

図８及び図９は、図７のゲートスタートパルス制御回路２０Ｃの動作を説明するためのタイミング図である。このタイミング図は、一例として、第１の実施例のカウント値に基づいたマスク動作が失敗する場合について説明している。

図８は、１水平ラインの期間ＨＩＧＨである筈のイネーブル信号ＥＮＡＢが、異常によりＬＯＷに変化してＨＩＧＨに戻る変化を１水平ラインの期間のうちに複数回繰り返している様子を示す。イネーブル信号ＥＮＡＢが正常であり１水平ライン期間ＨＩＧＨを維持する場合には、信号Ｓ１乃至Ｓ３は図３に示すような信号波形となるが、図８においてはイネーブル信号ＥＮＡＢの異常により全く異なった信号波形となっている。イネーブル信号ＥＮＡＢを１クロック遅らせることで信号Ｓ１が得られる。更に信号Ｓ１を１クロック遅らせた信号の反転信号として、信号Ｓ２が得られる。信号Ｓ１と信号Ｓ２とのアンドを取ることにより、信号Ｓ３が生成される。この信号Ｓ３は、本来は各水平ラインの先頭から１クロック遅れたタイミングでＨＩＧＨになるパルス信号であるが、図８においては１つの水平ラインにおいて複数回ＨＩＧＨになっている。

図９の最上段に、本来は各水平ラインの先頭から１クロック遅れたタイミングでＨＩＧＨになるパルス信号Ｓ３を示す。一画面に対応するパルス信号Ｓ３の数はｎであり、本来は０番からｎ−１番のパルスのみが存在する筈である。しかし図９に示す例においては、図８に示すようなイネーブル信号ＥＮＡＢの異常により、０番からｎ＋ａ番までのｎ＋ａ＋１個のパルス信号が発生している。

パルス信号Ｓ３をカウントしそのカウント値をデコードすることで、３番目（０番から数え始めた場合の２番）のパルスのタイミングでＨＩＧＨになる信号Ｓ４及び、ｎ−１番目（０番から数え始めた場合のｎ−２番）のパルスのタイミングでＨＩＧＨになる信号Ｓ５を生成する。マスク信号Ｓ６は、信号Ｓ４の立ち上がりでＨＩＧＨになり、信号Ｓ５の立ち上がりでＬＯＷになる信号である。

このマスク信号Ｓ６がＨＩＧＨである期間、入力のゲートスタートパルス信号ＧＳをマスクする。このマスク処理が第１の実施例のマスク処理に相当する。図９に示した例の場合、イネーブル信号ＥＮＡＢの異常により、信号Ｓ３には正常でない余計なパルスが発生している。これらのパルスの存在のために、ｎ＋ａ番のパルス信号Ｓ３で一画面のゲートライン駆動が終了する前に、ｎ−２番のパルス信号Ｓ３のタイミングでマスク信号Ｓ６が終了してしまう。従って、このマスク信号Ｓ６だけを用いたのでは、矢印によりＡとして示す異常なゲートスタートパルス信号ＧＳをマスクすることはできても、矢印によりＢとして示す異常なゲートスタートパルス信号ＧＳについてはマスクすることができない。

第３の実施例の構成では、信号Ｓ３の３番目のパルスのタイミングでＨＩＧＨになる信号Ｓ４に応答して立ち上がり、時定数Ｃｘ・Ｒｘに応じた期間ＨＩＧＨを維持するパルス信号Ｓ１１が生成される。このパルス信号Ｓ１１をクロック信号ＣＬＫの１クロック分遅らせてパルス信号Ｓ１２を生成し、このパルス信号Ｓ１２を更なるマスク信号として用いている。即ち、ゲートスタートパルス信号ＧＳに対して、第１のマスク信号Ｓ６だけでなく、第２のマスク信号Ｓ１２も併用してマスク処理を実行する。この第２のマスク信号Ｓ１２によるマスク処理により、矢印によりＢとして示す異常なゲートスタートパルス信号ＧＳをマスクすることが可能となる。この結果、ゲートスタートパルス信号ＧＳＴとして示すように、一画面中に正しく１つだけ発生するゲートスタートパルス信号を出力することができる。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

従来の液晶表示装置の構成を示す図である。本発明によるゲートスタートパルス制御回路の第１の実施例の構成の一例を示す図である。図２のゲートスタートパルス制御回路の動作を説明するためのタイミング図である。図２のゲートスタートパルス制御回路の動作を説明するためのタイミング図である。本発明によるゲートスタートパルス制御回路の第２の実施例の構成の一例を示す図である。図５のゲートスタートパルス制御回路の動作を説明するためのタイミング図である。本発明によるゲートスタートパルス制御回路の第３の実施例の構成の一例を示す図である。図７のゲートスタートパルス制御回路の動作を説明するためのタイミング図である。図７のゲートスタートパルス制御回路の動作を説明するためのタイミング図である。

符号の説明

１０ＬＣＤパネル
１１制御回路
１２ゲートドライバ
１３データドライバ
１４インバータ回路
１５バックライト
２１、２２Ｄフリップフロップ
２３アンドゲート
２４バイナリカウンタ
２５、２６デコーダ
２７ＪＫフリップフロップ
２８アンドゲート
３１ワンショットマルチバイブレータ
３２Ｄフリップフロップ
３３アンドゲート

Claims

マトリクス状に配置され各々がトランジスタを含む複数の画素と、
同一行に並ぶ該トランジスタのゲート端に共通に接続される複数のゲートバスラインと、
同一列に並ぶ該トランジスタのチャネルの一端に共通に接続される複数のデータバスラインと、
該複数のゲートバスラインを順次駆動するゲートドライバと、
該複数のゲートバスラインの順次駆動を開始するタイミング信号を該ゲートドライバに供給してから所定の期間内は該タイミング信号をマスクするタイミング制御回路
を含むことを特徴とする液晶表示装置。
該タイミング制御回路は、該順次駆動される複数のゲートバスラインの数に基づいて該所定の期間を規定することを特徴とする請求項１記載の液晶表示装置。
該タイミング制御回路は、
該複数のゲートバスラインの順次駆動に対応する同期信号をカウントするカウンタと、
該カウンタのカウンタ値に応じて該タイミング信号をマスクする期間を設定する回路
を含むことを特徴とする請求項２記載の液晶表示装置。
該タイミング制御回路は、固定のパラメータに応じて所定の時間経過を計時する回路により該所定の期間を規定することを特徴とする請求項１記載の液晶表示装置。
該所定の期間は一画面分の該複数のゲートバスラインを駆動する時間の半分以上に相当することを特徴とする請求項４記載の液晶表示装置。
該ゲートドライバは直列接続される複数のゲートドライバ素子を含み、該所定の期間は該複数のゲートドライバ素子の１つが対応するゲートバスラインを順次駆動する時間に相当することを特徴とする請求項４記載の液晶表示装置。
該所定の時間経過を計時する回路はワンショットマルチバイブレータであることを特徴とする請求項４記載の液晶表示装置。
該タイミング制御回路は、該順次駆動される複数のゲートバスラインの数と固定のパラメータに応じて所定の時間経過を計時する回路とに基づいて該所定の期間を規定することを特徴とする請求項１記載の液晶表示装置。
該タイミング制御回路は、該順次駆動される複数のゲートバスラインの数により規定した第１の期間と固定のパラメータに応じて所定の時間経過を計時する回路により規定した第２の期間との何れか一方の期間内であれば該タイミング信号をマスクすることを特徴とする請求項１記載の液晶表示装置。
マトリクス状に配置され各々がトランジスタを含む複数の画素と、同一行に並ぶ該トランジスタのゲート端に共通に接続される複数のゲートバスラインと、同一列に並ぶ該トランジスタのチャネルの一端に共通に接続される複数のデータバスラインと、該複数のゲートバスラインを順次駆動するゲートドライバを含む液晶表示装置において誤動作を防止する方法であって、
該複数のゲートバスラインの順次駆動を開始するタイミング信号を該ゲートドライバに供給し、
該タイミング信号を供給してから所定の期間内は該タイミング信号をマスクする
各段階を含むことを特徴とする液晶表示装置における誤動作防止方法。