JPS61206995A - 可搬形記憶装置 - Google Patents
可搬形記憶装置Info
- Publication number
- JPS61206995A JPS61206995A JP60048540A JP4854085A JPS61206995A JP S61206995 A JPS61206995 A JP S61206995A JP 60048540 A JP60048540 A JP 60048540A JP 4854085 A JP4854085 A JP 4854085A JP S61206995 A JPS61206995 A JP S61206995A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data input
- memory
- completion signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子機器の外部記憶装置として使用される
可搬形記憶装置に関するものである。
可搬形記憶装置に関するものである。
第２図は従来の可搬形記憶装置を示すブロック図である
。図において、（υは外部からのデータを後述の入出力
制御回路に伝達するデータ入出力端子、（２）は前記デ
ータ入出力端子（１）からの入出力データをメモリ（３
）に読出しもしくは記憶の制御を行なう入出力制御回路
、（３）は入出力制御回路（２）の制御によってデータ
の読出しおよび記憶を行なうメモ！Ｊ 、（４）は前記
各回路に電源を供給するための電源端子、（６）はメモ
リ（３）のデータ保持を行なう電池である。
。図において、（υは外部からのデータを後述の入出力
制御回路に伝達するデータ入出力端子、（２）は前記デ
ータ入出力端子（１）からの入出力データをメモリ（３
）に読出しもしくは記憶の制御を行なう入出力制御回路
、（３）は入出力制御回路（２）の制御によってデータ
の読出しおよび記憶を行なうメモ！Ｊ 、（４）は前記
各回路に電源を供給するための電源端子、（６）はメモ
リ（３）のデータ保持を行なう電池である。
第３図は可搬形記憶装置と可搬記憶装置を制御する電子
機器の構成図である。図において、（６）は可搬形記憶
装置、（７）は可搬形記憶装置とのデータの入出力を制
御する電子機器である。
機器の構成図である。図において、（６）は可搬形記憶
装置、（７）は可搬形記憶装置とのデータの入出力を制
御する電子機器である。
つぎに動作について説明する。可搬形記憶装置（６）を
電子機器（７）に接続すると、電源潮干（４）に電子機
器（７）から電源が供給される。この電源は入出力制御
回路（２）およびメモリ（３）の電源として供給される
。データ入出力端子（υより書込みデータが入力される
と、入出力制御回路（２）はメモリ（３）に書込み制御
信号とデータを送る。メモリ（３）は入出力制御回路（
２）より送らｎた制御旧号とデータによって、書込みデ
ータを記憶する。データの入出力を終了した後、可搬形
記憶装置（６）は電子機器（７）からはずされる。この
時点からメモリ（３）に記憶されたデータは電池（５）
によって保持される。
電子機器（７）に接続すると、電源潮干（４）に電子機
器（７）から電源が供給される。この電源は入出力制御
回路（２）およびメモリ（３）の電源として供給される
。データ入出力端子（υより書込みデータが入力される
と、入出力制御回路（２）はメモリ（３）に書込み制御
信号とデータを送る。メモリ（３）は入出力制御回路（
２）より送らｎた制御旧号とデータによって、書込みデ
ータを記憶する。データの入出力を終了した後、可搬形
記憶装置（６）は電子機器（７）からはずされる。この
時点からメモリ（３）に記憶されたデータは電池（５）
によって保持される。
従来の可搬形記憶装置は以上のように構成されているの
で、データの入力の際に、メモリ（３）内のデータの有
無を判断できないため、保存すべきデータを破壊してし
まうことがあった。
で、データの入力の際に、メモリ（３）内のデータの有
無を判断できないため、保存すべきデータを破壊してし
まうことがあった。
この発明は上記のような問題点を解消するためになされ
たもので、メモリ（３）のデータ破壊を未然に防ぐこと
ができる可搬形記憶装置を提供することを目的とする。
たもので、メモリ（３）のデータ破壊を未然に防ぐこと
ができる可搬形記憶装置を提供することを目的とする。
この発明に係る可搬形記憶装置は、データの入力済であ
るという信号を出力するデータ入力済信号出力回路金膜
けたものである。
るという信号を出力するデータ入力済信号出力回路金膜
けたものである。
〔作用〕
この発明においては、データ入力済信号出力回路がメモ
リに必要なデータが入っていることを示す信号を出力す
る。
リに必要なデータが入っていることを示す信号を出力す
る。
第１図はこの発明に係る可搬形記憶装置の一例を示すブ
ロック図で、第２図と同一部所には同一符号を付して説
明を省略する。図において、（８）は入出力制御回路（
２）に接続されて、データがメモリ（３）に入力された
時、データ入力済信号を出力するデータ入力済信号出力
回路、＋９）はデータ入力済信号出力回路（８）から出
力されるデータ入力済信号を装置外に出力するためのデ
ータ入力済信号端子である。
ロック図で、第２図と同一部所には同一符号を付して説
明を省略する。図において、（８）は入出力制御回路（
２）に接続されて、データがメモリ（３）に入力された
時、データ入力済信号を出力するデータ入力済信号出力
回路、＋９）はデータ入力済信号出力回路（８）から出
力されるデータ入力済信号を装置外に出力するためのデ
ータ入力済信号端子である。
つぎに、動作について説明する。
可搬形記憶装置（６）を電子機器（７）に接続すると、
電源端子（４）に電子機器（７）から電源が供給される
。
電源端子（４）に電子機器（７）から電源が供給される
。
メモリ（３）にデータが入力されていない時、データ入
力済１ぎ号出力回路（８）はデータ入力済信号出力端子
（９）にデータ入力済信号を出力しない。電子機器（７
）はデータ入力済１ぎ号が燕い時は、データ入出力端子
（１）に書込みデータを送る。入出力制御回路（２）は
書込み制御信号とデータをメモリ（３）に送り、メモリ
（３）はデータを記憶する。
力済１ぎ号出力回路（８）はデータ入力済信号出力端子
（９）にデータ入力済信号を出力しない。電子機器（７
）はデータ入力済１ぎ号が燕い時は、データ入出力端子
（１）に書込みデータを送る。入出力制御回路（２）は
書込み制御信号とデータをメモリ（３）に送り、メモリ
（３）はデータを記憶する。
このあと、データ入出力端子（１）にデータが入力され
ると、データ入力済信号出力回路（８）はデータ入力済
信号出力端子（９）にデータ入力済信号を出力する。電
子機器（７）はこのデータ入力済信号を受けとり、可搬
形記憶装置のメモリ（３）にデータ入力済であることを
検知するため、データ書込み動作を行なわず、したがっ
て、上記メモリ（３）のデータは保持される。
ると、データ入力済信号出力回路（８）はデータ入力済
信号出力端子（９）にデータ入力済信号を出力する。電
子機器（７）はこのデータ入力済信号を受けとり、可搬
形記憶装置のメモリ（３）にデータ入力済であることを
検知するため、データ書込み動作を行なわず、したがっ
て、上記メモリ（３）のデータは保持される。
なお、上記実施例ではデータ入力済信号出力端子（９）
ｔ−設けたものを示したが、データ入力済信号出力回路
（８）の結果をデータ入出力端子（υに出力してもよい
。
ｔ−設けたものを示したが、データ入力済信号出力回路
（８）の結果をデータ入出力端子（υに出力してもよい
。
上記実施例では、可搬形記憶装置（６）を接続する電子
機器（７）にデータ入力済の状態を出力したが、可搬形
記憶装置（６）自体に識別情報を表示させるようにして
もよい。
機器（７）にデータ入力済の状態を出力したが、可搬形
記憶装置（６）自体に識別情報を表示させるようにして
もよい。
以上のように、この発明によれば、メモリにデータを入
力済であることを確認できるように構成したので、メモ
リ内の保存すべきデータを不用意に破壊することを未然
かつ確実に防ぐことができ、信頼性の高い可搬形記憶装
置を得ることができる効果がある。
力済であることを確認できるように構成したので、メモ
リ内の保存すべきデータを不用意に破壊することを未然
かつ確実に防ぐことができ、信頼性の高い可搬形記憶装
置を得ることができる効果がある。
第１図はこの発明の一実施例による可搬形記憶装置を示
すブロック図、第２図は従来の可搬形記憶装置を示すブ
ロック図、第３図は可搬形記憶装置と可搬形記憶装置を
接続する電子機器との構成図である。 （１）・・・データ入出力端子、（２）・・・入出力制
御回路、（３）・・・メモ！Ｊ 、（５）・・・電池、
（８）・・・データ入力済信号出力回路。 なお、図中、同一符号は同一もしくは相当部分金示す。
すブロック図、第２図は従来の可搬形記憶装置を示すブ
ロック図、第３図は可搬形記憶装置と可搬形記憶装置を
接続する電子機器との構成図である。 （１）・・・データ入出力端子、（２）・・・入出力制
御回路、（３）・・・メモ！Ｊ 、（５）・・・電池、
（８）・・・データ入力済信号出力回路。 なお、図中、同一符号は同一もしくは相当部分金示す。
Claims (1)
- （１）データ入出力端子より入力もしくは出力するデー
タの処理を行なう入出力制御回路と、前記入出力制御回
路の制御によりデータの読出しおよび記憶を行なうメモ
リと、前記メモリのデータ保持を行なう電池と、データ
の入力後、データ入力済信号を出力データ入力済信号出
力回路とを備えた可搬形記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048540A JPS61206995A (ja) | 1985-03-11 | 1985-03-11 | 可搬形記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60048540A JPS61206995A (ja) | 1985-03-11 | 1985-03-11 | 可搬形記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61206995A true JPS61206995A (ja) | 1986-09-13 |
Family
ID=12806197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60048540A Pending JPS61206995A (ja) | 1985-03-11 | 1985-03-11 | 可搬形記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61206995A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8044915B2 (en) | 2004-10-15 | 2011-10-25 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus and method of preventing malfunction in same |
-
1985
- 1985-03-11 JP JP60048540A patent/JPS61206995A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8044915B2 (en) | 2004-10-15 | 2011-10-25 | Sharp Kabushiki Kaisha | Liquid crystal display apparatus and method of preventing malfunction in same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03144879A (ja) | 携帯型半導体記憶装置 | |
| JP2002243875A (ja) | 端末装置およびリアルタイムクロックの制御方法 | |
| JPS61206995A (ja) | 可搬形記憶装置 | |
| JPS63288384A (ja) | メモリ−カ−ド | |
| JP2003085511A (ja) | Ｉｃカード及びｉｃカードへのデータ書き込み方法 | |
| JPS62130455A (ja) | 携帯用小型機器 | |
| JPS61193222A (ja) | 可搬形記憶装置 | |
| JPS63268085A (ja) | 携帯可能記憶媒体読取書込装置 | |
| JPS62205599A (ja) | 書込可能読出専用記憶回路 | |
| JPH02128260A (ja) | 電源オン／オフ時のメモリデータチェック方式 | |
| JPH01200455A (ja) | パリティ機能を有する半導体記憶装置に於けるパリティ機能テスト方法 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPS63137385A (ja) | Ｉｃカ−ドシステム | |
| JPS61161574A (ja) | 回路図の点検装置 | |
| JPH023834A (ja) | マイクロコンピュータシステム | |
| JPH01276287A (ja) | メモリカード及びそのシステム | |
| JPS62239499A (ja) | Ｅｐｒｏｍ書込み器 | |
| JPH01231142A (ja) | メモリーカード | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPS62252600A (ja) | 情報機器の記憶素子の実装方式 | |
| JPH0362292A (ja) | 携帯可能電子装置 | |
| JPH03259313A (ja) | バッテリーバックアップｒａｍのクリア方法 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPH04152489A (ja) | Ｉｃカード | |
| JPH05241640A (ja) | 数値制御装置 |