JPS62239499A - Ｅｐｒｏｍ書込み器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＥＰＲＯＭ書込み器に関し、特に書込み用ＩＣ
ソケットへ与える信号回路に関する。

〔従来の技術Ｊ コンピュータ装置やオフィスオートメーション機器にお
いて、ＲＯＭ化が必要となった場合、価格的には、マス
クＲＯＭ化を計るのが最善であろう。しかしながら設計
初期においては、設計ミスや方式変更をまぬがれる事は
困難でありマスクＲＯＭ化を急ぐのは得策ではない。従
って最終的にマスクＲＯＭ化に至るまでの一時期をＰＲ
ＯＭないしＥＰＲＯＭによって製品を作り十分なデバッ
グの後マスクＲＯＭ化が検討されることになる。

ＥＰＲＯＭはこう言う条件に非常にマツチしたものと言
える。即ち、まず第１回目に設計により製品を作りさま
ざまな評価試験を重ね製品の閏題点を洗い出す。この特
使われていたＲＯＭは次の設計においては使われずに廃
棄されるのが普通であるが、ＥＰＲＯＭの特徴として、
紫外線を照射する事により再度書込み使用が可能となり
、設計変更に容易に対応出来る。

このようにＥＰＲＯＭをユーザ側で容易に書き込み出来
るツールがＥＰＲＯＭ書込み器であり、次の様な特徴を
持つ。第１にマスターＲＯＭ又は外部インターフェース
より読込んだ書込み情報を蓄えるためのバッファメモリ
を持っていること、第２に書込み情報を書込みＥＰＲＯ
Ｍ用ＩＣソケットに出力する機能を有すること、第３に
書込んだＥＰＲＯＭの内容を読出しバッファメモリにあ
る書込み情報と比較する機能を有すること等である。

第２図は、従来よりあるＥＰＲＯＭ書込み器のブッロツ
タ図である。第２図の動作方法を説明すると、ＩＣソケ
ット１にマスターのＲＯＭをセットし、Ｖｃｃに５Ｖ（
通常の場合）を与え、ＣＥ端子及びδ百端子３に低レベ
ル信号（固定）を与えマスターＲＯＭを読み取り可能と
する。次にタイミング発生回路１１を働かせ、アドレス
発生回路１２よりアドレス信号をＩＣソケット１に与え
る。この時アドレス情報はアドレスカウンタ１３より与
えられ、アドレスカウンタ１３はさらに書込情報蓄積バ
ッファ１４にアドレス情報を与えている。ＩＣソケット
１にセットされているマスターＲＯＭから読み出し情報
が出力されデータ■１０バッファ１５に蓄えられ書込情
報蓄積バッファ１４の指定されたアドレスに書込まれる
ことになる。しかしながらこの従来よりのＥＰＲＯＭ書
込器では、ＲＯＭに対するイネーブル信号（ここででは
、σで（チップイネーブル）と■（アウトプットイネー
ブル）の２種類がある）の極性が負でイネーブルとなる
場合しか有効でない。一般にマスクＲＯＭでは、そのイ
ネーブル信号の極性は使用者側の都合に合わせて決めら
れており、この様なＲＯＭをマスターとした時従来のＥ
ＰＲＯＭ書込み器では読取り不可能であった。例えば第
３図に示すような読み出しタイミング型のマスクＲＯＭ
ならＥＰＲＯＭとコンパチブルであるため問題はないが
、第４図に示すような読み出しタイミング型のマスクＲ
ＯＭでは、ＣＥの極性がＥＰＲＯＭと異なるため読み出
し出来ない。

〔発明が解決しようとする問題点〕

しかしながらこの従来からあるＥＰＲＯＭ書込み器では
マスターＲＯＭの内容をバッファメモリに読込む場合次
の様な問題点があった。例えばマスターＲＯＭをマスク
ＲＯＭとした場合、ＥＰＲＯＭ書込み器にマスクＲＯＭ
の読み取り機能が必要となる。マスクＲＯＭには通常１
ヶ以上のイネーブル信号（ＲＯＭの内容を読み出すか否
かを決める信号）があるが、これらの信号の極性は使用
者側で任意に決めることが出来る。一方これらマスクＲ
ＯＭとピンコンパチブルなＥＰＲＯＭは−通り決まって
いる。従って従来のＥＰＲＯＭ書込器ではイネーブル信
号の極性を任意に決められたマスクＲＯＭを読取る事が
出来なかった。

本発明の目的は、ＩＣソケットのＯＥ端子に適切な信号
を与えることによて任意のイネーブル端子をもつマスク
ＲＯＭの内容を読取り可能にするＥＰＲＯＭ書込み器を
提供することにある。

〔問題点を解決するための手段〕

本発明ＥＰＲＯＭ書込み器の構成は、被書込みＰＲＯＭ
又はマスクＲＯＭをセットするＩＣソケットと、このＩ
ＣソケットのｏＥ端子に与える高レベル又は低レベルの
２種類の確定信号のいずれか一方を選択する切替回路と
を含むことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。本
図においてＩＣソケットは被書込ＥＰＲ○Ｍのソケット
であると同時にマスターＲＯＭよりの情報を読み取るた
めのソケットも兼ねている。

そして本ブロック図は特にマスターＲＯＭの読取り回路
部分のみを表している。

次に本発明の第１図の回路を説明する。この図において
ＲＯＭのイネーブル信号端子はＣＥ端子２とて下端子３
の２本を考える。そしてσ百端子３は固定のレベル（Ｖ
ｃｃと接地レベル）の切替回路がつながり、一方ＣＥ端
子２には信号極性の切替回路５及びレベル又はクロック
パルスの切替回路６がつながっている。ここでクロック
パルスを使のは、マスクＲＯＭに、非同期型（アドレス
をＣＥクロックパルスにてラッチされるタイプと同期型
（面は低レベル（又は高レベル）固定でアドレス切替の
みで出力が出て来るタイプ）かあるためである。次に２
種のマスクＲＯＭの例について本回路の動作を示す。第
１の例としてσ１が低レベル固定でイネーブル、韮が高
レベル固定でイネーブルとなるＲＯＭの場合は、ＯＥ信
信号極性切替スイッチ音高レベル、■信号極性切替スイ
ッチ８を高レベル、さらに■レベル／クロック切替スイ
ッチ９を低レベルとすればよい。

第２の例としてσＴが高レベル固定でイネーブル、面が
負極性のパルスクロックが必要な場合は、ＯＥ信信号極
性切替スイッチ音低レベル、ＣＥＥ号極性切替スイッチ
８を低レベル、ＣＢレベル／クロック切替スイッチ９を
高レベルとすればよい。

〔発明の効果〕

以上説明したように本発明は、ＥＰＲＯＭ書込み器にお
いて、書込み用ＩＣソケヅトのイネーブル信号を与える
端子に、信号極性切替回路をつなぐ事により、使用者側
で任意に決められたイネーブル端子を持つマスクＲＯＭ
に対し読み取り可能にする効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を含むＥＰＲＯＭ書込み器の
ブロック図、第２図は従来のＥＰＲＯＭ書込み器のブロ
ック図、第３図は、σ１イネーブル端子、σ■イネーブ
ル端子共低レベルでイネーブルとなるＲＯＭの読み出し
サイクルを示すタイミング図、第４図はＯＥイネーブル
端子は低レベルでイネーブル、σ■イネーブル端子は高
レベルでイネーブルとなるＲＯＭの読み出しサイクルを
示すタイミング図である。 １・・・ＩＣソケット、２・・・ＣＥ端子、３・・・面
端子、４・・・σ１信号極性切替回路、５・・・ＣＥＥ
号極性切替回路、６・・・σπレベル／クロック切替回
路、７・・・δ下信号極性切替スイッチ、８・・・■信
号極性切替スイッチ、９・−・σＴレベル／クロック切
替スイッチ、１０・・・σ１クロック発生回路、１１・
・・タイミング発生回路、１２・・・アドレス発生回路
、１３・・・アドレスカウンタ、１４・・・書込情報蓄
積バッファ、１５・・・データＩ／Ｃバッファ。 ゝ＼−一 第２図　　　　′ 第３図 牟４　図

Claims (1)

【特許請求の範囲】
1. 被書込みＰＲＯＭ又はマスタＲＯＭをセットするＩＣソ
   ケットと、このＩＣソケットの出力イネーブル端子に与
   える高レベル又は低レベルの２種類の確定信号のいずれ
   か一方を選択する切替回路とを含むことを特徴とするＥ
   ＰＲＯＭ書込み器。