JPS5882351A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS5882351A JPS5882351A JP17959781A JP17959781A JPS5882351A JP S5882351 A JPS5882351 A JP S5882351A JP 17959781 A JP17959781 A JP 17959781A JP 17959781 A JP17959781 A JP 17959781A JP S5882351 A JPS5882351 A JP S5882351A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- modules
- module
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、少なくとも中央処理装置および主記憶装置を
有する電子機器における主記憶装置をなすメモリ装置に
関し、特に、単位の記憶容量毎のモジュールよりなる総
記憶容量を中央処理装置にて瞬時に確認し得るようにし
たものである。
有する電子機器における主記憶装置をなすメモリ装置に
関し、特に、単位の記憶容量毎のモジュールよりなる総
記憶容量を中央処理装置にて瞬時に確認し得るようにし
たものである。
従来のこの種電子機器の主記憶装置としてのメモリ装置
においては、モジュール単位にて記憶容量を増設可能で
あるが、中央処理装置にて実装されているモジュールの
総数に応じた総記憶容量を瞬時に簡単に確認することは
困難であり、つぎのような複雑な手段を経なければ実装
されている総記憶容量を確認し得なかった。
においては、モジュール単位にて記憶容量を増設可能で
あるが、中央処理装置にて実装されているモジュールの
総数に応じた総記憶容量を瞬時に簡単に確認することは
困難であり、つぎのような複雑な手段を経なければ実装
されている総記憶容量を確認し得なかった。
すなわち、中央処理装置から、メモリ装置をなす第１の
モジュールの先頭番地に最初のデータを書込み、ついで
、そのアドレスのデータの読出しを行なって入力データ
と比較し、両者が一致しておれば、第２番目のモジュー
ルの先頭番地について上述したと同様のデータの書込み
、読出しおよｔフ１ び比較を行ない、以下順次に第３．第グ、第５・・・番
目のモジュールについて同様の手順によるテストを繰返
し、書込みと読出しとのデータが一致しないモジュール
に達したときに、そのモジュール以降は実装されていな
いと判断し、その直前のテストの対象としたモジュール
までがメモリ装置に実装されていることを確認するとい
う煩雑な手段が採られていた。したがって、かかる従来
のメモリ装置においては、実装モジュールの総記憶容置
の確認に著しく手間がかかるという欠点があった。
モジュールの先頭番地に最初のデータを書込み、ついで
、そのアドレスのデータの読出しを行なって入力データ
と比較し、両者が一致しておれば、第２番目のモジュー
ルの先頭番地について上述したと同様のデータの書込み
、読出しおよｔフ１ び比較を行ない、以下順次に第３．第グ、第５・・・番
目のモジュールについて同様の手順によるテストを繰返
し、書込みと読出しとのデータが一致しないモジュール
に達したときに、そのモジュール以降は実装されていな
いと判断し、その直前のテストの対象としたモジュール
までがメモリ装置に実装されていることを確認するとい
う煩雑な手段が採られていた。したがって、かかる従来
のメモリ装置においては、実装モジュールの総記憶容置
の確認に著しく手間がかかるという欠点があった。
本発明の目的は、上述した従来の欠点を除去し、瞬時に
して中央処理装置により実装モジュールの総記憶容量を
確認し得るように構成したメモリ装置を提供することに
ある。
して中央処理装置により実装モジュールの総記憶容量を
確認し得るように構成したメモリ装置を提供することに
ある。
以下に図面を参照糺して本発明の詳細な説明する。
まず、本発明メモリ装置の構成例を第１図に示す。図示
の構成において、／はマイクロプロセッサであって、ア
ドレスバスＡＢにアドレス情報を送出し、データバスＤ
Ｂにより後述する主記憶装置等と結ばれており、また、
書込み・読出し制御信号”影１を主記憶装置に送出して
いる。つぎに、２は、マイクロプロセッサ／からのアド
レス信号に対するデコーダであって、主としてアドレス
信号の上・ディジタル変換器３に対するチップ選択信号
Ｃ８として形成している。つぎに、３はアナログ・ディ
ジタル変換用モジュールであって、第２図に示すように
構成してあり、アナログ・ディジタル変ｐチップ３ａに
は、マイクロプロセッサ／からのデータバスＤＢを接続
するとともに書込み・読出し制御信号４を供給し、さら
に、デコーダ２からのチップ選択信号Ｃ８を供給してあ
り、また、各メモリ給して入力信号とするとともに抵抗
Ｒａを介して接地しである。
の構成において、／はマイクロプロセッサであって、ア
ドレスバスＡＢにアドレス情報を送出し、データバスＤ
Ｂにより後述する主記憶装置等と結ばれており、また、
書込み・読出し制御信号”影１を主記憶装置に送出して
いる。つぎに、２は、マイクロプロセッサ／からのアド
レス信号に対するデコーダであって、主としてアドレス
信号の上・ディジタル変換器３に対するチップ選択信号
Ｃ８として形成している。つぎに、３はアナログ・ディ
ジタル変換用モジュールであって、第２図に示すように
構成してあり、アナログ・ディジタル変ｐチップ３ａに
は、マイクロプロセッサ／からのデータバスＤＢを接続
するとともに書込み・読出し制御信号４を供給し、さら
に、デコーダ２からのチップ選択信号Ｃ８を供給してあ
り、また、各メモリ給して入力信号とするとともに抵抗
Ｒａを介して接地しである。
つぎに、Ｆａ 、 ４ｔｈ 、 ’ｌｃ 、−、ｌＩｎ
はメモリモジュール群であって、モジュール単位でメモ
リ装置の総記憶容量の増減が可能になっており、各メモ
リモジュールは第３図に示すようにメモリチップ乙と抵
抗Ｒｈとをもって構成してあり、その抵抗Ｒｈの一方の
端子に所定の電圧Ｖｃｃを供給するとともに、他方の端
子をメモリ容量を表わす接続ピンを介して前述した信号
線Ｓｆｉ：接続しである。この信号線ｊは、メモリ装置
として実装した各モジュールの上述した接続ピンをワイ
ヤオア接続によりマイクロプロセッサ／に接続しており
、第７図に示すように、各接続ピンには抵抗Ｒｈを介し
て所定の電圧Ｖｃｃが供給しである。その抵抗Ｒｈを、
第２図に示したアナログ・ディジタル変換用モジュール
の構成において信号ａＳに接続して接地しである抵抗Ｒ
ａと等しくしてＲａ ＝ Ｒｂとすると、信号ｉｊに現
われる電圧値は、実装されているメモリモジュールの個
数に応じ第１表に示すような値となってアナログ・ディ
ジタル変換器３に供給される。
はメモリモジュール群であって、モジュール単位でメモ
リ装置の総記憶容量の増減が可能になっており、各メモ
リモジュールは第３図に示すようにメモリチップ乙と抵
抗Ｒｈとをもって構成してあり、その抵抗Ｒｈの一方の
端子に所定の電圧Ｖｃｃを供給するとともに、他方の端
子をメモリ容量を表わす接続ピンを介して前述した信号
線Ｓｆｉ：接続しである。この信号線ｊは、メモリ装置
として実装した各モジュールの上述した接続ピンをワイ
ヤオア接続によりマイクロプロセッサ／に接続しており
、第７図に示すように、各接続ピンには抵抗Ｒｈを介し
て所定の電圧Ｖｃｃが供給しである。その抵抗Ｒｈを、
第２図に示したアナログ・ディジタル変換用モジュール
の構成において信号ａＳに接続して接地しである抵抗Ｒ
ａと等しくしてＲａ ＝ Ｒｂとすると、信号ｉｊに現
われる電圧値は、実装されているメモリモジュールの個
数に応じ第１表に示すような値となってアナログ・ディ
ジタル変換器３に供給される。
（５）
第 ／ 表
したがって、マイクロプロセッサｌが、アナログ・ディ
ジタル変換器３に対し読出しアクセスをして上述の電圧
値を変換したディジタル値を読出ずだけの極めて簡単な
信号処理によって、そのときに実装されているメモリモ
ジュールの個数を識別することができ、モジュール７個
当りのメモリ容量はあらかじめ明らかであるので、実装
されている総メモリ容量を容易に確認することができる
。
ジタル変換器３に対し読出しアクセスをして上述の電圧
値を変換したディジタル値を読出ずだけの極めて簡単な
信号処理によって、そのときに実装されているメモリモ
ジュールの個数を識別することができ、モジュール７個
当りのメモリ容量はあらかじめ明らかであるので、実装
されている総メモリ容量を容易に確認することができる
。
以上の説明から明らかなように、本発明によればアナロ
グ・ディジタル変換器と少数の抵抗とを（ｔｌ 従来装置に付加して上述の信号線を構成するのみにより
、実装されているメモリモジュールの総メモリ容量を瞬
時に確認することができる。
グ・ディジタル変換器と少数の抵抗とを（ｔｌ 従来装置に付加して上述の信号線を構成するのみにより
、実装されているメモリモジュールの総メモリ容量を瞬
時に確認することができる。
第１図は本発明メモリ装置の構成例を示すブロック線図
、第２図は同じくそのアナログ・ディジタル変換用モジ
ュールの構成例を示す回路図、第３図は同じくそのメモ
リモジュールのＩｆ 成例を示す回路図、第＜１図は同
じくそのメモリ容量信号線の構成例を示す回路図である
。 ／・・・マイクロプロセッサ、 コ・・・デコーダ、 ３・・・アナログ・ディジ
タル変換器、 ３ａ・・・アナログ・ディジタル変換器チップ、ＩＩａ
、 Ｉｌｂ 、 ４Ｚｃ 、 −・−、＋ｎ −メモ
リモジュール、ｊ・・・信号ｍ、 ｔ・・・メ
モリチップ、ＡＢ・・アドレスバス、ＤＢ・・・データ
バス。 特許出願人 キャノン株式会社 （７）
、第２図は同じくそのアナログ・ディジタル変換用モジ
ュールの構成例を示す回路図、第３図は同じくそのメモ
リモジュールのＩｆ 成例を示す回路図、第＜１図は同
じくそのメモリ容量信号線の構成例を示す回路図である
。 ／・・・マイクロプロセッサ、 コ・・・デコーダ、 ３・・・アナログ・ディジ
タル変換器、 ３ａ・・・アナログ・ディジタル変換器チップ、ＩＩａ
、 Ｉｌｂ 、 ４Ｚｃ 、 −・−、＋ｎ −メモ
リモジュール、ｊ・・・信号ｍ、 ｔ・・・メ
モリチップ、ＡＢ・・アドレスバス、ＤＢ・・・データ
バス。 特許出願人 キャノン株式会社 （７）
Claims (1)
- 【特許請求の範囲】 １）単位記憶容量毎のモジュールを複数個メモリ装置本
体に実装して所定記憶容量に構成し、前記複数個のモジ
ュールと中央処理装置との間で信号の受授を行いうるよ
うにしたメモリ装置において、前記モジュールが前記メ
モリ数置本体に実装されたことを検出し、その検出出力
を前記中央処理装置に供給する手段を具え、該手段から
の前記検出出力に基いて前記中央処理装置により実装さ
れているモジュールが有する記憶容量の総容量を出力可
能に構成したことを特徴とするメモリ装置。 ２、特許請求の範囲第１項記載のメモリ装置において、
前記手段は、前記モジュールに抵抗を介して所定電圧を
印加した接続ビンを有し、該接続ビンを前記中央処理装
置に接続することにより実装されているモジュールが有
する記憶容量の総容量を前記中央処理装置より出（１） 力することを特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17959781A JPS5882351A (ja) | 1981-11-11 | 1981-11-11 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17959781A JPS5882351A (ja) | 1981-11-11 | 1981-11-11 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5882351A true JPS5882351A (ja) | 1983-05-17 |
Family
ID=16068509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17959781A Pending JPS5882351A (ja) | 1981-11-11 | 1981-11-11 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882351A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0193306A2 (en) * | 1985-02-28 | 1986-09-03 | Westinghouse Electric Corporation | Solid state memory cartridge |
| EP0464621A2 (en) * | 1990-06-28 | 1992-01-08 | Canon Kabushiki Kaisha | Signal processing system using external storage device |
| WO1998036333A1 (de) * | 1997-02-13 | 1998-08-20 | Siemens Aktiengesellschaft | Steuergerät, insbesondere für den einsatz in einem kraftfahrzeug |
-
1981
- 1981-11-11 JP JP17959781A patent/JPS5882351A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0193306A2 (en) * | 1985-02-28 | 1986-09-03 | Westinghouse Electric Corporation | Solid state memory cartridge |
| EP0193306A3 (en) * | 1985-02-28 | 1988-04-20 | Westinghouse Electric Corporation | Solid state memory cartridge |
| EP0464621A2 (en) * | 1990-06-28 | 1992-01-08 | Canon Kabushiki Kaisha | Signal processing system using external storage device |
| WO1998036333A1 (de) * | 1997-02-13 | 1998-08-20 | Siemens Aktiengesellschaft | Steuergerät, insbesondere für den einsatz in einem kraftfahrzeug |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0121381A2 (en) | Memory identification apparatus | |
| JPH01267752A (ja) | マイクロコンピュータシステム | |
| KR870010551A (ko) | 다이나믹 ram | |
| US4481579A (en) | Digital data apparatus having a plurality of selectively addressable peripheral units | |
| US5179686A (en) | Method for automatically detecting the size of a memory by performing a memory warp operation | |
| US6470417B1 (en) | Emulation of next generation DRAM technology | |
| US5216673A (en) | Semiconductor memory tester | |
| US5446859A (en) | Register addressing control circuit including a decoder and an index register | |
| JPS5882351A (ja) | メモリ装置 | |
| GB2202656A (en) | Memory re-mapping in a microcomputer system | |
| JPH0225207B2 (ja) | ||
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPH11250698A (ja) | 半導体記憶装置の並列テスト回路装置およびテスト回路 装置 | |
| JPS623505B2 (ja) | ||
| US5890194A (en) | Method for efficient use of DRAM data and parity areas | |
| JPH0249520B2 (ja) | ||
| JPS59113600A (ja) | 高信頼記憶回路装置 | |
| JPS5798197A (en) | Multiplexing memory device | |
| JPS6055590A (ja) | プリント基板ユニット選択方式 | |
| JPH02310752A (ja) | メモリ素子のアドレスチェック方式 | |
| JPH05274858A (ja) | メモリ基板 | |
| JPH0370052A (ja) | アドレス変換回路、メモリコントロール装置、情報処理装置、および、記録装置 | |
| JPH04147500A (ja) | 半導体集積回路のテスト回路 | |
| JPS617754A (ja) | デイジタルコ−ド信号入力装置 |