JPS62147557A - メモリ間デ−タ転送方式 - Google Patents
メモリ間デ−タ転送方式Info
- Publication number
- JPS62147557A JPS62147557A JP29110585A JP29110585A JPS62147557A JP S62147557 A JPS62147557 A JP S62147557A JP 29110585 A JP29110585 A JP 29110585A JP 29110585 A JP29110585 A JP 29110585A JP S62147557 A JPS62147557 A JP S62147557A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- data transfer
- writing
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリ間データ転送方式、特に、マイクロプ
ロセッサを使用したシステムにおいて一つの共通バスに
接続する二つのメモリ間で、一方のメモリのデータを他
方のメモリへ高速で転送するメモリ間データ転送方式に
関する。
ロセッサを使用したシステムにおいて一つの共通バスに
接続する二つのメモリ間で、一方のメモリのデータを他
方のメモリへ高速で転送するメモリ間データ転送方式に
関する。
従来のメモリ間データ転送方式は、マイクロプロセッサ
により一方のメモリから共通バスを通してデータを読み
出し後、そのデータを他方のメモリへ再び共通バスを通
して書き込むことを必要としていた。
により一方のメモリから共通バスを通してデータを読み
出し後、そのデータを他方のメモリへ再び共通バスを通
して書き込むことを必要としていた。
このため、上述した従来のメモリ間データ転送方式は、
読出動作と書込動作を別々に行ない、一つのデータを転
送する場合に二度共通バスを使用するため、共通バスの
利用効率が低下し、データの転送速度が低下するという
欠点があった。
読出動作と書込動作を別々に行ない、一つのデータを転
送する場合に二度共通バスを使用するため、共通バスの
利用効率が低下し、データの転送速度が低下するという
欠点があった。
本発明のメモリ間データ転送方式は、データ転送を指示
するマイクロプロセッサと、マイクロ７−ロセツサから
発生するメモリのアドレスと転送するデータを通す共通
バスと、マイクロプロセッサからの指示により読出モー
ドか書込モードかを記憶し、書込モードの場合には書込
アドレスを自動生成するメモリ制御回路と、メモリ制御
回路により読み出しおよび書き込みの制御をするメモリ
とを有して構成される。
するマイクロプロセッサと、マイクロ７−ロセツサから
発生するメモリのアドレスと転送するデータを通す共通
バスと、マイクロプロセッサからの指示により読出モー
ドか書込モードかを記憶し、書込モードの場合には書込
アドレスを自動生成するメモリ制御回路と、メモリ制御
回路により読み出しおよび書き込みの制御をするメモリ
とを有して構成される。
次に、本発明の実施例について１図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
第１図に示すメモリ間データ転送方式においてマイクロ
プロセッサ１は読出動作および書込動作ならびにデータ
のアドレスを決定する。共通バス２はマイクロブａセッ
４７１が決定したアドレスと転送するデータを、共通バ
ス２に接続する回路に伝える。メモリ制御回路３，３′
はマイクロプロセッサ１からの指示により読出モードか
書込モードかを記憶し書込モードの場合は書込アドレス
を記憶しメモリ制御信号４．４’ｉ出力する。メモリ５
５′はメモリ制御信号４．４′によりデータの読み出し
または書き込みを行なう。データ転送用続出信号６はマ
イクロプロセッサｌがデータ転送する場合に発生する続
出指示信号である。
プロセッサ１は読出動作および書込動作ならびにデータ
のアドレスを決定する。共通バス２はマイクロブａセッ
４７１が決定したアドレスと転送するデータを、共通バ
ス２に接続する回路に伝える。メモリ制御回路３，３′
はマイクロプロセッサ１からの指示により読出モードか
書込モードかを記憶し書込モードの場合は書込アドレス
を記憶しメモリ制御信号４．４’ｉ出力する。メモリ５
５′はメモリ制御信号４．４′によりデータの読み出し
または書き込みを行なう。データ転送用続出信号６はマ
イクロプロセッサｌがデータ転送する場合に発生する続
出指示信号である。
メモリ５からメモリ５′へのデータの転送は、転送に先
立ちマイクロプロセッサ１が読み出しを行なうメモリ５
のメモリ制御回路３に続出モードを指示し、書き込みを
行なうメモリ５′のメモリ制御回路３′に書込モードと
書込アドレスを指示する。
立ちマイクロプロセッサ１が読み出しを行なうメモリ５
のメモリ制御回路３に続出モードを指示し、書き込みを
行なうメモリ５′のメモリ制御回路３′に書込モードと
書込アドレスを指示する。
次に、マイクロフロセッサ１はメモリ５からの読出動作
をすると、読出アドレスを共通バス２に１ 出力する
とともにデータ転送用読出信号６を出力する。読出モー
ドに指示されたメモリ制御回路３はメモリ制御信号４で
メモ５を制御して読み出し、 たデータを共通バス２
に出力する。
をすると、読出アドレスを共通バス２に１ 出力する
とともにデータ転送用読出信号６を出力する。読出モー
ドに指示されたメモリ制御回路３はメモリ制御信号４で
メモ５を制御して読み出し、 たデータを共通バス２
に出力する。
一方、書込モードが指示されたメモリ制御回路３′はメ
モリ制御信号４’によりメモリ５′の書込アドレスに共
通バス２のデータを書き込み、書き込み後書込アドレス
を更新する。
モリ制御信号４’によりメモリ５′の書込アドレスに共
通バス２のデータを書き込み、書き込み後書込アドレス
を更新する。
メモリ５′からメモリ５へのデータ転送も上述と同様で
ある。
ある。
以上のように１データ転送するデータが格納きれている
メモリに対して連続して読出動作を行なうことにより、
続出モードのメモリから書込モードのメモリに対してデ
ータを転送することができる。
メモリに対して連続して読出動作を行なうことにより、
続出モードのメモリから書込モードのメモリに対してデ
ータを転送することができる。
し発明の効果〕
本発明のメモリ間データ転送方式は、メモリ制御回路で
読出モード時と書込モード時でメモリに対する制御を変
えることにより、メモリ間のデータ転送を１回の読出動
作で行なうことができ、共通バスの利用効率が向上し、
メモリ間のデータ転送を速くできるという効果がある。
読出モード時と書込モード時でメモリに対する制御を変
えることにより、メモリ間のデータ転送を１回の読出動
作で行なうことができ、共通バスの利用効率が向上し、
メモリ間のデータ転送を速くできるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
１°°°°°°マイクロプロセツサ、２・・・・・・共
通バス、３．３１・・・・・・メモリ制御回路、４，４
’・・°・・°メモリ制御信号、５．５’・・・・・・
メモリ、６・・・・・・データ転送用へ。 ／ ど 躬 ／ 図
通バス、３．３１・・・・・・メモリ制御回路、４，４
’・・°・・°メモリ制御信号、５．５’・・・・・・
メモリ、６・・・・・・データ転送用へ。 ／ ど 躬 ／ 図
Claims (1)
- 一つの共通バスに接続する二つのメモリ間で、一方のメ
モリからの読出動作で読み出したデータを、前記読出動
作と同時に他方のメモリに書き込みを行なうことにより
、一度の読出動作でメモリ間のデータ転送を行なうこと
を特徴とするメモリ間データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29110585A JPS62147557A (ja) | 1985-12-23 | 1985-12-23 | メモリ間デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29110585A JPS62147557A (ja) | 1985-12-23 | 1985-12-23 | メモリ間デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147557A true JPS62147557A (ja) | 1987-07-01 |
Family
ID=17764513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29110585A Pending JPS62147557A (ja) | 1985-12-23 | 1985-12-23 | メモリ間デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147557A (ja) |
-
1985
- 1985-12-23 JP JP29110585A patent/JPS62147557A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPS6361351A (ja) | デ−タ転送方法 | |
| JPH01250163A (ja) | バス制御装置 | |
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPH0194455A (ja) | 記憶装置のアクセス方式 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPS61233860A (ja) | デ−タ転送方式 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH022751U (ja) | ||
| JPS6134662A (ja) | マイクロコンピユ−タ応用機器 | |
| JPH04107666A (ja) | Ｄｍａ転送方式 | |
| JPH01282940A (ja) | メモリクリア方式 | |
| JPS62172456A (ja) | マイクロコンピユ−タシステム等におけるインタ−フエ−スバス方式 | |
| JPS616754A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JPS618354U (ja) | ダイレクトメモリアクセス装置 | |
| JPH03276344A (ja) | メモリヘのデータ書き込み方式 | |
| JPH01107295A (ja) | メモリ制御装置 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPS61157955A (ja) | タグ制御方式 | |
| JPS61251949A (ja) | デ−タ記憶装置 | |
| JPH02240749A (ja) | 主記憶装置制御方式 |