JPS6361351A - デ−タ転送方法 - Google Patents
デ−タ転送方法Info
- Publication number
- JPS6361351A JPS6361351A JP20519186A JP20519186A JPS6361351A JP S6361351 A JPS6361351 A JP S6361351A JP 20519186 A JP20519186 A JP 20519186A JP 20519186 A JP20519186 A JP 20519186A JP S6361351 A JPS6361351 A JP S6361351A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- equipment
- decoder
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はＣＰＬＩ （中央処理装置）を用いたデータ転
送方法に関する。
送方法に関する。
「従来の技術」
第２図はＣＰＵを用いたデータ処理システムの要部を表
わしたものである。ＣＰＵ １は、バス２を介してＩ／
○（人出力）機器３やメモリ４と接続されている。例え
ばこのＩ／○機器３とメモリ４との間でＣＰ［Ｊ １を
介してデータの転送を行う場合には、■まず一方の装置
からデータの読み出しを行い、これをｃｐｕｔ内の図示
しないレジスタに蓄える。■次にＣＰＵ １はこれを転
送先の装置に送り出してデータの転送を終了させる。
わしたものである。ＣＰＵ １は、バス２を介してＩ／
○（人出力）機器３やメモリ４と接続されている。例え
ばこのＩ／○機器３とメモリ４との間でＣＰ［Ｊ １を
介してデータの転送を行う場合には、■まず一方の装置
からデータの読み出しを行い、これをｃｐｕｔ内の図示
しないレジスタに蓄える。■次にＣＰＵ １はこれを転
送先の装置に送り出してデータの転送を終了させる。
「発明が解決しようとする問題点」
このようなデータ転送方法では、特に比較的大きな容量
のデータ転送を行おうとすると上記した２ステツプのデ
ータ人出力動作を多数回繰り返す必要があり、データ処
理を高速で行うことができない。
のデータ転送を行おうとすると上記した２ステツプのデ
ータ人出力動作を多数回繰り返す必要があり、データ処
理を高速で行うことができない。
このようなことから、ＣＰＵを介在させないＤＭＡ （
ダイレクト・メモリ・アクセス）方式が提案されている
が、測定器のように小型のシステムに組み込むには回路
構成が複雑となって好ましくない。
ダイレクト・メモリ・アクセス）方式が提案されている
が、測定器のように小型のシステムに組み込むには回路
構成が複雑となって好ましくない。
そこで本発明の目的は、ＣＰＵを用いてデータの高速転
送が可能なデータ転送方法を提供することにある。
送が可能なデータ転送方法を提供することにある。
「問題点を解決するための手段」
本発明では、ＣＰＵがメモリまたは入出力機器に対して
出力するデータ転送に関する命令をデコーダによって解
読させ、この解読結果によってデータ転送の対象となる
メモリまたは入出力機器からバスに対してデータの読み
出しを行わせると共に、このタイミングでバス上に現れ
たデータを書き込み側のメモリまたは入出力機器に取り
込ませることにする。
出力するデータ転送に関する命令をデコーダによって解
読させ、この解読結果によってデータ転送の対象となる
メモリまたは入出力機器からバスに対してデータの読み
出しを行わせると共に、このタイミングでバス上に現れ
たデータを書き込み側のメモリまたは入出力機器に取り
込ませることにする。
本発明によれば、バスを用いてデータの人出力を直接行
うことができ、それぞれ２ステツプ必要であった入出力
動作を１ステツプで行うことができるようになる。
うことができ、それぞれ２ステツプ必要であった入出力
動作を１ステツプで行うことができるようになる。
「実施例」
以下実施例につき本発明の詳細な説明する。
第１図は本発明の第１の実施例におけるデータ処理シス
テムの要部を表わしたものである。
テムの要部を表わしたものである。
ＣＰＵ １．１１０機器３およびメモリ４はバス２を介
して接続されている。デコーダ５はＣＰＵＩの命令を解
読するようになっている。デコーダ５は解読された命令
に基づき、データ転送の対象となる装置に読み出しある
いは書き込みの制御を行う。このために、デコーダ５と
１１０機器３およびメモリ４との間には制御ライン６が
接続されている。
して接続されている。デコーダ５はＣＰＵＩの命令を解
読するようになっている。デコーダ５は解読された命令
に基づき、データ転送の対象となる装置に読み出しある
いは書き込みの制御を行う。このために、デコーダ５と
１１０機器３およびメモリ４との間には制御ライン６が
接続されている。
デコーダ５から制御ライン６に出力される制御信号は次
のようになる。
のようになる。
（ｉ）メモリ４からデータの読み出しを行い１７０機器
３にこのデータの書き込みを行う場合、デコーダ５はメ
モリ４に対してデータの読み出しのための制御信号（リ
ード信号）を送出し、これと同時に１１０機器３に対し
てデータの書き込みのための制御信号（ライト信号）を
送出する。
３にこのデータの書き込みを行う場合、デコーダ５はメ
モリ４に対してデータの読み出しのための制御信号（リ
ード信号）を送出し、これと同時に１１０機器３に対し
てデータの書き込みのための制御信号（ライト信号）を
送出する。
（ｉｉ）１１０機器３からデータの読み出しを行いメモ
リ４にこのデータの書き込みを行う場合、デコーダ５は
１１０機器３に対してデータの読み出しのための制御信
号を送出し、これと同時にメモリ４に対してデータの書
き込みのための制御信号を送出する。
リ４にこのデータの書き込みを行う場合、デコーダ５は
１１０機器３に対してデータの読み出しのための制御信
号を送出し、これと同時にメモリ４に対してデータの書
き込みのための制御信号を送出する。
（ｉｉｉ ）図示していないが、１７０機器３から他の
１１０機器にデータの転送を行う場合のようにその他の
データ転送形態についても、同様の制御信号が両装置に
送られる。
１１０機器にデータの転送を行う場合のようにその他の
データ転送形態についても、同様の制御信号が両装置に
送られる。
これにより、データの読み出し側からバス２にデータが
送り出され、データの書き込み側はこのバス２に現われ
たデータをＣＰＵＩを介することなく受は取る。このよ
うにして１ステツプでデータの転送が終了する。すなわ
ち、従来の方法に比べて２倍の速度でデータの転送を行
うことができる。このとき、バス２に現われたデータは
ＣＰＵ１にも供給されるが、ＣＰＵＩがこれを他の目的
で使用するかどうかは全く自由である。
送り出され、データの書き込み側はこのバス２に現われ
たデータをＣＰＵＩを介することなく受は取る。このよ
うにして１ステツプでデータの転送が終了する。すなわ
ち、従来の方法に比べて２倍の速度でデータの転送を行
うことができる。このとき、バス２に現われたデータは
ＣＰＵ１にも供給されるが、ＣＰＵＩがこれを他の目的
で使用するかどうかは全く自由である。
以上説明した実施例では、１つのデコーダをデータの転
送関係にある１対の装置に対応させて用意したが、１つ
のデコーダでデータの転送関係にある多くの装置のデー
タ転送制御を選択的に行うことも可能である。この場合
には、各メモリまたは１１０機器とデコーダの間に制御
線を配線しておき、これにデコーダから適宜制御信号を
送り出してこれらの装置の制御を行うことになる。
送関係にある１対の装置に対応させて用意したが、１つ
のデコーダでデータの転送関係にある多くの装置のデー
タ転送制御を選択的に行うことも可能である。この場合
には、各メモリまたは１１０機器とデコーダの間に制御
線を配線しておき、これにデコーダから適宜制御信号を
送り出してこれらの装置の制御を行うことになる。
「発明の効果」
このように本発明によれば、データ処理システムに僅か
の回路変更を行うだけで、データ処理速度が飛躍的に向
上する。
の回路変更を行うだけで、データ処理速度が飛躍的に向
上する。
第１図は本発明の一実施例におけるデータ転送方法を適
用したデータ処理システムの要部を示すブロック図、第
２図は従来のデータ転送方法におけるデータ処理システ
ムの要部を示すブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・バス、３・・・
・・・１１０機器、４・・・・・・メモリ、５・・・・
・・デコーダ、６・・・・・・制御ライン。 出 願 人 日本原子力事業株式会社 代 理 人
用したデータ処理システムの要部を示すブロック図、第
２図は従来のデータ転送方法におけるデータ処理システ
ムの要部を示すブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・バス、３・・・
・・・１１０機器、４・・・・・・メモリ、５・・・・
・・デコーダ、６・・・・・・制御ライン。 出 願 人 日本原子力事業株式会社 代 理 人
Claims (1)
- ＣＰＵがメモリまたは入出力機器に対して出力するデー
タ転送に関する命令をデコーダによって解読させ、この
解読結果によってデータ転送の対象となるメモリまたは
入出力機器からバスに対してデータの読み出しを行わせ
ると共に、このタイミングでバス上に現れたデータを前
記データ転送の対象となる書き込み側のメモリまたは入
出力機器に取り込ませることを特徴とするデータ転送方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20519186A JPS6361351A (ja) | 1986-09-02 | 1986-09-02 | デ−タ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20519186A JPS6361351A (ja) | 1986-09-02 | 1986-09-02 | デ−タ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6361351A true JPS6361351A (ja) | 1988-03-17 |
Family
ID=16502909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20519186A Pending JPS6361351A (ja) | 1986-09-02 | 1986-09-02 | デ−タ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6361351A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322073A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Graphic Commun Syst Inc | データ転送制御装置 |
| JPH03129450A (ja) * | 1989-07-21 | 1991-06-03 | Matsushita Electric Ind Co Ltd | データ転送方法及びデータ転送装置 |
-
1986
- 1986-09-02 JP JP20519186A patent/JPS6361351A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322073A (ja) * | 1989-06-19 | 1991-01-30 | Matsushita Graphic Commun Syst Inc | データ転送制御装置 |
| JPH03129450A (ja) * | 1989-07-21 | 1991-06-03 | Matsushita Electric Ind Co Ltd | データ転送方法及びデータ転送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| JPS6361351A (ja) | デ−タ転送方法 | |
| JPH01144287A (ja) | データ記憶装置 | |
| JPH0283736A (ja) | バッファ記憶制御装置のｏｓｃ検出方式 | |
| JPS63196968A (ja) | 入出力制御装置 | |
| JPS6381557A (ja) | デユアルポ−トメモリ | |
| JPS61150055A (ja) | Ｄｍａデ−タ転送方式 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPH01251152A (ja) | データ処理装置 | |
| JPH01250163A (ja) | バス制御装置 | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPH047657A (ja) | メモリ間データ転送方式 | |
| JPH04107666A (ja) | Ｄｍａ転送方式 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH0567037A (ja) | Ｄｍａ転送装置 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPS63201810A (ja) | 情報処理システムの時刻方式 | |
| JPH0433060B2 (ja) | ||
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH02240749A (ja) | 主記憶装置制御方式 | |
| JPH05113954A (ja) | 時分割多重化装置におけるデータ転送方法 | |
| JPS61250761A (ja) | コマンド変換回路 | |
| JPS6263351A (ja) | デイスクキヤツシユ装置 |