JPH01251152A

JPH01251152A - データ処理装置

Info

Publication number: JPH01251152A
Application number: JP7878088A
Authority: JP
Inventors: Akira Komatsu; 晃小松
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-31
Filing date: 1988-03-31
Publication date: 1989-10-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）この発明は、ＣＰＵをホールドしてデータバスを開放し
、データバスに接続される入出力装置（Ｉｌｏ）相互の
間で、転送バッファ機構を介在せず直接に上記データバ
スを介し転送する機能を備えたデータ処理装置に関する
。

（従来の技術）一般に、ハードディスク装置（ＨＤＤ）をもつデータ処
理装置に於いては、ハードディスク装置からプリンタへ
のデータ転送、あるいは複数のハードディスク装置相互
間のデータ転送等、入出力装置（Ｉ　１０）相互の間で
のデータ転送は頻繁に行われている。

従来、入出力装置相互の間でデータ転送する場合は、Ｄ
ＭＡ機能を用いて、−旦、入出力装置（Ｉｌｏ−１）か
らメモリに転送し、その後、メモリから他の入出力装置
（Ｉｌｏ−２）に転送するデータ転送制御手段が採られ
る。しかしながら従来のこのようなデータ転送制御手段
に於いては、転送用のメモリが必要となり、かつ、入出
力装置（Ｉｌｏ−１）からメモリへの転送と、メモリか
ら入出力装置（Ｉｌｏ−２）への転送とによる、２度の
転送が必要となるため、時間的な損失も大きいという問
題があった。

又、他の入出力装置相互間のデータ転送制御手段として
は、第３図に示すように、入出力装置（Ｉｌｏ−１）の
読み出しデータを一旦、レジスタに格納し、その直後に
同レジスタのデータを出力しながら他の入出力装置（Ｉ
ｌｏ−２）へ書き込みを行なう方式があった。

しかしながら、このような入出力装置相互間のデータ転
送制御手段は、メモリを不要とするものの、レジスタが
必要となり、また転送は上記同様に２度に亙って行われ
るため、やはり時間的損失が大きいという問題があった
。

（発明が解決しようとする課題）上述したように従来では、入出力装置相互の間でデータ
転送を行なう際、２度の転送動作を必要とし、時間的損
失が大きいという問題があった。

本発明は上記実情に鑑みなされたもので、入出力装置相
互の間でデータ転送を行なう際に、メモリ、又はレジス
タ等のデータバッファを使用せず、また余分なデータ転
送を無くして高速化を図った入出力装置相互の間のデー
タ転送機能を持つデータ処理装置を提供することを目的
とする。

［発明の構成］（課題を解決するための手段及び作用）本発明のデータ
処理装置に於ける入出力装置相互の間のデータ転送手段
は、第２図に示すように、読み出し画人出力装置（Ｉ　
／　Ｏ−Ｉ　　ＲＥＡＤ）の読み出し動作と、書き込み
画人出力装置（Ｉｌｏ−２ＷＲＩＴＥ）ノ書き込み動作
を同時に行なう。

即ち、読み出し画人出力装置（Ｉｌｏ−ＩＩ？ＥＡＤ）
に対して読み出し信号を入力し、そのデータをバス上に
出力すると同時に、書き込み画人出力装置（Ｉｌｏ−２
ＷＲＩＴＥ）１．：対して書き込み信号を人力して、バ
ス上のデータの書き込みを行なう。

これにより、入出力装置相互の間でデータ転送を行なう
際に、メモリ、又はレジスタ等のデータバッファを使用
せず、また余分なデータ転送を無くして高速化を図るこ
とができる。

（実施例）第１図は本発明の一実施例を示すプロ・ツク図である。

図中、１はデータ処理を行なうＣＰＵ、２は同ＣＰＵＩ
に接続されるデータノくスである。３及び４はそれぞれ
上記データバス２に接続される入出力袋ｆｉｆ（Ｉｌｏ
）であり、ここでは、３を読み出し画人出力装置（Ｉｌ
ｏ−１）　、４を書込み画人出力装置（Ｉｌｏ−２）と
している。５は上記ＣＰＵＩに対してホールド要求８を
出し、ＣＰＵＩのホールド許可９を認識した後、上記読
み出し画人出力装置（Ｉｌｏ−１）３に対して読み出し
信号１２を出力し、同時に上記書込み画人出力装置（Ｉ
ｌｏ−２）４に対して書き込み信号１３を出力するタイ
ミング発生回路である。６は上記読み出し画人出力装置
（Ｉｌｏ−１）３に対する読み出し信号（１０，１２）
を合成するための合成回路であり、上記ＣＰＵＩからの
読み出し信号１０と、上記タイミング発生回路５からの
読み出し信号１２を合成（ＯＲ）Ｌ、読み出し画人出力
装置（Ｉｌｏ−１）３へ読み出し信号１４を送出する。

７は上記書込み画人出力装置（Ｉｌｏ−２）４に対する
書き込み信号（１１，１３）を生成するための合成回路
であり、上記ＣＰＵＩからの書き込み信号１１と、上記
タイミング発生回路５からの書き込み信号１３を合成（
ＯＲ）Ｌ、書込み画人出力装置（１１０−２）４へ書込
み信号１５を送出する。

第２図は本発明の詳細な説明するためのタイミングチャ
ートであり、図中、）ＩＯＬＤ　ＲＥＱはホールド要求
１１　、　ＨＯＬＤ　ＡＣＫはホールド許可９．１１０
−ＩＲＥＡＤは読み出し画人出力装置（Ｉｌｏ−１）３
　。

１　／　Ｏ−２ＷＲＩＴＥは書込み画人出力装置（Ｉｌ
ｏ−２）４にそれぞれ相当する。

ここで、上記実施例の動作を説明する。

ＣＰＵＩが入出力装置（Ｉｌｏ−１）３からデータを読
み出す場合は、ＣＰＵＩより読み出し信号１０が出力さ
れる。この読み出し信号１０は合成回路６を経由し、読
み出し信号１４として入出力装置（Ｉｌｏ−１）３に入
力される。入出力装置（Ｉｌｏ−１）３は上記読み出し
信号１４を受けるとデータをデータバス２上に出力し、
同バス２バス２を介してＣＰＵＬがこのデータを読み取
る。

次に、ＣＰＵＩが入出力装置（Ｉｌｏ−２）４にデータ
を書き込む場合は、ＣＰＵＩより書き込み信号１１が出
力される。この書き込み信号１１は合成回路７を経由し
、書き込み信号１５として入出力装置（Ｉｌｏ−２）４
に入力される。更にＣＰＵＩは書込みデータをデータバ
ス２上に出力する。入出力装置（Ｉｌｏ−２）４は上記
書き込み信号１５うけるとデータバス２上のデータを書
き込む。

次に、入出力装置３，４相互の間のデータ転送動作につ
いて説明する。

この際は、先ず、タイミング発生回路５からＣＰＵＩに
ホールド要求８が出力され、これに対してＣＰＵＩから
タイミング発生回路５にホールド許可９が出力される。

タイミング発生回路５は上記ホールド許可９を認識する
と、読み出し信号１２と書込み信号１３を同時に出力す
る。

読み出し信号■２は合成回路６を経由し、読み出し信号
１４として入出力装置（Ｉｌｏ−１）３に入力される。

入出力装置（Ｉｌｏ−１）３は読み出し信号１４を受け
ると読み出しデータをデータバス２上に出力する。

一方、書込み信号１３は合成回路７を経由し、書込み信
号１５として入出力装置（Ｉｌｏ−２）４に入力される
。入出力装置（Ｉｌｏ−２）４は書込み信号１５を受け
るとデータバス２上のデータを書き込む。

このようにして、入出力装置（Ｉｌｏ−１）３から入出
力装置（Ｉｌｏ−２）４への同時リード／ライト制御に
よるデータ転送が行われることから、メモリ、レジスタ
等のデータバッファが介在せず、データ転送時間が大幅
に短縮される。

尚、上記実施例に於いては、入出力装置（Ｉｌｏ−１）
３を常に読み出し側、入出力装置（Ｉｌｏ−２）４を書
込み側として動作を説明したが、例えば、上記合成回路
６．７より出力される読み出し信号１４．書込み信号１
５をそれぞれ選択回路を経由して複数の入出力装置に任
意選択的に供給し、ある入出力装置相互の間でデータ転
送を行なうとき、そのうちのデータ読み出し側の入出力
装置に選択的に読み出し信号１４を供給し、書込み側の
入出力装置に選択的に書込み信号１５を供給する構成と
することにより、読み出し側、書込み側を特定せず、任
意の入出力装置間に於いて上記したような無駄のないデ
ータ転送が行なえる。

［発明の効果］以上詳記したように本発明のデータ処理装置によれば、
ＣＰＵと、同ＣＰＵに接続されるデータバスと、同デー
タバスに接続される第１．第２の入出力装置と、上記Ｃ
ＰＵに対して上記データバスを開放させる手段と、同デ
ータバス開放後、上記第１の入出力装置にデータ読み出
し指示を与え上記第２の入出力装置にデータ書込み指示
を与えて、上記第１の入出力装置のデータ読み出しと上
記第２の入出力装置のデータ書き込みを同時に実行させ
る入出力装置制御手段とを備えてなる構成としたことに
より、入出力装置相互の間でデータ転送を行なう際に、
メモリ、又はレジスタ等のデータバッファを使用せず、
また余分なデータ転送を無くしてデータ転送処理速度を
高速化できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例に於ける入出力装置相互の間のデータ転送タ
イミングを示すタイミングチャート、第３図は従来の入
出力装置相互の間に於けるデータ転送タイミングを示す
タイミングチャートである。 ■・・・ＣＰＵ、２・・・データバス、３・・・入出力
装置（Ｉｌｏ−１）　、４・・・入出力装置（Ｉｌｏ−
２）、５・・・タイミング発生回路、６・・・合成回路
（読み出し信号生成用）、７・・・合成回路（書込み信
号生成用）、８・・・ホールド要求、９・・・ホールド
許可、１０、１２．１４・・・読み出し信号、１１．１
３．１５・・・書込み信号。出願人代理人　　弁理士　鈴江武彦第２図

Claims

【特許請求の範囲】

ＣＰＵと、同ＣＰＵに接続されるデータバスと、同デー
タバスに接続される第１、第２の入出力装置と、上記Ｃ
ＰＵに対して上記データバスを開放させる手段と、同デ
ータバス開放後、上記第１の入出力装置にデータ読み出
し指示を与え上記第２の入出力装置にデータ書込み指示
を与えて、上記第１の入出力装置のデータ読み出しと上
記第２の入出力装置のデータ書き込みを同時に実行させ
る入出力装置制御手段とを具備してなることを特徴とす
るデータ処理装置。