JPH03259313A - バッテリーバックアップｒａｍのクリア方法 - Google Patents
バッテリーバックアップｒａｍのクリア方法Info
- Publication number
- JPH03259313A JPH03259313A JP2058498A JP5849890A JPH03259313A JP H03259313 A JPH03259313 A JP H03259313A JP 2058498 A JP2058498 A JP 2058498A JP 5849890 A JP5849890 A JP 5849890A JP H03259313 A JPH03259313 A JP H03259313A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- switch
- battery backup
- battery
- backup ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ｔ！Ｅ要］
バッテリーバックアップＲＡＭを含む回路において、電
源オン時におけるバッテリーバックアップＲＡＭのクリ
ア方法に関し、 電源オン時にバッテリーバックアップＲＡＭの内容を確
実にクリアすることを目的として、バッテリーバックア
ップＲＡＭを含む回路にバッテリーバックアップＲＡＭ
を電源オン時にクリアするかどうかを判断するスイッチ
を設けておき、電源がオンにされたらＣＰＵは先ず前記
スイッチがオンになっているかどうかを見に行き、スイ
ッチがオンになっていたらバッテリーバックアップＲＡ
Ｍの内容をクリアするように構成する。
源オン時におけるバッテリーバックアップＲＡＭのクリ
ア方法に関し、 電源オン時にバッテリーバックアップＲＡＭの内容を確
実にクリアすることを目的として、バッテリーバックア
ップＲＡＭを含む回路にバッテリーバックアップＲＡＭ
を電源オン時にクリアするかどうかを判断するスイッチ
を設けておき、電源がオンにされたらＣＰＵは先ず前記
スイッチがオンになっているかどうかを見に行き、スイ
ッチがオンになっていたらバッテリーバックアップＲＡ
Ｍの内容をクリアするように構成する。
［産業上の利用分野］
バッテリーバックアップＲＡＭを含む回路において、電
源オン時におけるバッテリーバックアップＲＡＭのクリ
ア方法に関する。
源オン時におけるバッテリーバックアップＲＡＭのクリ
ア方法に関する。
［従来の技術］
例えば、最近販売量が拡大してきているコードレス電話
機等においては、電話短縮ダイアル機能が付加されてお
り、例えばＯＯ〜０９までの短縮番号で目的とする相手
に電話をかけることができるようになっている。この種
の電話機においては、これら短縮番号とそれに対応する
電話番号とが内蔵のバッテリーバックアップＲＡＭに格
納されている。
機等においては、電話短縮ダイアル機能が付加されてお
り、例えばＯＯ〜０９までの短縮番号で目的とする相手
に電話をかけることができるようになっている。この種
の電話機においては、これら短縮番号とそれに対応する
電話番号とが内蔵のバッテリーバックアップＲＡＭに格
納されている。
てあって、電源オン時にバッテリーバックアンプＲＡＭ
の内容を確実にクリアすることかできるバッテリーバッ
クアップＲＡＭのクリア方法を提供することを目的とし
ている。
の内容を確実にクリアすることかできるバッテリーバッ
クアップＲＡＭのクリア方法を提供することを目的とし
ている。
［発明が解決しようとする課題］
前述したようなバッテリーバックアップＲＡＭが格納さ
れた装置を工場で出荷するに際し、装置の検査を行う必
要がある。検査の種類としては種々のものが考えられる
が、バッテリーバックアップＲＡＭにデータが正確に書
込まれるかどうかの試験も当然に含まれる。この場合に
、一端書込んだ試験データが消去されないでそのまま出
荷されると例えば、コードレス電話機であった場合には
ご１って短縮番号を押すと、工場出荷時に書込んだ番号
に電話が接続されてしまうという不具合が発生するおそ
れがある。また、装置がコードレス電話機でない場合に
おいても、この試験データのために装置が誤動作してし
まう可能性もある。
れた装置を工場で出荷するに際し、装置の検査を行う必
要がある。検査の種類としては種々のものが考えられる
が、バッテリーバックアップＲＡＭにデータが正確に書
込まれるかどうかの試験も当然に含まれる。この場合に
、一端書込んだ試験データが消去されないでそのまま出
荷されると例えば、コードレス電話機であった場合には
ご１って短縮番号を押すと、工場出荷時に書込んだ番号
に電話が接続されてしまうという不具合が発生するおそ
れがある。また、装置がコードレス電話機でない場合に
おいても、この試験データのために装置が誤動作してし
まう可能性もある。
本発明はこのような課題に鑑みてなされたちの［課題を
射決するための手段］ 第１図は本発明方法の原理を示すフローチャートである
。本発明は、 バッテリーバックアップＲＡＭを含む回路にバッテリー
バックアップＲＡＭを電源オン時にクリアするかどうか
を判断するスイッチを設けておき（ステップ１）、 電源がオンにされたらＣＰＵは先ず前記スイッチがオン
になっているかどうかを見に行き（ステップ２）、 スイッチかオンになっていたらバッテリーバックアップ
ＲＡＭの内容をクリアする（ステップ３）ようにしたこ
とを特徴としている。
射決するための手段］ 第１図は本発明方法の原理を示すフローチャートである
。本発明は、 バッテリーバックアップＲＡＭを含む回路にバッテリー
バックアップＲＡＭを電源オン時にクリアするかどうか
を判断するスイッチを設けておき（ステップ１）、 電源がオンにされたらＣＰＵは先ず前記スイッチがオン
になっているかどうかを見に行き（ステップ２）、 スイッチかオンになっていたらバッテリーバックアップ
ＲＡＭの内容をクリアする（ステップ３）ようにしたこ
とを特徴としている。
［作用］
バッテリーバックアップＲＡＭの内容を電源オン時にク
リアするかどうかを判断するためのスイッチを装置に設
けておく。これにより、電源オン時にスイッチがオンに
なっていたらバッテリーバックアップＲＡＭの内容を確
実にクリアすることができる。
リアするかどうかを判断するためのスイッチを装置に設
けておく。これにより、電源オン時にスイッチがオンに
なっていたらバッテリーバックアップＲＡＭの内容を確
実にクリアすることができる。
［実施例］
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明方法を実施する回路の〜実施例を示すブ
ロック図である。図において、１はバッテリーバックア
ップされるＲＡＭ、２は該ＲＡＭ２バツクアツプ用のバ
ッテリーである。１ａはＲＡＭＩ内に形成されたコード
格納域である。このコード格納域１ａにはチエツクコー
ドが書込まれる。このチエツクコードは、バッテリー２
の電圧が動作電圧以下に落ちてきたかどうかをチエツク
するためのものである（詳細後述）。
ロック図である。図において、１はバッテリーバックア
ップされるＲＡＭ、２は該ＲＡＭ２バツクアツプ用のバ
ッテリーである。１ａはＲＡＭＩ内に形成されたコード
格納域である。このコード格納域１ａにはチエツクコー
ドが書込まれる。このチエツクコードは、バッテリー２
の電圧が動作電圧以下に落ちてきたかどうかをチエツク
するためのものである（詳細後述）。
３は各種の制御動作を行うＣＰＵ、４は該ＣＰＵ３が接
続されるバスである。５は装置としての動作を行う本体
回路、６は装置の動作制御シーケンスプログラムが格納
されたＲＯＭ、６ａはチエツクコードを格納するコード
格納域で、ＲＯＭ６内に設けられている。コード格納域
６ａに格納されるチエツクコードは、ＲＡＭチエツク１
１１のＭｉ？コードとなる。７は本体回路に直流電圧を
供給する電源四路である。
続されるバスである。５は装置としての動作を行う本体
回路、６は装置の動作制御シーケンスプログラムが格納
されたＲＯＭ、６ａはチエツクコードを格納するコード
格納域で、ＲＯＭ６内に設けられている。コード格納域
６ａに格納されるチエツクコードは、ＲＡＭチエツク１
１１のＭｉ？コードとなる。７は本体回路に直流電圧を
供給する電源四路である。
ＳＷＩはバッテリーバックアップＲＡＭＩの内容を電源
オン侍にクリアするかどうかを１１１断するためのスイ
ッチ（以下クリアスイッチという）、ＳＷ２は交流電圧
を電源回路７に供給するための電源スィッチである。Ｒ
ＡＭＩ、ＣＰＵ３．本体回路５及びＲＯＭ６はバス４と
接続されている。
オン侍にクリアするかどうかを１１１断するためのスイ
ッチ（以下クリアスイッチという）、ＳＷ２は交流電圧
を電源回路７に供給するための電源スィッチである。Ｒ
ＡＭＩ、ＣＰＵ３．本体回路５及びＲＯＭ６はバス４と
接続されている。
このように構成された回路を用いて本発明方法を説明す
れば、以下のとおりである。
れば、以下のとおりである。
第３図のフローチャートを用いて説明する。先ず、スイ
ッチＳＷ２をオンにして電源を世人する（Ｓｌ）。この
結果、ＣＰＵ３はＲＯＭ６からシーケンスを読出し、動
作を開始する。ＣＰＵ３は先ずクリアスイッチＳＷＩが
オンになっているかどうか見に行＜ （Ｓ２）。クリア
スイッチＳＷＩがオンになっていたら、バッテリーバッ
クアップＲＡＭＩをクリアしくＳ３） 、ＲＡＭチエツ
クコードをコード格納域１ａに書込む（Ｓ４）。
ッチＳＷ２をオンにして電源を世人する（Ｓｌ）。この
結果、ＣＰＵ３はＲＯＭ６からシーケンスを読出し、動
作を開始する。ＣＰＵ３は先ずクリアスイッチＳＷＩが
オンになっているかどうか見に行＜ （Ｓ２）。クリア
スイッチＳＷＩがオンになっていたら、バッテリーバッ
クアップＲＡＭＩをクリアしくＳ３） 、ＲＡＭチエツ
クコードをコード格納域１ａに書込む（Ｓ４）。
一方、クリアスイッチＳＷ１がオンになっていなかった
場合には、ＲＡＭチエツクコードか正しいかどうかチエ
ツクする（Ｓ５）。ＲＡＭチエツクコードが正しくない
場合には、ステップＳ３に行き、バッテリーバックアッ
プＲＡＭＩのクリアを行う。ＲＡＭチエツクコードが正
しい場合、又はステップＳ４でＲＡＭチエツクコードを
設定した後はＲＡＭチエツクを行う（Ｓ６）。
場合には、ＲＡＭチエツクコードか正しいかどうかチエ
ツクする（Ｓ５）。ＲＡＭチエツクコードが正しくない
場合には、ステップＳ３に行き、バッテリーバックアッ
プＲＡＭＩのクリアを行う。ＲＡＭチエツクコードが正
しい場合、又はステップＳ４でＲＡＭチエツクコードを
設定した後はＲＡＭチエツクを行う（Ｓ６）。
ＲＡＭチエツクコードの確認とは、バッテリーバックア
ップＲＡＭ１ａに格納されているチエツクコードが正し
く保持されているかどうかを調べることをいう。このＲ
ＡＭチエツクにより、バッテリー２の電圧が低下してき
ているかどうかをチエツクすることができる。ＲＡＭチ
エツクは、以下のようにして行う。
ップＲＡＭ１ａに格納されているチエツクコードが正し
く保持されているかどうかを調べることをいう。このＲ
ＡＭチエツクにより、バッテリー２の電圧が低下してき
ているかどうかをチエツクすることができる。ＲＡＭチ
エツクは、以下のようにして行う。
即ち、コード格納域１ａに格納されているチエツクコー
ドと、ＲＯＭ６のコード格納域６ａに格納されているチ
エツクコードをＣＰＵ３が順次読出して逐次比較する。
ドと、ＲＯＭ６のコード格納域６ａに格納されているチ
エツクコードをＣＰＵ３が順次読出して逐次比較する。
全てのチエツクコードか等しかった場合にはバッテリー
２は疋しくチエツクコードを保持していることになり、
バッテリーの動作は正常であると判断することができる
。これに対し、チエツクコードに一致しないものがあっ
た場合にはバッテリー２の動作電圧かに’ｌ’してコー
ド格納域１ａのチエツクコードデータが揮発したものと
判断することができる。このようなＲＡＭチエツクは、
本体回路５が動作している間に定期的にＣＰＵ３が行っ
ている。ＲＡＭチエツクとは、特定パターンをＲＡＭに
読み書きすることでＲＡＭの機能が正常であることを確
認することをいう。
２は疋しくチエツクコードを保持していることになり、
バッテリーの動作は正常であると判断することができる
。これに対し、チエツクコードに一致しないものがあっ
た場合にはバッテリー２の動作電圧かに’ｌ’してコー
ド格納域１ａのチエツクコードデータが揮発したものと
判断することができる。このようなＲＡＭチエツクは、
本体回路５が動作している間に定期的にＣＰＵ３が行っ
ている。ＲＡＭチエツクとは、特定パターンをＲＡＭに
読み書きすることでＲＡＭの機能が正常であることを確
認することをいう。
第４図はバッテリーバックアップＲＡＭのクリア動作の
説明図である。カウンタ８はクロックを人力して順次カ
ウント動作を行っている。このカウンタ出力（パラレル
ビット）はバッテリーバックアップＲＡＭＩにアドレス
データとして与えられている。一方、該バッテリーバッ
クアップＲＡＭ１には別途データが人力されており、Ｃ
ＰＵ３より与えられるリード／ライト信号Ｒ／Ｗにより
アドレスで設定される番地にデータが書込まれる。
説明図である。カウンタ８はクロックを人力して順次カ
ウント動作を行っている。このカウンタ出力（パラレル
ビット）はバッテリーバックアップＲＡＭＩにアドレス
データとして与えられている。一方、該バッテリーバッ
クアップＲＡＭ１には別途データが人力されており、Ｃ
ＰＵ３より与えられるリード／ライト信号Ｒ／Ｗにより
アドレスで設定される番地にデータが書込まれる。
ここで、ＲＡＭクリア時のデータとしてはオール０が適
当である。このようにして、バッテリーバックアップＲ
ＡＭＩのクリアを自動的に行うことができる。なお、カ
ウンタ８はハード回路ではなく、ソフトウェアで実現す
ることもできる。
当である。このようにして、バッテリーバックアップＲ
ＡＭＩのクリアを自動的に行うことができる。なお、カ
ウンタ８はハード回路ではなく、ソフトウェアで実現す
ることもできる。
上述の実施例では、本体回路の動作電源を交流電圧から
作った直流電圧で動作させる場合を例にとった。しかし
ながら、本発明はこれに限るものではなく、本体回路自
体をバッテリーで動作させた方が都合のよい場合（例え
ば荊述のコードレス電話機）には、二次電池等を用いて
バッテリーで動作させることもできる。この場合の電源
スィッチＳＷ２ （第２図参照）は、交流電圧ではなく
直流のオンオフスイッチとして機能する。
作った直流電圧で動作させる場合を例にとった。しかし
ながら、本発明はこれに限るものではなく、本体回路自
体をバッテリーで動作させた方が都合のよい場合（例え
ば荊述のコードレス電話機）には、二次電池等を用いて
バッテリーで動作させることもできる。この場合の電源
スィッチＳＷ２ （第２図参照）は、交流電圧ではなく
直流のオンオフスイッチとして機能する。
［発明の効果］
以上、詳細に説明したように、本発明によれば装置内に
バッテリーバックアップＲＡＭの内容を電源オン時にク
リアするかどうかをｌ’１１断するためのスイッチを装
置に設けておくことにより、電源オン時にスイッチがオ
ンになっていたらバッテリーバックアップＲＡＭの内容
を確実にクリアすることができる。
バッテリーバックアップＲＡＭの内容を電源オン時にク
リアするかどうかをｌ’１１断するためのスイッチを装
置に設けておくことにより、電源オン時にスイッチがオ
ンになっていたらバッテリーバックアップＲＡＭの内容
を確実にクリアすることができる。
第１図は本発明方法の原理を示すフローチャート、
第２図は本発明方法を実施するｆｉｎ路の一実施例を示
すブロック図、 第３図は本発明方法の一実施例を示すフローチャート、 第４図はバッテリーバックアップＲＡＭのクリア動作の
説明図である。 第２図において、 １はバッテリーバックアップＲＡＭ。 １ａはコード格納域、 ２はバッテリー ３はｃｐｕ。 ４はバス、 ５は本体回路、 ６はＲＯＭ。 ６ａはコード格納域、 ７は電源回路、 ＳＷｌはクリアスイッチ、 ＳＷ２は電源スィッチである。
すブロック図、 第３図は本発明方法の一実施例を示すフローチャート、 第４図はバッテリーバックアップＲＡＭのクリア動作の
説明図である。 第２図において、 １はバッテリーバックアップＲＡＭ。 １ａはコード格納域、 ２はバッテリー ３はｃｐｕ。 ４はバス、 ５は本体回路、 ６はＲＯＭ。 ６ａはコード格納域、 ７は電源回路、 ＳＷｌはクリアスイッチ、 ＳＷ２は電源スィッチである。
Claims (1)
- 【特許請求の範囲】 バッテリーバックアップＲＡＭを含む回路にバッテリー
バックアップＲＡＭを電源オン時にクリアするかどうか
を判断するスイッチを設けておき（ステップ１）、 電源がオンにされたらＣＰＵは先ず前記スイッチがオン
になっているかどうかを見に行き（ステップ２）、 スイッチがオンになっていたらバッテリーバックアップ
ＲＡＭの内容をクリアする（ステップ３）ようにしたこ
とを特徴とするバッテリーバックアップＲＡＭのクリア
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058498A JPH03259313A (ja) | 1990-03-09 | 1990-03-09 | バッテリーバックアップｒａｍのクリア方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058498A JPH03259313A (ja) | 1990-03-09 | 1990-03-09 | バッテリーバックアップｒａｍのクリア方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03259313A true JPH03259313A (ja) | 1991-11-19 |
Family
ID=13086089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2058498A Pending JPH03259313A (ja) | 1990-03-09 | 1990-03-09 | バッテリーバックアップｒａｍのクリア方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03259313A (ja) |
-
1990
- 1990-03-09 JP JP2058498A patent/JPH03259313A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2146399C1 (ru) | Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах | |
| JP3667920B2 (ja) | Ｉｃカード | |
| CN104750575B (zh) | 一种移动终端操作系统的还原方法及装置 | |
| JPH0527319B2 (ja) | ||
| JPH03259313A (ja) | バッテリーバックアップｒａｍのクリア方法 | |
| GB2284689A (en) | Programming SMART cards. | |
| CA2193466C (en) | Game apparatus and method for debugging game program | |
| JP2598384Y2 (ja) | データ処理装置 | |
| JPH03147086A (ja) | Ｉｃカード | |
| JPH0776895B2 (ja) | 携帯用小型機器 | |
| JPH0333926A (ja) | ワンチップマイクロコンピュータ | |
| JP2004078847A (ja) | メモリ切替手段を備えた機器 | |
| JP3570842B2 (ja) | 読出し専用メモリのデータ書換え装置 | |
| JPS5958699A (ja) | 不揮発性ｒａｍのデ−タ保持方式 | |
| JPH02100743A (ja) | 電子機器 | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPS5818719B2 (ja) | Ｒｏｍ バツクアツプソウチ | |
| JPS61206995A (ja) | 可搬形記憶装置 | |
| JPH057722B2 (ja) | ||
| JPH04293139A (ja) | データ保持方法 | |
| JPS63298440A (ja) | パラメ−タチェック方式 | |
| JPH0440542A (ja) | メモリ制御システム | |
| JPH0547842B2 (ja) | ||
| JPS63219090A (ja) | Ｉｃカ−ド装置 | |
| JP2001075876A (ja) | 記憶装置 |